JPH05315893A - ディジタルフィルタ装置 - Google Patents
ディジタルフィルタ装置Info
- Publication number
- JPH05315893A JPH05315893A JP4119169A JP11916992A JPH05315893A JP H05315893 A JPH05315893 A JP H05315893A JP 4119169 A JP4119169 A JP 4119169A JP 11916992 A JP11916992 A JP 11916992A JP H05315893 A JPH05315893 A JP H05315893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- circuit
- output
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 例えばＣＩＣ型のディジタルフィルタ装置に
おいて、映像信号の処理等を良好に行う。 【構成】 コムフィルタ４からの信号がノア回路１０及
びアンド回路１１に供給され、それぞれ例えば下位２ビ
ットを除いた上位ビットのノア出力及びアンド出力が取
り出される。これらのノア出力及びアンド出力がノア回
路１２に供給され、このノア出力がｎ−１段のＤフリッ
プフロップ１３に供給される。このＤフリップフロップ
１３にも端子９からのクロック信号の供給される。さら
にこれらのｎ−１段のＤフリップフロップ１３の入力信
号及び各段の出力信号がノア回路１４に供給される。ま
た端子１５からのリセットタイミング信号がノア回路１
４に供給される。そしてこのノア出力が各Ｄフリップフ
ロップ２、６、１３のリセット入力（ローアクティブ）
に供給される。
おいて、映像信号の処理等を良好に行う。 【構成】 コムフィルタ４からの信号がノア回路１０及
びアンド回路１１に供給され、それぞれ例えば下位２ビ
ットを除いた上位ビットのノア出力及びアンド出力が取
り出される。これらのノア出力及びアンド出力がノア回
路１２に供給され、このノア出力がｎ−１段のＤフリッ
プフロップ１３に供給される。このＤフリップフロップ
１３にも端子９からのクロック信号の供給される。さら
にこれらのｎ−１段のＤフリップフロップ１３の入力信
号及び各段の出力信号がノア回路１４に供給される。ま
た端子１５からのリセットタイミング信号がノア回路１
４に供給される。そしてこのノア出力が各Ｄフリップフ
ロップ２、６、１３のリセット入力（ローアクティブ）
に供給される。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるＣＩＣ型のロ
ーパスフィルタ等のＤフリップフロップを用いて構成さ
れるディジタルフィルタ装置に関するものである。
ーパスフィルタ等のＤフリップフロップを用いて構成さ
れるディジタルフィルタ装置に関するものである。
【０００２】
【従来の技術】例えばＣＩＣ型のローパスフィルタは図
４に示すように構成される。この図において入力端子４
１からの信号が例えば８段のＤフリップフロップ４２
と、減算器４３からなるコムフィルタ４４に供給され
る。このコムフィルタ４４からの信号が加算器４５とＤ
フリップフロップ４６を有する積分器４７に供給され
る。そしてこの積分器４７からの信号が出力端子４８に
取り出される。なお４９は各Ｄフリップフロップ４２、
４６に供給されるクロック信号の供給される端子であ
る。
４に示すように構成される。この図において入力端子４
１からの信号が例えば８段のＤフリップフロップ４２
と、減算器４３からなるコムフィルタ４４に供給され
る。このコムフィルタ４４からの信号が加算器４５とＤ
フリップフロップ４６を有する積分器４７に供給され
る。そしてこの積分器４７からの信号が出力端子４８に
取り出される。なお４９は各Ｄフリップフロップ４２、
４６に供給されるクロック信号の供給される端子であ
る。
【０００３】ところがこのようなディジタルフィルタ装
置において、入力信号に例えば図５のＡに示すようなエ
ラーが発生すると、このエラー成分が積分器４７で積分
され、例えば同図のＢに示すように出力信号がオーバー
フローやアンダーフローになってしまう恐れがある。ま
たこのようなエラーの影響が積分によって長期に渡って
残留することになる。
置において、入力信号に例えば図５のＡに示すようなエ
ラーが発生すると、このエラー成分が積分器４７で積分
され、例えば同図のＢに示すように出力信号がオーバー
フローやアンダーフローになってしまう恐れがある。ま
たこのようなエラーの影響が積分によって長期に渡って
残留することになる。
【０００４】このためこのようなディジタルフィルタ装
置を使用する場合には注意が必要であり、特にエラーの
発生しやすい映像信号の処理等には不適当なものとされ
ていた。
置を使用する場合には注意が必要であり、特にエラーの
発生しやすい映像信号の処理等には不適当なものとされ
ていた。
【０００５】しかしながらこのようなディジタルフィル
タ装置を、例えばムービングアベレージ型で形成した場
合には、同じ特性とした場合で図６のようになり、特に
加算器はゲート数が多くなることから、回路規模が極め
て大きくなってしまう欠点があった。この出願はこのよ
うな点に鑑みて成されたものである。
タ装置を、例えばムービングアベレージ型で形成した場
合には、同じ特性とした場合で図６のようになり、特に
加算器はゲート数が多くなることから、回路規模が極め
て大きくなってしまう欠点があった。この出願はこのよ
うな点に鑑みて成されたものである。
【０００６】
【発明が解決しようとする課題】解決しようとする問題
点は、ディジタルフィルタ装置において入力信号にエラ
ーが発生すると、このエラー成分が積分されて出力信号
がオーバーフローやアンダーフローになってしまう恐れ
があるというものである。
点は、ディジタルフィルタ装置において入力信号にエラ
ーが発生すると、このエラー成分が積分されて出力信号
がオーバーフローやアンダーフローになってしまう恐れ
があるというものである。
【０００７】
【課題を解決するための手段】本発明は、２の補数表現
のデータが供給され、任意の段数のＤフリップフロップ
２を有するコムフィルタ４と、Ｄフリップフロップ６を
有する積分器７とが直列に接続されてなるディジタルフ
ィルタ装置において、上記コムフィルタの出力が所定の
サンプル期間連続して“０”の近傍であることを検出
（ノア回路１４）し、この検出信号にて上記コムフィル
タ及び積分器を構成する全てのＤフリップフロップをリ
セットするようにしたディジタルフィルタ装置である。
のデータが供給され、任意の段数のＤフリップフロップ
２を有するコムフィルタ４と、Ｄフリップフロップ６を
有する積分器７とが直列に接続されてなるディジタルフ
ィルタ装置において、上記コムフィルタの出力が所定の
サンプル期間連続して“０”の近傍であることを検出
（ノア回路１４）し、この検出信号にて上記コムフィル
タ及び積分器を構成する全てのＤフリップフロップをリ
セットするようにしたディジタルフィルタ装置である。
【０００８】
【作用】これによれば、リセットが行われることによっ
てエラーの影響が排除され、例えばＣＩＣ型のディジタ
ルフィルタ装置において、映像信号の処理等を良好に行
うことができる。
てエラーの影響が排除され、例えばＣＩＣ型のディジタ
ルフィルタ装置において、映像信号の処理等を良好に行
うことができる。
【０００９】
【実施例】図１において、入力端子１からの信号が例え
ば８段のＤフリップフロップ２と、減算器３からなるコ
ムフィルタ４に供給される。このコムフィルタ４からの
信号が加算器５とＤフリップフロップ６を有する積分器
７に供給される。そしてこの積分器７からの信号が出力
端子８に取り出される。なお９は各Ｄフリップフロップ
２、６に供給されるクロック信号の供給される端子であ
る。
ば８段のＤフリップフロップ２と、減算器３からなるコ
ムフィルタ４に供給される。このコムフィルタ４からの
信号が加算器５とＤフリップフロップ６を有する積分器
７に供給される。そしてこの積分器７からの信号が出力
端子８に取り出される。なお９は各Ｄフリップフロップ
２、６に供給されるクロック信号の供給される端子であ
る。
【００１０】また、コムフィルタ４からの信号がノア回
路１０及びアンド回路１１に供給され、それぞれ例えば
下位２ビットを除いた上位ビットのノア出力及びアンド
出力が取り出される。これらのノア出力及びアンド出力
がノア回路１２に供給され、このノア出力がｎ−１段の
Ｄフリップフロップ１３に供給される。このＤフリップ
フロップ１３にも端子９からのクロック信号の供給され
る。
路１０及びアンド回路１１に供給され、それぞれ例えば
下位２ビットを除いた上位ビットのノア出力及びアンド
出力が取り出される。これらのノア出力及びアンド出力
がノア回路１２に供給され、このノア出力がｎ−１段の
Ｄフリップフロップ１３に供給される。このＤフリップ
フロップ１３にも端子９からのクロック信号の供給され
る。
【００１１】さらにこれらのｎ−１段のＤフリップフロ
ップ１３の入力信号及び各段の出力信号がノア回路１４
に供給される。また端子１５からのリセットタイミング
信号がノア回路１４に供給される。そしてこのノア出力
が各Ｄフリップフロップ２、６、１３のリセット入力
（ローアクティブ）に供給される。これによってリセッ
ト回路１６が構成される。
ップ１３の入力信号及び各段の出力信号がノア回路１４
に供給される。また端子１５からのリセットタイミング
信号がノア回路１４に供給される。そしてこのノア出力
が各Ｄフリップフロップ２、６、１３のリセット入力
（ローアクティブ）に供給される。これによってリセッ
ト回路１６が構成される。
【００１２】従ってこの装置において、入力端子１から
の信号が例えば図２のＡに示すようにほぼ一定値のとき
に、コムフィルタ４からはほぼ“０”の信号が取り出さ
れ、この信号がノア回路１０、アンド回路１１及びノア
回路１２で検出される。この検出信号がｎ−１段のＤフ
リップフロップ１３に供給され、入力信号及び各段の出
力信号がノア回路１４に供給されることによって、ｎサ
ンプル期間に渡って入力がほぼ一定値の状態が検出され
る。
の信号が例えば図２のＡに示すようにほぼ一定値のとき
に、コムフィルタ４からはほぼ“０”の信号が取り出さ
れ、この信号がノア回路１０、アンド回路１１及びノア
回路１２で検出される。この検出信号がｎ−１段のＤフ
リップフロップ１３に供給され、入力信号及び各段の出
力信号がノア回路１４に供給されることによって、ｎサ
ンプル期間に渡って入力がほぼ一定値の状態が検出され
る。
【００１３】そしてこのノア回路１４からの信号によっ
て各Ｄフリップフロップ２、６がリセット（図２の破線
部）されることによって、コムフィルタ４からは例えば
図２のＢに示すような信号が取り出される。さらに積分
器７からは例えば図２のＣに示すような信号が取り出さ
れる。
て各Ｄフリップフロップ２、６がリセット（図２の破線
部）されることによって、コムフィルタ４からは例えば
図２のＢに示すような信号が取り出される。さらに積分
器７からは例えば図２のＣに示すような信号が取り出さ
れる。
【００１４】すなわち各Ｄフリップフロップ２、６がリ
セットされることにより、コムフィルタ４からはＤフリ
ップフロップ２の直流オフセットに対応する方形波が、
例えば８サンプル期間に渡って取り出される。そしてこ
の方形波が積分器７で積分されることにより、Ｄフリッ
プフロップ６のリセットで最低レベルにされた積分器７
の出力が元に戻される。これによってディジタルフィル
タ装置のリセットが行われる。
セットされることにより、コムフィルタ４からはＤフリ
ップフロップ２の直流オフセットに対応する方形波が、
例えば８サンプル期間に渡って取り出される。そしてこ
の方形波が積分器７で積分されることにより、Ｄフリッ
プフロップ６のリセットで最低レベルにされた積分器７
の出力が元に戻される。これによってディジタルフィル
タ装置のリセットが行われる。
【００１５】こうして上述の装置によれば、リセットが
行われることによってエラーの影響が排除され、例えば
ＣＩＣ型のディジタルフィルタ装置において、映像信号
の処理等を良好に行うことができるものである。
行われることによってエラーの影響が排除され、例えば
ＣＩＣ型のディジタルフィルタ装置において、映像信号
の処理等を良好に行うことができるものである。
【００１６】なお上述の装置において、リセット後の例
えば８サンプル期間は、入力信号が一定値であることが
望ましい。そこで例えば入力信号を映像信号とする場合
には、例えば垂直同期信号のようなサンプル期間より十
分大きな期間を持つ信号を利用し、この信号を端子１５
に供給してリセット信号の検出を行う。
えば８サンプル期間は、入力信号が一定値であることが
望ましい。そこで例えば入力信号を映像信号とする場合
には、例えば垂直同期信号のようなサンプル期間より十
分大きな期間を持つ信号を利用し、この信号を端子１５
に供給してリセット信号の検出を行う。
【００１７】さらに図３は、上述の装置を映像信号の処
理に適用した場合のブロック図を示す。この図におい
て、入力端子２１からの映像信号がＣＩＣ型のローパス
フィルタ２２に供給される。また入力端子２１からの映
像信号がリセット回路２３に供給される。さらに入力端
子２１からの映像信号が垂直同期信号の判別回路２４に
供給され、この判別信号がリセット回路２３に供給され
る。
理に適用した場合のブロック図を示す。この図におい
て、入力端子２１からの映像信号がＣＩＣ型のローパス
フィルタ２２に供給される。また入力端子２１からの映
像信号がリセット回路２３に供給される。さらに入力端
子２１からの映像信号が垂直同期信号の判別回路２４に
供給され、この判別信号がリセット回路２３に供給され
る。
【００１８】そしてこのリセット回路２３からの信号が
ＣＩＣ型のローパスフィルタ２２に供給される。なお２
５はクロック端子、２６は出力端子である。このように
して上述の装置が映像信号の処理に適用される。
ＣＩＣ型のローパスフィルタ２２に供給される。なお２
５はクロック端子、２６は出力端子である。このように
して上述の装置が映像信号の処理に適用される。
【００１９】
【発明の効果】この発明によれば、リセットが行われる
ことによってエラーの影響が排除され、例えばＣＩＣ型
のディジタルフィルタ装置において、映像信号の処理等
を良好に行うことができるようになった。
ことによってエラーの影響が排除され、例えばＣＩＣ型
のディジタルフィルタ装置において、映像信号の処理等
を良好に行うことができるようになった。
【図１】本発明によるディジタルフィルタ装置の一例の
構成図である。
構成図である。
【図２】その説明のための図である。
【図３】映像信号の処理に適用した場合の装置の一例の
構成図である。
構成図である。
【図４】ＣＩＣ型のローパスフィルタの構成図である。
【図５】その説明のための図である。
【図６】ムービングアベレージ型のローパスフィルタの
構成図である。
構成図である。
１ 入力端子 ２ 例えば８段のＤフリップフロップ ３ 減算器 ４ コムフィルタ ５ 加算器 ６ Ｄフリップフロップ ７ 積分器 ８ 出力端子 ９ クロック信号の供給される端子 １０ ノア回路 １１ アンド回路 １２ ノア回路 １３ ｎ−１段のＤフリップフロップ １４ ノア回路 １５ リセットタイミング信号の供給される端子
Claims (1)
- 【請求項１】 ２の補数表現のデータが供給され、任意
の段数のＤフリップフロップを有するコムフィルタと、
Ｄフリップフロップを有する積分器とが直列に接続され
てなるディジタルフィルタ装置において、 上記コムフィルタの出力が所定のサンプル期間連続して
“０”の近傍であることを検出し、 この検出信号にて上記コムフィルタ及び積分器を構成す
る全てのＤフリップフロップをリセットするようにした
ディジタルフィルタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119169A JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119169A JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315893A true JPH05315893A (ja) | 1993-11-26 |
Family
ID=14754623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4119169A Pending JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Ｃｉｃフィルタ，フィルタシステム及び衛星信号受信回路 |
| WO2017119368A1 (ja) * | 2016-01-06 | 2017-07-13 | ヤマハ株式会社 | 信号処理方法および信号処理装置 |
-
1992
- 1992-05-12 JP JP4119169A patent/JPH05315893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Ｃｉｃフィルタ，フィルタシステム及び衛星信号受信回路 |
| WO2017119368A1 (ja) * | 2016-01-06 | 2017-07-13 | ヤマハ株式会社 | 信号処理方法および信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| JPH0422059B2 (ja) | ||
| JPH05315893A (ja) | ディジタルフィルタ装置 | |
| JP2703886B2 (ja) | 電荷結合素子の信号処理回路 | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPS61150473A (ja) | 雑音除去装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP3245869B2 (ja) | 極性選択処理回路 | |
| US6226663B1 (en) | Method and apparatus for overflow detection in a decimation filter | |
| JPS62289006A (ja) | デイジタル補間フイルタ | |
| JPH10276346A (ja) | 映像信号処理装置 | |
| JPH04332215A (ja) | オフセット除去装置 | |
| JPS6029015A (ja) | デジタル積分回路 | |
| JPH02179115A (ja) | デジタル信号処理回路 | |
| JPH0396079A (ja) | ビデオ信号のノイズ除去回路 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JP2827679B2 (ja) | 半導体装置 | |
| JP2630091B2 (ja) | 警報保持回路 | |
| JPH07297715A (ja) | Ａ／ｄ変換ノイズ抑制回路 | |
| JPH0594531A (ja) | ２値化フイルタ装置 | |
| JPH0691623B2 (ja) | ビデオ信号処理回路 | |
| JPH0637643A (ja) | Ａｄｍ方式信号処理装置 | |
| JPS62277816A (ja) | 符号化回路 | |
| JPH0317721A (ja) | 信号同期化回路 | |
| JPH09282145A (ja) | 積算回路 |