JP3245869B2 - 極性選択処理回路 - Google Patents
極性選択処理回路Info
- Publication number
- JP3245869B2 JP3245869B2 JP40997690A JP40997690A JP3245869B2 JP 3245869 B2 JP3245869 B2 JP 3245869B2 JP 40997690 A JP40997690 A JP 40997690A JP 40997690 A JP40997690 A JP 40997690A JP 3245869 B2 JP3245869 B2 JP 3245869B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- data
- inverting
- circuit
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力が「Ｌ」か「Ｈ」
かで内部の処理が異なる処理回路を複数個集めたＬＳＩ
回路に関する。
かで内部の処理が異なる処理回路を複数個集めたＬＳＩ
回路に関する。
【０００２】
【従来の技術】従来例では、「Ｌ」の入力データを処理
する処理回路と「Ｈ」の入力データを処理する処理回路
と２つが用意されていた。
する処理回路と「Ｈ」の入力データを処理する処理回路
と２つが用意されていた。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、「Ｌ」の入力データを処理するものと「Ｈ」の入力
データを処理するものとの２つに分かれているので、Ｌ
ＳＩ化して複数の信号を処理する場合にあらかじめ
「Ｌ」を処理する信号線と「Ｈ」を処理する信号線の数
が固定されてしまい、汎用性に欠ける欠点があった。
は、「Ｌ」の入力データを処理するものと「Ｈ」の入力
データを処理するものとの２つに分かれているので、Ｌ
ＳＩ化して複数の信号を処理する場合にあらかじめ
「Ｌ」を処理する信号線と「Ｈ」を処理する信号線の数
が固定されてしまい、汎用性に欠ける欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、ひとつの処理回路をいずれのレベルの信号線にも汎
用的に利用することができる極性選択処理回路を提供す
ることを目的とする。
で、ひとつの処理回路をいずれのレベルの信号線にも汎
用的に利用することができる極性選択処理回路を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、与えられる二
値データのレベルに応じて内部処理が異なる処理回路の
Ｎ個が集積回路に実装された極性選択処理回路におい
て、上記処理回路に対応して設けられ、上記処理回路に
与えられる二値データを反転または非反転する第一の反
転回路と、上記処理回路から与えられる二値データを反
転または非反転する第二の反転回路と、上記第一の反転
回路および上記第二の反転回路を反転または非反転のい
ずれかの動作状態に設定する極性制御信号が一斉に与え
られる制御端子とを備えたことを特徴とする。
値データのレベルに応じて内部処理が異なる処理回路の
Ｎ個が集積回路に実装された極性選択処理回路におい
て、上記処理回路に対応して設けられ、上記処理回路に
与えられる二値データを反転または非反転する第一の反
転回路と、上記処理回路から与えられる二値データを反
転または非反転する第二の反転回路と、上記第一の反転
回路および上記第二の反転回路を反転または非反転のい
ずれかの動作状態に設定する極性制御信号が一斉に与え
られる制御端子とを備えたことを特徴とする。
【０００６】ここで、上記処理回路は、入力するデータ
が一方のレベルのときに一方のレベルの出力データが生
成され、入力するデータが一方のレベルから他方のレベ
ルになると出力データは他方のレベルになって出力し続
け、更新信号の立ち上がりに応じて出力データは他方の
レベルから一方のレベルに更新される仮保持回路であ
る。
が一方のレベルのときに一方のレベルの出力データが生
成され、入力するデータが一方のレベルから他方のレベ
ルになると出力データは他方のレベルになって出力し続
け、更新信号の立ち上がりに応じて出力データは他方の
レベルから一方のレベルに更新される仮保持回路であ
る。
【０００７】
【作用】仮保持回路では、データＤ2 が「Ｈ」レベルの
ときに「Ｈ」レベルのデータＤ3 を出力し、データＤ2
が「Ｈ」レベルから「Ｌ」レベルになるとデータＤ3 は
「Ｌ」レベルになって出力し続け、更新信号の立ち上が
りでデータＤ3 は「Ｌ」レベルから「Ｈ」レベルに更新
される。
ときに「Ｈ」レベルのデータＤ3 を出力し、データＤ2
が「Ｈ」レベルから「Ｌ」レベルになるとデータＤ3 は
「Ｌ」レベルになって出力し続け、更新信号の立ち上が
りでデータＤ3 は「Ｌ」レベルから「Ｈ」レベルに更新
される。
【０００８】反転回路は、極性制御信号が「Ｌ」レベル
のときは、データＤ1 そのままのレベルのデータＤ2 を
出力しまたデータＤ3そのままのレベルのデータＤ4 を
出力し、極性制御信号が「Ｈ」レベルのときは、データ
Ｄ1 のレベルを反転したデータＤ2 を出力しまたデータ
Ｄ3 のレベルを反転したデータＤ4 を出力する。
のときは、データＤ1 そのままのレベルのデータＤ2 を
出力しまたデータＤ3そのままのレベルのデータＤ4 を
出力し、極性制御信号が「Ｈ」レベルのときは、データ
Ｄ1 のレベルを反転したデータＤ2 を出力しまたデータ
Ｄ3 のレベルを反転したデータＤ4 を出力する。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの一実施例のブロック図であ
る。
して説明する。図１はこの一実施例のブロック図であ
る。
【００１０】この実施例は、図１に示すように、与えら
れる二値データのレベルに応じて内部処理が異なる処理
回路のＮ個が集積回路に実装され、上記処理回路に対応
して設けられ、上記処理回路に与えられる二値データを
反転または非反転する反転回路２と、上記処理回路から
与えられる二値データを反転または非反転する反転回路
３と、反転回路２および反転回路３を反転または非反転
のいずれかの動作状態に設定する極性制御信号が一斉に
与えられる制御端子とを備える。ここで、上記処理回路
は、入力するデータが一方のレベルのときに一方のレベ
ルの出力データが生成され、入力するデータが一方のレ
ベルから他方のレベルになると出力データは他方のレベ
ルになって出力し続け、更新信号の立ち上がりに応じて
出力データは他方のレベルから一方のレベルに更新され
る仮保持回路１である。
れる二値データのレベルに応じて内部処理が異なる処理
回路のＮ個が集積回路に実装され、上記処理回路に対応
して設けられ、上記処理回路に与えられる二値データを
反転または非反転する反転回路２と、上記処理回路から
与えられる二値データを反転または非反転する反転回路
３と、反転回路２および反転回路３を反転または非反転
のいずれかの動作状態に設定する極性制御信号が一斉に
与えられる制御端子とを備える。ここで、上記処理回路
は、入力するデータが一方のレベルのときに一方のレベ
ルの出力データが生成され、入力するデータが一方のレ
ベルから他方のレベルになると出力データは他方のレベ
ルになって出力し続け、更新信号の立ち上がりに応じて
出力データは他方のレベルから一方のレベルに更新され
る仮保持回路１である。
【００１１】次に、この極性選択処理回路の動作を説明
する。仮保持回路１はリセット信号ＲＳＴが「Ｈ」のと
きにデータＤ2 そのままのデータＤ3 を出力し、データ
Ｄ2 が「Ｌ」になると保持してデータＤ3 を「Ｌ」にし
て出力し続け、更新信号ＲＮＷの立ち上がりでデータＤ
3 を更新する。反転回路２および３は、極性制御信号Ｃ
ＴＬが「Ｌ」のときにデータＤ1 そのままのデータＤ2
を、データＤ3 そのままのデータＤ4 をそれぞれ出力
し、極性制御信号ＣＴＬが「Ｈ」のときにデータＤ1 を
反転したデータＤ2 を、またデータＤ3 を反転したデー
タＤ4 をそれぞれ出力する。
する。仮保持回路１はリセット信号ＲＳＴが「Ｈ」のと
きにデータＤ2 そのままのデータＤ3 を出力し、データ
Ｄ2 が「Ｌ」になると保持してデータＤ3 を「Ｌ」にし
て出力し続け、更新信号ＲＮＷの立ち上がりでデータＤ
3 を更新する。反転回路２および３は、極性制御信号Ｃ
ＴＬが「Ｌ」のときにデータＤ1 そのままのデータＤ2
を、データＤ3 そのままのデータＤ4 をそれぞれ出力
し、極性制御信号ＣＴＬが「Ｈ」のときにデータＤ1 を
反転したデータＤ2 を、またデータＤ3 を反転したデー
タＤ4 をそれぞれ出力する。
【００１２】図２はこの実施例でのタイミング図の一例
である。タイミングｔ1 では極性制御信号ＣＴＬが
「Ｌ」であり、入力データＤ1 の「Ｌ」を保持してデー
タＤ4 を出力する。タイミングｔ2 では更新信号ＲＮＷ
の立ち上がりで保持しているデータＤ4 が更新される。
タイミングｔ3 では極性制御信号ＣＴＬが「Ｈ」のとき
であり、入力データＤ1 の「Ｈ」を保持してデータＤ4
を出力する。タイミングｔ4 では更新信号ＲＮＷの立ち
上がりで保持しているデータＤ4 の出力が更新される。
である。タイミングｔ1 では極性制御信号ＣＴＬが
「Ｌ」であり、入力データＤ1 の「Ｌ」を保持してデー
タＤ4 を出力する。タイミングｔ2 では更新信号ＲＮＷ
の立ち上がりで保持しているデータＤ4 が更新される。
タイミングｔ3 では極性制御信号ＣＴＬが「Ｈ」のとき
であり、入力データＤ1 の「Ｈ」を保持してデータＤ4
を出力する。タイミングｔ4 では更新信号ＲＮＷの立ち
上がりで保持しているデータＤ4 の出力が更新される。
【００１３】次に、仮保持回路１の動作を図３に基づき
説明する。この回路では、リセット信号ＲＳＴが「Ｈ」
のときに保持されず、「Ｌ」のときに保持され、二値デ
ータのレベルに応じて異なる内部処理が行われる。すな
わち、リセット信号ＲＳＴが「Ｈ」のときに、データＤ
3 を出力する。ただし、入力データＤ2 が一度「Ｌ」に
なると、「Ｌ」を保持してデータＤ3 として出力し、そ
の後にデータＤ2 が「Ｈ」になっても「Ｌ」をデータＤ
3 として出力し続ける。この出力は更新信号ＲＮＷの立
ち上がりで更新され、このときの入力データＤ2 を出力
する。リセット信号ＲＳＴが「Ｌ」のときに、仮保持回
路１はリセット状態になり、入力データＤ2 によらずに
「Ｈ」をデータＤ3 として出力する。
説明する。この回路では、リセット信号ＲＳＴが「Ｈ」
のときに保持されず、「Ｌ」のときに保持され、二値デ
ータのレベルに応じて異なる内部処理が行われる。すな
わち、リセット信号ＲＳＴが「Ｈ」のときに、データＤ
3 を出力する。ただし、入力データＤ2 が一度「Ｌ」に
なると、「Ｌ」を保持してデータＤ3 として出力し、そ
の後にデータＤ2 が「Ｈ」になっても「Ｌ」をデータＤ
3 として出力し続ける。この出力は更新信号ＲＮＷの立
ち上がりで更新され、このときの入力データＤ2 を出力
する。リセット信号ＲＳＴが「Ｌ」のときに、仮保持回
路１はリセット状態になり、入力データＤ2 によらずに
「Ｈ」をデータＤ3 として出力する。
【００１４】
【発明の効果】本発明は、以上説明したように、処理す
る信号の極性を選択することができるので、ＬＳＩ化し
て複数の信号を処理する場合に１つ１つの信号に合わせ
て処理の極性を選択することができ、汎用性を向上させ
る効果がある。
る信号の極性を選択することができるので、ＬＳＩ化し
て複数の信号を処理する場合に１つ１つの信号に合わせ
て処理の極性を選択することができ、汎用性を向上させ
る効果がある。
【図１】 本発明実施例のブロック構成図。
【図２】 本発明実施例の動作を示すタイミング図。
【図３】 本発明実施例の動作を示すタイミング図。
１ 仮保持回路 ２、３ 反転回路 ＲＮＷ 更新信号 ＣＴＬ 極性制御信号 ＲＳＴ リセット信号
Claims (1)
- 【請求項１】 与えられる二値データのレベルに応じて
内部処理が異なる処理回路のＮ個が集積回路に実装され
た極性選択処理回路において、 上記処理回路に対応して設けられ、上記処理回路に与え
られる二値データを反転または非反転する第一の反転回
路と、 上記処理回路から与えられる二値データを反転または非
反転する第二の反転回路と、 上記第一の反転回路および上記第二の反転回路を反転ま
たは非反転のいずれかの動作状態に設定する極性制御信
号が一斉に与えられる制御端子とを備え、 上記処理回路は、入力するデータが一方のレベルのとき
に一方のレベルの出力データが生成され、入力するデー
タが一方のレベルから他方のレベルになると出力データ
は他方のレベルになって出力し続け、更新信号の立ち上
がりに応じて出力データは他方のレベルから一方のレベ
ルに更新される仮保持回路である ことを特徴とする極性
選択処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40997690A JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40997690A JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213918A JPH04213918A (ja) | 1992-08-05 |
| JP3245869B2 true JP3245869B2 (ja) | 2002-01-15 |
Family
ID=18519219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40997690A Expired - Fee Related JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245869B2 (ja) |
-
1990
- 1990-12-10 JP JP40997690A patent/JP3245869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04213918A (ja) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245869B2 (ja) | 極性選択処理回路 | |
| JPS63292813A (ja) | 多入力ディジタルフィルタ | |
| JPS61134034A (ja) | 試験回路付集積回路 | |
| SU1171993A1 (ru) | Рекурсивный цифровой фильтр | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH05107323A (ja) | 電子回路試験装置 | |
| JPH0422220A (ja) | タイマー回路 | |
| JPS6224880B2 (ja) | ||
| JPH04291550A (ja) | データ転送回路 | |
| JPS6120424A (ja) | 論理回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPS63287109A (ja) | タイミング発生回路 | |
| JPS5925416A (ja) | 警報の待ち受け回路 | |
| JPH0495295A (ja) | メモリー回路 | |
| JPH0317721A (ja) | 信号同期化回路 | |
| JPH04324709A (ja) | 雑音除去回路 | |
| JPS61281622A (ja) | 計数回路 | |
| JPS5986924A (ja) | カウンタ装置 | |
| JPH04256353A (ja) | 半導体集積回路 | |
| JPH05298068A (ja) | 比較器 | |
| JPH04207218A (ja) | パルス選択回路 | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| JPH02159586A (ja) | テストモード指定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |