JPH04213918A - 極性選択処理回路 - Google Patents
極性選択処理回路Info
- Publication number
- JPH04213918A JPH04213918A JP2409976A JP40997690A JPH04213918A JP H04213918 A JPH04213918 A JP H04213918A JP 2409976 A JP2409976 A JP 2409976A JP 40997690 A JP40997690 A JP 40997690A JP H04213918 A JPH04213918 A JP H04213918A
- Authority
- JP
- Japan
- Prior art keywords
- data
- level
- processing circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、入力が「Ｌ」か「Ｈ」
かで内部の処理が異なる処理回路を複数個集めたＬＳＩ
回路に関する。
かで内部の処理が異なる処理回路を複数個集めたＬＳＩ
回路に関する。
【０００２】
【従来の技術】従来例では、「Ｌ」の入力データを処理
する処理回路と「Ｈ」の入力データを処理する処理回路
と２つが用意されていた。
する処理回路と「Ｈ」の入力データを処理する処理回路
と２つが用意されていた。
【０００３】
【発明が解決しようとする課題】このような従来例では
、「Ｌ」の入力データを処理するものと「Ｈ」の入力デ
ータを処理するものとの２つに分かれているので、ＬＳ
Ｉ化して複数の信号を処理する場合にあらかじめ「Ｌ」
を処理する信号線と「Ｈ」を処理する信号線の数が固定
されてしまい、汎用性に欠ける欠点があった。
、「Ｌ」の入力データを処理するものと「Ｈ」の入力デ
ータを処理するものとの２つに分かれているので、ＬＳ
Ｉ化して複数の信号を処理する場合にあらかじめ「Ｌ」
を処理する信号線と「Ｈ」を処理する信号線の数が固定
されてしまい、汎用性に欠ける欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、ひとつの処理回路をいずれのレベルの信号線にも汎
用的に利用することができる極性選択処理回路を提供す
ることを目的とする。
で、ひとつの処理回路をいずれのレベルの信号線にも汎
用的に利用することができる極性選択処理回路を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、与えられる二
値データのレベルに応じて内部処理が異なる処理回路の
Ｎ個が集積回路に実装された極性選択処理回路において
、上記処理回路に対応して設けられ、上記処理回路に与
えられる二値データを反転または非反転する第一の反転
回路と、上記処理回路から与えられる二値データを反転
または非反転する第二の反転回路と、上記第一の反転回
路および上記第二の反転回路を反転または非反転のいず
れかの動作状態に設定する極性制御信号が一斉に与えら
れる制御端子とを備えたことを特徴とする。
値データのレベルに応じて内部処理が異なる処理回路の
Ｎ個が集積回路に実装された極性選択処理回路において
、上記処理回路に対応して設けられ、上記処理回路に与
えられる二値データを反転または非反転する第一の反転
回路と、上記処理回路から与えられる二値データを反転
または非反転する第二の反転回路と、上記第一の反転回
路および上記第二の反転回路を反転または非反転のいず
れかの動作状態に設定する極性制御信号が一斉に与えら
れる制御端子とを備えたことを特徴とする。
【０００６】ここで、上記処理回路が、入力するデータ
が一方のレベルのときに一方のレベルの出力データが生
成され、入力するデータが一方のレベルから他方のレベ
ルになると出力データは他方のレベルになって出力し続
け、更新信号の立ち上がりに応じて出力データは他方の
レベルから一方のレベルに更新される仮保持回路であっ
ても良い。
が一方のレベルのときに一方のレベルの出力データが生
成され、入力するデータが一方のレベルから他方のレベ
ルになると出力データは他方のレベルになって出力し続
け、更新信号の立ち上がりに応じて出力データは他方の
レベルから一方のレベルに更新される仮保持回路であっ
ても良い。
【０００７】
【作用】仮保持回路では、データＤ２ が「Ｈ」レベル
のときに「Ｈ」レベルのデータＤ３ を出力し、データ
Ｄ２ が「Ｈ」レベルから「Ｌ」レベルになるとデータ
Ｄ３ は「Ｌ」レベルになって出力し続け、更新信号の
立ち上がりでデータＤ３ は「Ｌ」レベルから「Ｈ」レ
ベルに更新される。
のときに「Ｈ」レベルのデータＤ３ を出力し、データ
Ｄ２ が「Ｈ」レベルから「Ｌ」レベルになるとデータ
Ｄ３ は「Ｌ」レベルになって出力し続け、更新信号の
立ち上がりでデータＤ３ は「Ｌ」レベルから「Ｈ」レ
ベルに更新される。
【０００８】反転回路は、極性制御信号が「Ｌ」レベル
のときは、データＤ１ そのままのレベルのデータＤ２
を出力しまたデータＤ３そのままのレベルのデータＤ
４ を出力し、極性制御信号が「Ｈ」レベルのときは、
データＤ１ のレベルを反転したデータＤ２ を出力し
またデータＤ３ のレベルを反転したデータＤ４ を出
力する。
のときは、データＤ１ そのままのレベルのデータＤ２
を出力しまたデータＤ３そのままのレベルのデータＤ
４ を出力し、極性制御信号が「Ｈ」レベルのときは、
データＤ１ のレベルを反転したデータＤ２ を出力し
またデータＤ３ のレベルを反転したデータＤ４ を出
力する。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの一実施例のブロック図である
。
して説明する。図１はこの一実施例のブロック図である
。
【００１０】この実施例は、図１に示すように、与えら
れる二値データのレベルに応じて内部処理が異なる処理
回路のＮ個が集積回路に実装され、上記処理回路に対応
して設けられ、上記処理回路に与えられる二値データを
反転または非反転する反転回路２と、上記処理回路から
与えられる二値データを反転または非反転する反転回路
３と、反転回路２および反転回路３を反転または非反転
のいずれかの動作状態に設定する極性制御信号が一斉に
与えられる制御端子とを備える。ここで、上記処理回路
は、入力するデータが一方のレベルのときに一方のレベ
ルの出力データが生成され、入力するデータが一方のレ
ベルから他方のレベルになると出力データは他方のレベ
ルになって出力し続け、更新信号の立ち上がりに応じて
出力データは他方のレベルから一方のレベルに更新され
る仮保持回路１である。
れる二値データのレベルに応じて内部処理が異なる処理
回路のＮ個が集積回路に実装され、上記処理回路に対応
して設けられ、上記処理回路に与えられる二値データを
反転または非反転する反転回路２と、上記処理回路から
与えられる二値データを反転または非反転する反転回路
３と、反転回路２および反転回路３を反転または非反転
のいずれかの動作状態に設定する極性制御信号が一斉に
与えられる制御端子とを備える。ここで、上記処理回路
は、入力するデータが一方のレベルのときに一方のレベ
ルの出力データが生成され、入力するデータが一方のレ
ベルから他方のレベルになると出力データは他方のレベ
ルになって出力し続け、更新信号の立ち上がりに応じて
出力データは他方のレベルから一方のレベルに更新され
る仮保持回路１である。
【００１１】次に、この極性選択処理回路の動作を説明
する。仮保持回路１はリセット信号ＲＳＴが「Ｈ」のと
きにデータＤ２ そのままのデータＤ３ を出力し、デ
ータＤ２ が「Ｌ」になると保持してデータＤ３ を「
Ｌ」にして出力し続け、更新信号ＲＮＷの立ち上がりで
データＤ３ を更新する。反転回路２および３は、極性
制御信号ＣＴＬが「Ｌ」のときにデータＤ１ そのまま
のデータＤ２ を、データＤ３ そのままのデータＤ４
をそれぞれ出力し、極性制御信号ＣＴＬが「Ｈ」のと
きにデータＤ１ を反転したデータＤ２ を、またデー
タＤ３ を反転したデータＤ４ をそれぞれ出力する。
する。仮保持回路１はリセット信号ＲＳＴが「Ｈ」のと
きにデータＤ２ そのままのデータＤ３ を出力し、デ
ータＤ２ が「Ｌ」になると保持してデータＤ３ を「
Ｌ」にして出力し続け、更新信号ＲＮＷの立ち上がりで
データＤ３ を更新する。反転回路２および３は、極性
制御信号ＣＴＬが「Ｌ」のときにデータＤ１ そのまま
のデータＤ２ を、データＤ３ そのままのデータＤ４
をそれぞれ出力し、極性制御信号ＣＴＬが「Ｈ」のと
きにデータＤ１ を反転したデータＤ２ を、またデー
タＤ３ を反転したデータＤ４ をそれぞれ出力する。
【００１２】図２はこの実施例でのタイミング図の一例
である。タイミングｔ１ では極性制御信号ＣＴＬが「
Ｌ」であり、入力データＤ１ の「Ｌ」を保持してデー
タＤ４ を出力する。タイミングｔ２ では更新信号Ｒ
ＮＷの立ち上がりで保持しているデータＤ４ が更新さ
れる。 タイミングｔ３ では極性制御信号ＣＴＬが「Ｈ」のと
きであり、入力データＤ１ の「Ｈ」を保持してデータ
Ｄ４ を出力する。タイミングｔ４ では更新信号ＲＮ
Ｗの立ち上がりで保持しているデータＤ４ の出力が更
新される。
である。タイミングｔ１ では極性制御信号ＣＴＬが「
Ｌ」であり、入力データＤ１ の「Ｌ」を保持してデー
タＤ４ を出力する。タイミングｔ２ では更新信号Ｒ
ＮＷの立ち上がりで保持しているデータＤ４ が更新さ
れる。 タイミングｔ３ では極性制御信号ＣＴＬが「Ｈ」のと
きであり、入力データＤ１ の「Ｈ」を保持してデータ
Ｄ４ を出力する。タイミングｔ４ では更新信号ＲＮ
Ｗの立ち上がりで保持しているデータＤ４ の出力が更
新される。
【００１３】次に、仮保持回路１の動作を図３に基づき
説明する。この回路では、リセット信号ＲＳＴが「Ｈ」
のときに保持されず、「Ｌ」のときに保持され、二値デ
ータのレベルに応じて異なる内部処理が行われる。すな
わち、リセット信号ＲＳＴが「Ｈ」のときに、データＤ
３ を出力する。ただし、入力データＤ２ が一度「Ｌ
」になると、「Ｌ」を保持してデータＤ３ として出力
し、その後にデータＤ２ が「Ｈ」になっても「Ｌ」を
データＤ３ として出力し続ける。この出力は更新信号
ＲＮＷの立ち上がりで更新され、このときの入力データ
Ｄ２ を出力する。リセット信号ＲＳＴが「Ｌ」のとき
に、仮保持回路１はリセット状態になり、入力データＤ
２ によらずに「Ｈ」をデータＤ３ として出力する。
説明する。この回路では、リセット信号ＲＳＴが「Ｈ」
のときに保持されず、「Ｌ」のときに保持され、二値デ
ータのレベルに応じて異なる内部処理が行われる。すな
わち、リセット信号ＲＳＴが「Ｈ」のときに、データＤ
３ を出力する。ただし、入力データＤ２ が一度「Ｌ
」になると、「Ｌ」を保持してデータＤ３ として出力
し、その後にデータＤ２ が「Ｈ」になっても「Ｌ」を
データＤ３ として出力し続ける。この出力は更新信号
ＲＮＷの立ち上がりで更新され、このときの入力データ
Ｄ２ を出力する。リセット信号ＲＳＴが「Ｌ」のとき
に、仮保持回路１はリセット状態になり、入力データＤ
２ によらずに「Ｈ」をデータＤ３ として出力する。
【００１４】
【発明の効果】本発明は、以上説明したように、処理す
る信号の極性を選択することができるので、ＬＳＩ化し
て複数の信号を処理する場合に１つ１つの信号に合わせ
て処理の極性を選択することができ、汎用性を向上させ
る効果がある。
る信号の極性を選択することができるので、ＬＳＩ化し
て複数の信号を処理する場合に１つ１つの信号に合わせ
て処理の極性を選択することができ、汎用性を向上させ
る効果がある。
【図１】 本発明実施例のブロック構成図。
【図２】 本発明実施例の動作を示すタイミング図。
【図３】 本発明実施例の動作を示すタイミング図。
１ 仮保持回路
２、３ 反転回路
ＲＮＷ 更新信号
ＣＴＬ 極性制御信号
ＲＳＴ リセット信号
Claims (2)
- 【請求項１】 与えられる二値データのレベルに応じ
て内部処理が異なる処理回路のＮ個が集積回路に実装さ
れた極性選択処理回路において、上記処理回路に対応し
て設けられ、上記処理回路に与えられる二値データを反
転または非反転する第一の反転回路と、上記処理回路か
ら与えられる二値データを反転または非反転する第二の
反転回路と、上記第一の反転回路および上記第二の反転
回路を反転または非反転のいずれかの動作状態に設定す
る極性制御信号が一斉に与えられる制御端子とを備えた
ことを特徴とする極性選択処理回路。 - 【請求項２】 上記処理回路が、入力するデータが一
方のレベルのときに一方のレベルの出力データが生成さ
れ、入力するデータが一方のレベルから他方のレベルに
なると出力データは他方のレベルになって出力し続け、
更新信号の立ち上がりに応じて出力データは他方のレベ
ルから一方のレベルに更新される仮保持回路である請求
項１記載の極性選択処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40997690A JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40997690A JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213918A true JPH04213918A (ja) | 1992-08-05 |
| JP3245869B2 JP3245869B2 (ja) | 2002-01-15 |
Family
ID=18519219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40997690A Expired - Fee Related JP3245869B2 (ja) | 1990-12-10 | 1990-12-10 | 極性選択処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245869B2 (ja) |
-
1990
- 1990-12-10 JP JP40997690A patent/JP3245869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3245869B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213918A (ja) | 極性選択処理回路 | |
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JPH01298863A (ja) | 画像読取り装置 | |
| KR940001557B1 (ko) | 집적회로장치(integrated circuit device) | |
| JPS59132224A (ja) | デイジタル回路 | |
| JPH0267976A (ja) | メモリ試験装置 | |
| JPH0352037Y2 (ja) | ||
| JPH0355200Y2 (ja) | ||
| JPS63287109A (ja) | タイミング発生回路 | |
| JPH01120129A (ja) | プログラマブル可変デコーダ回路 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPS62120116A (ja) | 信号検出器 | |
| JPS62121368A (ja) | 信号位相比較回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH0474979A (ja) | 集積回路のテストモード設定回路 | |
| JPS61156923A (ja) | Ｐｃｍダイナミツクシミユレ−タ | |
| KR19990069873A (ko) | 테스트 기능을 갖는 반도체장치 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPS62299112A (ja) | 矩形波移相回路 | |
| JPH0520123U (ja) | 半導体集積回路 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH0339672A (ja) | 半導体集積回路 | |
| JPH05150010A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |