JPH0352037Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、通信装置における信号検出回路に用
いられるリトリガラブルモノマルチ
（Retriggerable Mono Multi）に関するもので
ある。

（従来の技術） 従来より、通信装置においては、正常信号検出
のために一定時間内の信号変化を、リトリガラブ
ルモノマルチを用いて検出している。

（考案が解決しようとする問題点） このリトリガラブルモノマルチを含む周辺の回
路を安価なセミカスタムIC（ゲートアレイ）化し
ようとする場合、リトリガラブルマルチと抵抗、
コンデンサは外付となり、それ故にセミカスタム
IC化するうえで問題であつた。

本考案は、従来の技術におけるこのような問題
に鑑みてなされもので、その目的は、安価で高集
積度のセミカスタムIC化が可能なリトリガラブ
ルモノマルチを実現しようとするものである。

（問題点を解決するための手段） 前記した問題点を解決する本考案は、Ｄ入力端
子にハイレベル電圧が印加され、リセツト端子に
入力信号が印加され、クロツク入力端子に所定周
期のクロツク信号が印加される第１段目のＤフリ
ツプフロツプと、Ｄ入力端子に前記第１段目のＤ
フリツプフロツプのＱ出力信号が印加され、リセ
ツト端子にハイレベル電圧が印加され、クロツク
入力端子に前記クロツク信号が印加される第２段
目のＤフリツプフロツプとを備え、前記第２段目
のＤフリツプフロツプの出力端子から出力信号
を得るようにした点に特徴がある。

（実施例） 第１図は本考案に係る回路の構成ブロツク図で
ある。ここではキヤリアデテクトの検出回路に適
用した場合を示している。図において、F1及び
F2は本考案のリトリガラブルモノマルチを構成
する第１段目及び第２段目のＤフリツプフロツプ
である。

第１段目のＤフリツプフロツプF1のＤ入力端
子は高レベルの電圧源Vccに接続され、リセツト
端子Ｒに入力信号Ｉが印加されている。また、出
力端子Ｑは、第２段目のＤフリツプフロツプF2
のＤ入力端子に接続されている。第２段目のＤフ
リツプフロツプF2の出力端子は、キヤリアデ
イテクト検出用のシフトレジスタS1のシフトイ
ン入力端子S1とリセツト入力端Ｒに接続されて
いる。また、この第２段目のＤフリツプフロツプ
のリセツト端子Ｒは高レベルの電圧源Vccに接続
されている。また、これら第１段目と第２段目の
ＤフリツプフロツプF1，F2のクロツク入力端子
CLK及び、シフトレジスタS1のクロツク入力端
子CLKには、いずれも共通のクロツク信号Pcが
印加されている。

このように構成された回路の動作を次に説明す
る。

第２図は、第１図回路の動作の一例を示す波形
図である。第１段目、第２段目のＤフリツプフロ
ツプF1，F2及びシフトレジスタS1のクロツク入
力端子CLKには、第２図イに示すように、繰返
し周期T1のクロツク信号Pcが印加されている。

第２図ロは、第１段目のフリツプフロツプF1
のＲ端子に印加される入力信号Ｉの信号波形であ
る。いま、この入力信号Ｉが高レベル（インアク
テイブ）の場合、第１段目、第２段目のＤフリツ
プフロツプF1，F2はクロツク信号Pcによつてセ
ツトされる。この為に、第１段目のＤフリツプフ
ロツプF1の出力Ｑ（第２段目のＤフリツプフロツ
プF2のＤ入力）は、第２図ハに示すようにハイ
レベルとなり、第２段目のＤフリツプフロツプ
F2の出力02は、第２図ニに示すように低レベル
（インアクテイブ）となる。入力信号Ｉが低レベ
ル（アクテイブ）になると、この時、第１段目の
ＤフリツプフロツプF1はリセツトされ、次のク
ロツク信号Pcの立上りで、第２段目のＤフリツ
プフロツプF2がリセツトされる。

入力信号Ｉのアクテイブになる周期T2が、ク
ロツク信号Pcの周期T1に比べて小さい時（T2＜
T1）、第２段目のＤフリツプフロツプF2の出力
F02は第２図ニに示すように高レベルを維持す
る。これに対して、周期T2がクロツク信号Pcの
周期T1に比べて大きくなると（T2＞T1）、次の
クロツク信号で第１段目のＤフリツプフロツプ
F1をセツトし、その次のクロツク信号Pcで、第
２段目のＤフリツプフロツプF2をセツトする。
これによつて、第２段目のＤフリツプフロツプ
F2の出力02は、第２図ニに示すように低レベ
ル（インアクテイブ）となる。

第２段目のＤフリツプフロツプF2の出力02
は、シフトレジスタS1のシリアルインS1とリセ
ツト端子Ｒに印加される。これにより、シフトレ
ジスタS1はその段数×クロツク周期T1の間出力
F02が高レベルの場合、シフトレジスタS1の出力
SOが高レベル（アクテイブ）になり、キヤリア
デイテクトを出力することができる。

（考案の効果） 以上説明したように、本考案によれば、抵抗や
コンデンサ等を付加する必要がないもので、高集
積度のセミカスタムICが行なえるリトリガラブ
ルモノマルチが実現できる。

【図面の簡単な説明】

第１図は本考案に係る回路の構成ブロツク図、
第２図は動作の一例を示す動作波形図である。 F1……第１段目Ｄフリツプフロツプ、F2……
第２段目Ｄフリツプフロツプ、S1……シフトレ
ジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 Ｄ入力端子にハイレベル電圧が印加され、リセ
   ツト端子に入力信号が印加され、クロツク入力端
   子に所定周期のクロツク信号が印加される第１段
   目のＤフリツプフロツプと、Ｄ入力端子に前記第
   １段目のＤフリツプフロツプのＱ出力信号が印加
   され、リセツト端子にハイレベル電圧が印加さ
   れ、クロツク入力端子に前記クロツク信号が印加
   される第２段目のＤフリツプフロツプとを備え、 前記第２段目のＤフリツプフロツプの出力端
   子から出力信号を得るようにしたリトリガラブル
   モノマルチ。