JPS63108235U - - Google Patents
Info
- Publication number
- JPS63108235U JPS63108235U JP20095586U JP20095586U JPS63108235U JP S63108235 U JPS63108235 U JP S63108235U JP 20095586 U JP20095586 U JP 20095586U JP 20095586 U JP20095586 U JP 20095586U JP S63108235 U JPS63108235 U JP S63108235U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- terminal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は本考案で用いるＤ形フリツプフロツプの
真理値の説明図、第３図は第１図の動作を説明す
るためのタイミングチヤート、第４図は本考案の
具体例を示すブロツク図、第５図は第４図の動作
を示すタイミングチヤート、第６図は従来の奇数
分周回路の一例を示すブロツク図、第７図は第６
図の回路の動作状態説明図、第８図は第６図の動
作を説明するためのタイミングチヤートである。 ４……基準クロツク発生器、５……バツフア、
６……第１のフリツプフロツプ列（シフトレジス
タ列）、７……第２のフリツプフロツプ列（シフ
トレジスタ列）、８……Ｄ形フリツプフロツプ。
第２図は本考案で用いるＤ形フリツプフロツプの
真理値の説明図、第３図は第１図の動作を説明す
るためのタイミングチヤート、第４図は本考案の
具体例を示すブロツク図、第５図は第４図の動作
を示すタイミングチヤート、第６図は従来の奇数
分周回路の一例を示すブロツク図、第７図は第６
図の回路の動作状態説明図、第８図は第６図の動
作を説明するためのタイミングチヤートである。 ４……基準クロツク発生器、５……バツフア、
６……第１のフリツプフロツプ列（シフトレジス
タ列）、７……第２のフリツプフロツプ列（シフ
トレジスタ列）、８……Ｄ形フリツプフロツプ。
Claims (1)
- 【実用新案登録請求の範囲】 前段のＱ出力が次段のＤ入力として加えられ、
各クロツク端子に基本クロツクが共通に加えられ
る複数ｎ（ｎは２以上の整数）個のＤ形フリツプ
フロツプよりなる第１のフリツプフロツプ列と、 前段のＱ出力が次段のＤ入力として加えられ、
各クロツク端子に基本クロツクの反転信号が共通
に加えられる複数ｎ（ｎは２以上の整数）個のＤ
形フリツプフロツプよりなる第２のフリツプフロ
ツプ列と、 第１のフリツプフロツプ列の最終段のフリツプ
フロツプのＱ出力がＳ端子に加えられ、第２のフ
リツプフロツプ列の最終段のフリツプフロツプの
Ｑ出力がＲ端子に加えられ、Ｑ出力が第１のフリ
ツプフロツプ列の各Ｒ端子に加えられ、出力が
第２のフリツプフロツプ列の各Ｒ端子に加えられ
るＤ形フリツプフロツプ、 とで構成されたことを特徴とする奇数分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20095586U JPS63108235U (ja) | 1986-12-29 | 1986-12-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20095586U JPS63108235U (ja) | 1986-12-29 | 1986-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63108235U true JPS63108235U (ja) | 1988-07-12 |
Family
ID=31163957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20095586U Pending JPS63108235U (ja) | 1986-12-29 | 1986-12-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63108235U (ja) |
-
1986
- 1986-12-29 JP JP20095586U patent/JPS63108235U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63108235U (ja) | ||
| JPS585540B2 (ja) | タジユウカカイロ | |
| JPS62109522U (ja) | ||
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPS6333376Y2 (ja) | ||
| JPS62101198U (ja) | ||
| JPS62300U (ja) | ||
| JPH0432824Y2 (ja) | ||
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPH01147441U (ja) | ||
| JPH02128431U (ja) | ||
| JPH0419834U (ja) | ||
| JPS6240855U (ja) | ||
| JPH01103097U (ja) | ||
| JPH0260331U (ja) | ||
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPH0289425A (ja) | シフトデータ処理回路 | |
| JPS6331404U (ja) | ||
| JPS63156124U (ja) | ||
| JPS5995272U (ja) | パルス間隔測定装置 | |
| JPS61160556U (ja) | ||
| JPS635529U (ja) | ||
| JPS6264048U (ja) | ||
| JPS62129841U (ja) | ||
| JPS60236535A (ja) | 可変フレ−ムパルス方式 |