JPS62161399U - - Google Patents

Info

Publication number
JPS62161399U
JPS62161399U JP4724386U JP4724386U JPS62161399U JP S62161399 U JPS62161399 U JP S62161399U JP 4724386 U JP4724386 U JP 4724386U JP 4724386 U JP4724386 U JP 4724386U JP S62161399 U JPS62161399 U JP S62161399U
Authority
JP
Japan
Prior art keywords
data
circuit
data latch
clock signal
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4724386U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4724386U priority Critical patent/JPS62161399U/ja
Publication of JPS62161399U publication Critical patent/JPS62161399U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図は本考案に係わるメモリ回路の一実施例
を示す構成ブロツク図、第２図は第１図回路の動
作タイムチヤート、第３図はメモリ回路の従来例
を示す構成ブロツク図、第４図は第３図回路の動
作タイムチヤートである。 ２……クロツク発生回路、７……メモリ回路、
４０……第１のデータ・ラツチ回路、４１〜４４
……第２のデータ・ラツチ回路、４５〜４７……
第３のデータ・ラツチ回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. サンプリング・クロツク信号を入力して１／Ｎ
    に分周したＮ相のクロツク信号を出力するクロツ
    ク発生回路と、前記サンプリング・クロツク信号
    で入力データをラツチする第１のデータ・ラツチ
    回路と、この第１のデータ・ラツチ回路の出力デ
    ータを前記Ｎ相のクロツク信号にそれぞれ対応し
    てラツチするＮ個の第２のデータ・ラツチ回路と
    、前記Ｎ相のクロツク信号の任意の１相で他のＮ
    ―１相に対応するＮ―１個の前記第２のデータ・
    ラツチ回路の出力をそれぞれラツチするＮ―１個
    の第３のデータ・ラツチ回路と、このＮ―１個の
    第３のデータ・ラツチ回路と前記任意の１相のク
    ロツク信号に対応する第２のデータ・ラツチ回路
    の出力を同時に書込むＮ分割されたメモリ回路と
    を備えたことを特徴とするメモリ回路。
JP4724386U 1986-03-31 1986-03-31 Pending JPS62161399U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4724386U JPS62161399U (ja) 1986-03-31 1986-03-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4724386U JPS62161399U (ja) 1986-03-31 1986-03-31

Publications (1)

Publication Number Publication Date
JPS62161399U true JPS62161399U (ja) 1987-10-14

Family

ID=30867664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4724386U Pending JPS62161399U (ja) 1986-03-31 1986-03-31

Country Status (1)

Country Link
JP (1) JPS62161399U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224752A (ja) * 1988-06-15 1990-01-26 Internatl Business Mach Corp <Ibm> スマート・メモリ・カード

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140520A (en) * 1975-05-30 1976-12-03 Advantest Corp High speed write device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140520A (en) * 1975-05-30 1976-12-03 Advantest Corp High speed write device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224752A (ja) * 1988-06-15 1990-01-26 Internatl Business Mach Corp <Ibm> スマート・メモリ・カード

Similar Documents

Publication Publication Date Title
JPS62161399U (ja)
JPH01103097U (ja)
JPS61128841U (ja)
JPS6122356Y2 (ja)
JPS62105627U (ja)
JPS60109102U (ja) デジタル制御回路
JPS6251598U (ja)
JPS63103151U (ja)
JPH02103926U (ja)
JPS6152397U (ja)
JPS5885831U (ja) パルスピツクアツプ回路の試験入力パルス発生器
JPS6055125U (ja) 反転信号発生回路
JPS6252948U (ja)
JPS5811357U (ja) 出力回路
JPS6183346U (ja)
JPH0260334U (ja)
JPH01140667U (ja)
JPS6335154U (ja)
JPS6057225U (ja) デジタル信号入力回路
JPS59158186U (ja) デジタル画像処理回路
JPH01105222U (ja)
JPS62101198U (ja)
JPS6181221U (ja)
JPS62139133U (ja)
JPH036325U (ja)