JPS59158186U - デジタル画像処理回路 - Google Patents
デジタル画像処理回路Info
- Publication number
- JPS59158186U JPS59158186U JP5373483U JP5373483U JPS59158186U JP S59158186 U JPS59158186 U JP S59158186U JP 5373483 U JP5373483 U JP 5373483U JP 5373483 U JP5373483 U JP 5373483U JP S59158186 U JPS59158186 U JP S59158186U
- Authority
- JP
- Japan
- Prior art keywords
- latches
- digital image
- outputs
- processing
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図、第2図、第4図はこの考案を説明するための図
、第3図はこの考案の一例の系統図であ ′る。 21〜33は処理回路、61はクロックジェネレータで
ある。
、第3図はこの考案の一例の系統図であ ′る。 21〜33は処理回路、61はクロックジェネレータで
ある。
Claims (1)
- デジタル入力のデータ信号をラッチするN個(Nは2以
上の整数)の第1のラッチと、N個の第1のラッチ出力
に対してそれぞれ所定の信号処理を行う互いに等しいN
個の処理回路と、これら N個の処理回路の処理出力を
それぞれラッチするN個の第2のラッチと、このN個の
第2ラツチの出力を順次取り出して1つの出力とするセ
レクタと、上記入力のデータ信号のクロックに対して1
7Hの周波数で、かつ、位相が順次具なるN個の、
クロックを形成するクロニンクジエネレータとヲ有し、
上記N個のクロックを上記N個の第1及び第2のラッチ
に供給して上記データ信号を上記N個の処理回路に順次
分配して供給し、上記セレクタから上記データ信号の処
理出力を得るようにしたデジタル画像処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5373483U JPS59158186U (ja) | 1983-04-11 | 1983-04-11 | デジタル画像処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5373483U JPS59158186U (ja) | 1983-04-11 | 1983-04-11 | デジタル画像処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59158186U true JPS59158186U (ja) | 1984-10-23 |
Family
ID=30184077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5373483U Pending JPS59158186U (ja) | 1983-04-11 | 1983-04-11 | デジタル画像処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59158186U (ja) |
-
1983
- 1983-04-11 JP JP5373483U patent/JPS59158186U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0578849B2 (ja) | ||
JPS59158186U (ja) | デジタル画像処理回路 | |
JP2556169B2 (ja) | クロック切替回路 | |
JPS582039U (ja) | クロツク受信回路 | |
JPS62161399U (ja) | ||
JPS596203U (ja) | 中間値のアナログ信号選択回路 | |
JPS5811357U (ja) | 出力回路 | |
JPS6095737U (ja) | クロツク周波数てい倍回路 | |
JPS5885831U (ja) | パルスピツクアツプ回路の試験入力パルス発生器 | |
JPS59149724U (ja) | Da変換器 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS58139753U (ja) | 同期保護回路 | |
JPS60144364U (ja) | 映像信号遅延回路 | |
JPS6030498U (ja) | エコ−回路 | |
JPS59178692U (ja) | コ−ラス音場発生装置 | |
JPS6129026B2 (ja) | ||
JPS58172250U (ja) | Msk変調回路 | |
JPH01186032A (ja) | データ出力装置 | |
JPS59180543U (ja) | 妨害波除去装置 | |
JPS616715U (ja) | 角度伝達装置 | |
JPS6119298U (ja) | 遅延装置 | |
JPS6056096U (ja) | 残響付加装置 | |
JPS60636U (ja) | 乗算回路 | |
JPS6057225U (ja) | デジタル信号入力回路 | |
JPS6085433U (ja) | 矩形波・三角波発生装置 |