JPS6095737U - クロツク周波数てい倍回路 - Google Patents
クロツク周波数てい倍回路Info
- Publication number
- JPS6095737U JPS6095737U JP18765583U JP18765583U JPS6095737U JP S6095737 U JPS6095737 U JP S6095737U JP 18765583 U JP18765583 U JP 18765583U JP 18765583 U JP18765583 U JP 18765583U JP S6095737 U JPS6095737 U JP S6095737U
- Authority
- JP
- Japan
- Prior art keywords
- frequency multiplier
- multiplier circuit
- clock frequency
- pulses
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例を示すブロック図、第2図は
N=3とした例を示すブロック図、第3 −図はその動
作を示すタイムチャートである。 11〜IN・・・遅延回路、101.・・・微分回路、
102・・・論理和回路、103・・・モフマルチバイ
ブレータ、201・・・基本クロック入力端子、202
・・・Nてい倍クロック出力端子。
N=3とした例を示すブロック図、第3 −図はその動
作を示すタイムチャートである。 11〜IN・・・遅延回路、101.・・・微分回路、
102・・・論理和回路、103・・・モフマルチバイ
ブレータ、201・・・基本クロック入力端子、202
・・・Nてい倍クロック出力端子。
Claims (1)
- 基本クロックをN(てい倍数、N≧2の整数)分岐し、
分岐した各基本クロックの変換点をそれぞれ(2n−1
)T/2N時間(Tは入力クロックの周期、n=L 2
t・・・、N)遅延させる手段と、遅延させたN個のパ
ルスの各変換点をそれぞれ微分して得られたパルスの論
理和をとる手段と、論理和をとったパルスからT/2N
時間幅のパルスを発生する手段とを含むクロック周波数
てい倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765583U JPS6095737U (ja) | 1983-12-05 | 1983-12-05 | クロツク周波数てい倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765583U JPS6095737U (ja) | 1983-12-05 | 1983-12-05 | クロツク周波数てい倍回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6095737U true JPS6095737U (ja) | 1985-06-29 |
Family
ID=30405021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18765583U Pending JPS6095737U (ja) | 1983-12-05 | 1983-12-05 | クロツク周波数てい倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6095737U (ja) |
-
1983
- 1983-12-05 JP JP18765583U patent/JPS6095737U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6095737U (ja) | クロツク周波数てい倍回路 | |
JPS6025240U (ja) | 周波数変換回路 | |
JPS6059632U (ja) | 位相比較器 | |
JPS6085433U (ja) | 矩形波・三角波発生装置 | |
JPS58129738U (ja) | 遅延回路 | |
JPS6070077U (ja) | 信号判別装置 | |
JPS5816932U (ja) | パルス遅延回路 | |
JPS60144364U (ja) | 映像信号遅延回路 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS5848113U (ja) | 階段波形信号段差低減回路 | |
JPS6137542U (ja) | マイクロプロセツサ装置 | |
JPS58127765U (ja) | 画像信号のサンプリングパルス発生回路 | |
JPS59114611U (ja) | Fm復調回路 | |
JPS59129249U (ja) | 位相連続fs変調回路 | |
JPS58127764U (ja) | 画像信号のサンプリングパルス発生回路 | |
JPS5823432U (ja) | 雑音抑圧回路 | |
JPS5885831U (ja) | パルスピツクアツプ回路の試験入力パルス発生器 | |
JPS63172974U (ja) | ||
JPS6040149U (ja) | ビツト同期pll用位相比較器 | |
JPS6030498U (ja) | エコ−回路 | |
JPS6119298U (ja) | 遅延装置 | |
JPS58123622U (ja) | 遅延線 | |
JPS58123393U (ja) | 電子式タイムスイツチ | |
JPS59121955U (ja) | デ−タサンプリング信号発生回路 | |
JPS59192741U (ja) | Cmi符号クロツク抽出回路 |