JPH0546355Y2 - - Google Patents
Info
- Publication number
- JPH0546355Y2 JPH0546355Y2 JP14939586U JP14939586U JPH0546355Y2 JP H0546355 Y2 JPH0546355 Y2 JP H0546355Y2 JP 14939586 U JP14939586 U JP 14939586U JP 14939586 U JP14939586 U JP 14939586U JP H0546355 Y2 JPH0546355 Y2 JP H0546355Y2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- type flip
- terminal
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、入力信号の周波数に対して分数関係
になる周波数の信号を出力する分周回路に関する
ものであり、詳しくは1.5分の１分周回路に関す
るものである。
になる周波数の信号を出力する分周回路に関する
ものであり、詳しくは1.5分の１分周回路に関す
るものである。
（従来の技術）
従来この種の分周回路は、整数分の１の分周を
行うもののみであつた。
行うもののみであつた。
このために、例えば、200MHzと300MHzの２種
類のクロツクが必要な場合には、第４図に示すよ
うに600MHzの周波数出力を有する原発振器１を
用い、その出力信号を1/2分周器２に加えて300M
Hzに分周するとともに、1/3分周器３に加えて
200MHzに分周することが行われていた。
類のクロツクが必要な場合には、第４図に示すよ
うに600MHzの周波数出力を有する原発振器１を
用い、その出力信号を1/2分周器２に加えて300M
Hzに分周するとともに、1/3分周器３に加えて
200MHzに分周することが行われていた。
（考案が解決しようとする問題点）
しかし、このような従来の構成によれば、発振
周波数の高い発振器を用いなければならず、回路
構成が複雑になり、コストが高くなるという問題
がある。
周波数の高い発振器を用いなければならず、回路
構成が複雑になり、コストが高くなるという問題
がある。
本考案は、このような点に着目したものであつ
て、その目的は、簡単な回路構成で1.5分の１の
分周が行える分周回路を提供することにある。
て、その目的は、簡単な回路構成で1.5分の１の
分周が行える分周回路を提供することにある。
（問題点を解決するための手段）
このような目的を達成する本考案は、
リセツト端子を有する２個のＤ形フリツプフロ
ツプと、オアゲートとで構成され、 各Ｄ形フリツプフロツプのクロツク端子には互
いに極性の異なるクロツクが加えられ、各Ｄ形フ
リツプフロツプの反転出力端子は自身のＤ端子に
接続され、一方のＤ形フリツプフロツプの非反転
出力端子は他方のＤ形フリツプフロツプのリセツ
ト端子に接続され、他方のＤ形フリツプフロツプ
の非反転出力端子は一方のＤ形フリツプフロツプ
のリセツト端子に接続されるとともにオアゲート
の他方の入力端子に接続されたことを特徴とす
る。
ツプと、オアゲートとで構成され、 各Ｄ形フリツプフロツプのクロツク端子には互
いに極性の異なるクロツクが加えられ、各Ｄ形フ
リツプフロツプの反転出力端子は自身のＤ端子に
接続され、一方のＤ形フリツプフロツプの非反転
出力端子は他方のＤ形フリツプフロツプのリセツ
ト端子に接続され、他方のＤ形フリツプフロツプ
の非反転出力端子は一方のＤ形フリツプフロツプ
のリセツト端子に接続されるとともにオアゲート
の他方の入力端子に接続されたことを特徴とす
る。
（実施例）
以下、図面を用いて本考案の実施例を詳細に説
明する。
明する。
第１図は、本考案の一実施例を示す回路図であ
る。第１図において、４は差動バツフア、５，６
はリセツト端子を有するＤ形フリツプフロツプ、
７はオアゲートである。各Ｄ形フリツプフロツプ
５，６のクロツク端子には差動バツフア４を介し
て互いに極性の異なるクロツクが加えられ、各Ｄ
形フリツプフロツプ５，６の反転出力端子は自
身のＤ端子に接続され、一方のＤ形フリツプフロ
ツプ５の非反転出力端子Ｑは他方のＤ形フリツプ
フロツプ６のリセツト端子RSTに接続されると
ともにオアゲート７の一方の入力端子に接続さ
れ、他方のＤ形フリツプフロツプ６の非反転出力
端子Ｑは一方のＤ形フリツプフロツプ５のリセツ
ト端子RSTに接続されるとともにオアゲート７
の他方の入力端子に接続されている。
る。第１図において、４は差動バツフア、５，６
はリセツト端子を有するＤ形フリツプフロツプ、
７はオアゲートである。各Ｄ形フリツプフロツプ
５，６のクロツク端子には差動バツフア４を介し
て互いに極性の異なるクロツクが加えられ、各Ｄ
形フリツプフロツプ５，６の反転出力端子は自
身のＤ端子に接続され、一方のＤ形フリツプフロ
ツプ５の非反転出力端子Ｑは他方のＤ形フリツプ
フロツプ６のリセツト端子RSTに接続されると
ともにオアゲート７の一方の入力端子に接続さ
れ、他方のＤ形フリツプフロツプ６の非反転出力
端子Ｑは一方のＤ形フリツプフロツプ５のリセツ
ト端子RSTに接続されるとともにオアゲート７
の他方の入力端子に接続されている。
このように構成された装置の動作について、第
２図のタイミングチヤートを用いて説明する。第
２図において、(イ)は差動バツフア４の入力信号ａ
を示し、(ロ)は差動バツフア４から第１のＤ形フリ
ツプフロツプ５のクロツク端子に加えられるクロ
ツクｂを示し、(ハ)は差動バツフア４から第２のＤ
形フリツプフロツプ６のクロツク端子に加えられ
るクロツクＣを示し、(ニ)は第１のＤ形フリツプフ
ロツプ５の非反転出力信号ｄを示し、(ホ)は第２の
Ｄ形フリツプフロツプ６の非反転出力信号ｅを示
し、(ヘ)はオアゲート７の出力信号ｆを示してい
る。
２図のタイミングチヤートを用いて説明する。第
２図において、(イ)は差動バツフア４の入力信号ａ
を示し、(ロ)は差動バツフア４から第１のＤ形フリ
ツプフロツプ５のクロツク端子に加えられるクロ
ツクｂを示し、(ハ)は差動バツフア４から第２のＤ
形フリツプフロツプ６のクロツク端子に加えられ
るクロツクＣを示し、(ニ)は第１のＤ形フリツプフ
ロツプ５の非反転出力信号ｄを示し、(ホ)は第２の
Ｄ形フリツプフロツプ６の非反転出力信号ｅを示
し、(ヘ)はオアゲート７の出力信号ｆを示してい
る。
第１のＤ形フリツプフロツプ５は差動バツフア
４に加えられるクロツクａの立ち上がり、すなわ
ち差動バツフア４から出力されるクロツクｂの立
ち上がりによりセツトされ、非反転出力信号ｄは
“１”になる。そして、この非反転出力信号ｄは
オアゲート７を介して出力信号ｆとして出力され
る。また、この非反転出力信号ｄは第２のＤ形フ
リツプフロツプ６のリセツト端子RSTに加えら
れていることから、第２のＤ形フリツプフロツプ
６は非反転出力信号ｄが“０”になるまでは動作
しない。非反転出力信号ｄは、クロツクｂの次の
立ち上がりで“０”になる。これにより、第２の
Ｄ形フリツプフロツプ６のリセツトは解除され
る。第２のＤ形フリツプフロツプ６は差動バツフ
ア４に加えられるクロツクａの次の立ち下がり、
すなわち差動バツフア４から出力されるクロツク
ｃの次の立ち上がりによりセツトされ、非反転出
力信号ｅは“１”になる。そして、この非反転出
力信号ｅはオアゲート７を介して出力信号ｆとし
て出力される。また、この非反転出力信号ｅは第
１のＤ形フリツプフロツプ５のリセツト端子
RSTに加えられていることから、第１のＤ形フ
リツプフロツプ５は非反転出力信号ｅが“０”に
なるまでは動作しない。非反転出力信号ｅは、ク
ロツクｃの次の立ち上がりで“０”になる。これ
により、第１のＤ形フリツプフロツプ５のリセツ
トは解除される。以降、このような動作を繰り返
すことになる。
４に加えられるクロツクａの立ち上がり、すなわ
ち差動バツフア４から出力されるクロツクｂの立
ち上がりによりセツトされ、非反転出力信号ｄは
“１”になる。そして、この非反転出力信号ｄは
オアゲート７を介して出力信号ｆとして出力され
る。また、この非反転出力信号ｄは第２のＤ形フ
リツプフロツプ６のリセツト端子RSTに加えら
れていることから、第２のＤ形フリツプフロツプ
６は非反転出力信号ｄが“０”になるまでは動作
しない。非反転出力信号ｄは、クロツクｂの次の
立ち上がりで“０”になる。これにより、第２の
Ｄ形フリツプフロツプ６のリセツトは解除され
る。第２のＤ形フリツプフロツプ６は差動バツフ
ア４に加えられるクロツクａの次の立ち下がり、
すなわち差動バツフア４から出力されるクロツク
ｃの次の立ち上がりによりセツトされ、非反転出
力信号ｅは“１”になる。そして、この非反転出
力信号ｅはオアゲート７を介して出力信号ｆとし
て出力される。また、この非反転出力信号ｅは第
１のＤ形フリツプフロツプ５のリセツト端子
RSTに加えられていることから、第１のＤ形フ
リツプフロツプ５は非反転出力信号ｅが“０”に
なるまでは動作しない。非反転出力信号ｅは、ク
ロツクｃの次の立ち上がりで“０”になる。これ
により、第１のＤ形フリツプフロツプ５のリセツ
トは解除される。以降、このような動作を繰り返
すことになる。
ここで、各Ｄ形フリツプフロツプ５，３から出
力される非反転出力信号ｄ，ｅに着目すると、周
波数は差動バツフア４に加えられるクロツクａの
周波数を1/3に分周したものになり、時間差はク
ロツクａの1.5周期になつている。従つて、オア
ゲート７から出力されるこれら非反転出力信号
ｄ，ｅの論理和信号ｆの周波数は、差動バツフア
４に加えられるクロツクａの周波数を1/1.5に分
周したものになる。
力される非反転出力信号ｄ，ｅに着目すると、周
波数は差動バツフア４に加えられるクロツクａの
周波数を1/3に分周したものになり、時間差はク
ロツクａの1.5周期になつている。従つて、オア
ゲート７から出力されるこれら非反転出力信号
ｄ，ｅの論理和信号ｆの周波数は、差動バツフア
４に加えられるクロツクａの周波数を1/1.5に分
周したものになる。
このように構成することにより、例えば前述の
ような200MHzと300MHzの２種類のクロツクが必
要な場合には、第３図に示すように300MHzの周
波数出力を有する原発振器８を用い、その出力信
号を直接出力するとともに、本考案により構成さ
れる1/1.5分周器９に加えて200MHzに分周すれば
よい。このような原発振器８は、第４図の発振器
１に比べて安定度の高いものを比較的安価に構成
することができる。
ような200MHzと300MHzの２種類のクロツクが必
要な場合には、第３図に示すように300MHzの周
波数出力を有する原発振器８を用い、その出力信
号を直接出力するとともに、本考案により構成さ
れる1/1.5分周器９に加えて200MHzに分周すれば
よい。このような原発振器８は、第４図の発振器
１に比べて安定度の高いものを比較的安価に構成
することができる。
なお、上記実施例では、極性の異なるクロツク
を差動バツフアから得る例を示したが、例えばイ
ンバータを用いてもよい。
を差動バツフアから得る例を示したが、例えばイ
ンバータを用いてもよい。
また、上記実施例では、本考案の分周回路をク
ロツク発生器に用いる例について説明したが、各
種の信号分周にも有効である。
ロツク発生器に用いる例について説明したが、各
種の信号分周にも有効である。
（考案の効果）
以上説明したように、本考案によれば、簡単な
回路構成で入力信号の周波数を1/1.5に分周する
分周回路が実現でき、実用上の効果は大きい。
回路構成で入力信号の周波数を1/1.5に分周する
分周回路が実現でき、実用上の効果は大きい。
第１図は本考案の一実施例を示す回路図、第２
図は第１図の動作を説明するためのタイミングチ
ヤート、第３図は本考案の分周回路の使用例を示
す回路図、第４図は従来の分周回路の使用例を示
す回路図である。 ４……差動バツフア、５，６……Ｄ形フリツプ
フロツプ、７……オアゲート。
図は第１図の動作を説明するためのタイミングチ
ヤート、第３図は本考案の分周回路の使用例を示
す回路図、第４図は従来の分周回路の使用例を示
す回路図である。 ４……差動バツフア、５，６……Ｄ形フリツプ
フロツプ、７……オアゲート。
Claims (1)
- 【実用新案登録請求の範囲】 リセツト端子を有する２個のＤ形フリツプフロ
ツプと、オアゲートとで構成され、 各Ｄ形フリツプフロツプのクロツク端子には互
いに極性の異なるクロツクが加えられ、各Ｄ形フ
リツプフロツプの反転出力端子は自身のＤ端子に
接続され、一方のＤ形フリツプフロツプの非反転
出力端子は他方のＤ形フリツプフロツプのリセツ
ト端子に接続されるとともにオアゲートの一方の
入力端子に接続され、他方のＤ形フリツプフロツ
プの非反転出力端子は一方のＤ形フリツプフロツ
プのリセツト端子に接続されるとともにオアゲー
トの他方の入力端子に接続されたことを特徴とす
る分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14939586U JPH0546355Y2 (ja) | 1986-09-29 | 1986-09-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14939586U JPH0546355Y2 (ja) | 1986-09-29 | 1986-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6355631U JPS6355631U (ja) | 1988-04-14 |
| JPH0546355Y2 true JPH0546355Y2 (ja) | 1993-12-03 |
Family
ID=31064561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14939586U Expired - Lifetime JPH0546355Y2 (ja) | 1986-09-29 | 1986-09-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546355Y2 (ja) |
-
1986
- 1986-09-29 JP JP14939586U patent/JPH0546355Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355631U (ja) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546355Y2 (ja) | ||
| JPH0548432A (ja) | １／３分周回路 | |
| JPH0296422A (ja) | クロック発生回路 | |
| JPH0633710Y2 (ja) | 周波数てい倍回路 | |
| JPS54100651A (en) | Pulse-width/pusle-period converter circuit | |
| JPS61230427A (ja) | ２／（２ｎ＋１）分周回路 | |
| JPS6029685Y2 (ja) | 積算器 | |
| JPS6264119A (ja) | タイミング生成回路 | |
| JPS6333804B2 (ja) | ||
| JPH05243975A (ja) | クロック分周回路 | |
| JPH0523115B2 (ja) | ||
| JPH0725628U (ja) | 分周回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPH0523632U (ja) | ３分の１分周回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPS61176208A (ja) | Ｐｗｍ信号発生回路 | |
| JPS62252215A (ja) | 周波数逓降回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPH037485A (ja) | サンプリングタイミング回路 | |
| JPH01319323A (ja) | マイクロプロセッサ用クロック生成回路 | |
| JPS5810017B2 (ja) | デイジタルミキサ | |
| JPS60190019A (ja) | 周波数逓倍回路 | |
| JPS5847928U (ja) | デ−タ処理装置の基準クロツク信号発生回路 | |
| JPS6239569B2 (ja) | ||
| JPH04186914A (ja) | 仮保持回路 |