JPH037485A - サンプリングタイミング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、ビデオハードコピー装置等に使用されるサ
ンプリングタイミング回路に関するものである。

［従来の技術］ 従来例の構成を第３図を参照しながら説明する。

第３図は、従来のサンプリングタイミング回路を示すブ
ロック図である。

第３図において、従来のサンプリングタイミング回路は
、水平同期信号Ｈが入力される入力端子（１）と、この
入力端子（１）に接続されたＰＬＬ回路（２）と、入力
端子（１）にＤ端子が接続されＰＬＬ回路（２）にＴ端
子が接続されたフリップフロップ回路（３）と、ＰＬＬ
回路（２）及びフリップフロップ回路（３）のＱ端子に
入力側が接続されかつサンプリング回路（５）に出力側
が接続されたブランキングカウンタ（４）とから構成さ
れている。

なお、サンプリング回路（５）には、画像データが入力
される入力端子（６）及び印画データが出力される出力
端子（７）が接続されている。

また、入力端子（１）及び（６）は、図示しないホスト
コンピュータに接続されている。

つぎに、上述した従来例の動作を第４図を参照しながら
説明する。

第４１１（ａ）〜（ｅ）は、従来のサンプリングタイミ
ング回路の各部の信号を示す信号波形図である。

ＰＬＬ回路（２）は、第４図（ａ）で示す水平同期信号
Ｈの周波数を逓倍して、第４図（ｂ＞で示すサンプリン
グクロックＣを生成し出力する。

フリップフロップ回路（３）は、水平同期信号Ｈ及びサ
ンプリングクロックＣに基づいて、第４図（Ｃ）で示す
カウンタスタート信号Ｓをブランキングカウンタ（４）
に出力する。

ブランキングカウンタ（４）は、カウンタスタート信号
Ｓに基づいて、サンプリングクロックＣをカウンタ手段
、所定のカウント値に達したらカウントアツプ信号をサ
ンプリング回路（５）に出力する。

そして、サンプリング回路（５）は、カウントアツプ信
号に基づいて、画像データから印画データを取り出す。

ところが、第４図（ｄ）で示すように、ある周波数のサ
ンプリングクロックＣでは、その位相の変化によっては
水平同期信号ト（の立ち下がりと、サンプリングクロッ
クＣの立ち下がりのタイミングが一致したりして、フリ
ップフロップ回路（３）の動作が不安定になり、第４図
（ｅ）で示すように、カウンタスタート信号Ｓの立ち上
がりが１クロック分不安定になる。この結果、ブランキ
ングカウンタ（４）のカウントアツプ信号が不規則とな
り、ひいてはサンプリング回路（５）のデータラッチタ
イミングが不規則となる。

［発明が解決しようとする課題］ 上述したような従来のサンプリングタイミング回路では
、ＰＬＬ回路（２）により生成したサンプリングクロッ
クＣの位相が発振周波数により変化するので、フリップ
フロップ回路（３）の動作が不安定になり、カウンタス
タート信号Ｓが不規則になるという問題点があった。

この発明は、上述した問題点を解決するためになされた
もので、フリップフロップ回路の動作を安定させること
ができ、ブランキングカウンタのスタートタイミングを
補償することができるサンプリングタイミング回路を得
ることを目的とする。

［課題を解決するための手段］ この発明に係るサンプリングタイミング回路は、以下に
述べるような手段を備えたものである。

（ｉ）、同期信号め周波数を逓倍してサンプリングクロ
ックを生成し出力するＰＬＬ回路。

（ｉｉ）、上記サンプリングクロックが所定の周波数の
ときこのサンプリングクロックを反転する反転制御手段
。

（ｉｉｉ＞、上記同期信号及びサンプリングクロックに
基づいてカウンタスタート信号を出力する７１７１７０
１１回路。

（ｉｖ）、上記カウンタスタート信号に基づいて上記サ
ンプリングクロックをカウントしカウントアツプ信号を
出力するカウンタ手段。

［作用］ この発明においては、ＰＬＬ回路によって、同期信号の
周波数が逓倍されて、サンプリングクロックが生成され
出力される。

また、反転制御手段によって、上記サンプリングクロッ
クが所定の周波数のとき、このサンプリングクロックが
反転される。

さらに、フリップフロップ回路によって、上記同期信号
及びサンプリングクロックに基づいて、カウンタスター
ト信号が出力される。

そして、カウンタ手段によって、上記カウンタスタート
信号に基づいて上記サンプリングクロックがカウントさ
れ、カウントアツプ信号が出力される。

［実施例］ この発明の実施例の構成を第１図を参照しながら説明す
る。

第１図は、この発明の一実施例を示すブロック図であり
、入力端子（１）〜ブランキングカウンタ（４）は上記
従来装置のものと全く同一である。

第１図において、この発明の一実施例は、上述した従来
装置のものと全く同一のものと、ＣＰＵ（８）と、ＰＬ
Ｌ回路（２）に一方の入力端子が接続されＣＰＵ（８）
に他方の入力端子が接続され、かつフリップフロップ回
路（３）のＴ端子に出力端子が接続されたＥＸ−ＯＲ（
排他的論理和回路）（９）とから構成されている。

ところで、この発明の反転制御手段は、上述したこの発
明の一実施例ではＣＰＵ　（８）及びＥＸ−ＯＲ（９）
とから構成され、カウンタ手段は、ブランキングカウン
タ（４）から構成されている。

つぎに、上述した実施例の動作を第２図を参照しながら
説明する。

第２図（ａ）〜（ｄ）は、この発明の一実施例の各部の
信号を示す信号波形図である。

ＰＬＬ回路（２）は、第２図（ａ）で示す水平同期信号
Ｈの周波数を逓倍して、第２図（ｂ）で示すサンプリン
グクロックＣを生成し出力する。

ＣＰＵ（８）は、接続されたホストコンピュータから入
力されるビデオ信号のパラメータと水平同期信号Ｈに基
づいて、ＰＬＬ回路（２）から出力されるサンプリング
クロックＣの周波数を求め、その位相の変化によっては
水平同期信号Ｈの立ち下がりと、サンプリングクロック
Ｃの立ち下がりのタイミングが一致したりして、フリッ
プフロップ回路（３）の動作が不安定になりそうだと判
断した場合には、反転制御信号Ｊ（“１”）をＥＸ−Ｏ
Ｒ（９）に出力する。なお、ＣＰＵ　（８）には、接続
できるホストコンピュータの種類がわがっているので、
あらかじめ入力されるビデオ信号のパラメータが登録さ
れており、水平同期信号Ｈとパラメータからサンプリン
グクロックＣの周波数を求めることができる。また、水
平同期信号Ｈと、サンプリングクロックＣの特定の周波
数との関係は、あらかじめ実験的に求めである。

ＥＸ−ＯＲ（９）は、反転制御信号Ｊが入力されると、
サンプリングクロックＣを反転して、第２図（ｃ）で示
すように、サンプリングクロックＣＩをフリップフロッ
プ回１？Ｉ（３）に出力する。

フリップフロップ回路（３）は、水平同期信号Ｈ及びサ
ンプリングクロックＣＩに基づいて、第２１Ｊ（ｄ）で
示すカウンタスタート信号Ｓをブランキングカウンタ（
４）に出力する。

ブランキングカウンタ（４）は、カウンタスタート信号
Ｓに基づいて、サンプリングクロックＣ″をカウントし
、所定のカウント値に達したらカウントアツプ信号をサ
ンプリング回路（５）に出力する。

そして、サンプリング回路（５）は、カウントアツプ信
号に基づいて、画像データから印画データを取り出す。

ＣＰｔＪ　（８）は、ビデオ信号のパラメータと水平同
期信号Ｈに基づいて、ＰＬＬ回路（２）から出力される
サンプリングクロックＣの周波数を求めた結果、カウン
タスタート信号Ｓの立ち上がりで不安定領域を発生させ
ない周波数の場合には、非反転制御信号Ｊ（“０”）を
ＥＸ−ＯＲ（９）に出力する。

この発明の一実施例は、上述したようにＣＰＵ（８）及
びＥＸ−ＯＲ（９）を備えティるので。

カウンタスタート信号Ｓを安定させることができ、ひい
ては一定のサンプリングが可能となり、良好な印画デー
タを得ることができるという効果を奏する。

なお、上記実施例ではＥＸ−ＯＲでサンプリングクロッ
クを反転していたが、他の論理回路やマルチプレクサ−
等で構成しても同様の動作を期待できる。

ところで上記説明では、ビデオハードコピー装置に利用
する場合について述べたが、その他の機器にも利用でき
ることはいうまでもない。

［発明の効果］ この発明は、以上説明したとおり、同期信号の周波数を
逓倍してサンプリングクロックを生成し出力するＰＬＬ
回路と、上記サンプリングクロックが所定の周波数のと
きこのサンプリングクロックを反転する反転制御手段と
、上記同期信号及びサンプリングクロックに基づいてカ
ウンタスタート信号を出力するフリップフロ７７回路と
、上記カウンタスタート信号に基づいて上記サンプリン
グクロックをカウントしカウントアツプ信号を出力する
カウンタ手段とを備えたので、７９７１７０７１回路の
動作を安定させることができ、ブランキングカウンタの
スタートタイミングを補償することができるという効果
を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の一実施例の各部の信号を示す信号波形図、
第３図は従来のサンプリングタイミング回路を示すブロ
ック図、第４図は従来のサンプリングタイミング回路の
各部の信号を示す信号波形図である。 図において、 （１）　・・・　水平同期信号用Ｈの入力端子、（２）
　・・・　ＰＬＬ回路、 （３）　・・・　フリップフロップ回路、（４）　　・
・　ブランキングカウンタ、（５）　・・・　サンプリ
ング回路、 （６）　・・・　画像データ用の入力端子、（７）　・
・・　印画データ用の出力端子、（８）　・・・　ＣＰ
Ｕ、 （９）　・・・　ＥＸ−ＯＲである。

Claims (1)

【特許請求の範囲】
1. 同期信号の周波数を逓倍してサンプリングクロックを生
   成し出力するＰＬＬ回路、上記サンプリングクロックが
   所定の周波数のときこのサンプリングクロックを反転す
   る反転制御手段、上記同期信号及びサンプリングクロッ
   クに基づいてカウンタスタート信号を出力するフリップ
   フロップ回路、並びに上記カウンタスタート信号に基づ
   いて上記サンプリングクロックをカウントしカウントア
   ップ信号を出力するカウンタ手段を備えたことを特徴と
   するサンプリングタイミング回路。