JPH05243916A - 論理反転エラー防止機能付フリップフロップ回路 - Google Patents
論理反転エラー防止機能付フリップフロップ回路Info
- Publication number
- JPH05243916A JPH05243916A JP4018031A JP1803192A JPH05243916A JP H05243916 A JPH05243916 A JP H05243916A JP 4018031 A JP4018031 A JP 4018031A JP 1803192 A JP1803192 A JP 1803192A JP H05243916 A JPH05243916 A JP H05243916A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- logic inversion
- circuit
- inversion error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】宇宙環境などでＩＣに使用され、放射線、外来
ノイズによる論理反転エラーを防止する。 【構成】フリップフロップ１の出力に、遅延回路Ａ２，
Ｂ３および排他的論理和回路のＥＸ−ＯＲ回路４を組合
せ使用し、フリップフロップ１の論理反転エラーを検出
し、これにより論理状態を、自動的に正しい状態へ復帰
させることで、フリップフロップ１の論理反転エラーを
防止する。
ノイズによる論理反転エラーを防止する。 【構成】フリップフロップ１の出力に、遅延回路Ａ２，
Ｂ３および排他的論理和回路のＥＸ−ＯＲ回路４を組合
せ使用し、フリップフロップ１の論理反転エラーを検出
し、これにより論理状態を、自動的に正しい状態へ復帰
させることで、フリップフロップ１の論理反転エラーを
防止する。
Description
【０００１】
【産業上の利用分野】本発明は論理反転エラー防止機能
付フリップフロップ回路に関し、特にＩＣ回路にて使用
され、放射線や外来ノイズを受け易い環境において、安
定した状態保持が要求される場合に有効な、論理反転エ
ラー防止機能付フリップフロップ回路に関する。
付フリップフロップ回路に関し、特にＩＣ回路にて使用
され、放射線や外来ノイズを受け易い環境において、安
定した状態保持が要求される場合に有効な、論理反転エ
ラー防止機能付フリップフロップ回路に関する。
【０００２】
【従来の技術】従来、この種のフリップフロップ回路
は、放射線や外来ノイズ等の影響により、論理反転が発
生する可能性が大きいことから、フリップフロップ周辺
のノイズレベル低減や被曝放射線量の低減等の対策を施
していた。
は、放射線や外来ノイズ等の影響により、論理反転が発
生する可能性が大きいことから、フリップフロップ周辺
のノイズレベル低減や被曝放射線量の低減等の対策を施
していた。
【０００３】
【発明が解決しようとする課題】上述した従来の論理反
転エラー防止方法では、放射線量や外来ノイズの低減が
十分でなく、フリップフロップの論理反転防止に十分な
効果が得られていないという欠点がある。
転エラー防止方法では、放射線量や外来ノイズの低減が
十分でなく、フリップフロップの論理反転防止に十分な
効果が得られていないという欠点がある。
【０００４】本発明の目的は上述した欠点を除去し、論
理反転防止に十分な効果が得られる論理反転エラー防止
機能付フリップフロップ回路を提供することにある。
理反転防止に十分な効果が得られる論理反転エラー防止
機能付フリップフロップ回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の論理反転エラー
防止機能付フリップフロップは、ＩＣ回路で使用され、
放射線もしくは外来ノイズによって引き起こされるフリ
ップフロップの論理反転を、論理復元して防止する機能
を有して構成される。
防止機能付フリップフロップは、ＩＣ回路で使用され、
放射線もしくは外来ノイズによって引き起こされるフリ
ップフロップの論理反転を、論理復元して防止する機能
を有して構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の一実施例の回路図であ
る。図１に示す本実施例の論理反転エラー防止機能付フ
リップフロップ回路は、論理反転の生ずる可能性を有し
たフリップフロップ１、フリップフロップ１出力を遅延
させるための遅延回路Ａ２、フリップフロップ１の直接
出力と遅延回路Ａ２を通った出力との排他的論理和をと
るためのＥＸ−ＯＲ（排他的論理和）回路４、遅延回路
Ａ２の出力を更に遅延させるための遅延回路Ｂ３、フリ
ップフロップ１へのアクセスモードと、データ保持モー
ドとを切り替えるための切替スイッチ５を備えて構成さ
れる。
る。図１に示す本実施例の論理反転エラー防止機能付フ
リップフロップ回路は、論理反転の生ずる可能性を有し
たフリップフロップ１、フリップフロップ１出力を遅延
させるための遅延回路Ａ２、フリップフロップ１の直接
出力と遅延回路Ａ２を通った出力との排他的論理和をと
るためのＥＸ−ＯＲ（排他的論理和）回路４、遅延回路
Ａ２の出力を更に遅延させるための遅延回路Ｂ３、フリ
ップフロップ１へのアクセスモードと、データ保持モー
ドとを切り替えるための切替スイッチ５を備えて構成さ
れる。
【０００８】図２は、図１の動作を説明するためのタイ
ミングチャートである。以下図２を併せ参照しつつ本実
施例の動作について説明する。
ミングチャートである。以下図２を併せ参照しつつ本実
施例の動作について説明する。
【０００９】本実施例における論理反転エラー防止機能
は、イネーブル入力８をＬ（ロウ）レベルとし、データ
保持モードとした時に有効となる。
は、イネーブル入力８をＬ（ロウ）レベルとし、データ
保持モードとした時に有効となる。
【００１０】いま、データ保持モードにおいて、フリッ
プフロップ１の状態がＨ（ハイ）レベルからＬレベルへ
反転エラーを生じたと仮定する。
プフロップ１の状態がＨ（ハイ）レベルからＬレベルへ
反転エラーを生じたと仮定する。
【００１１】このとき、ＥＸ−ＯＲ回路入力４の入力９
のレベルは即座にＨレベルからＬレベルへ変化するが、
入力１０のレベルは、遅延回路Ａ２による遅延分だけ遅
れてＨレベルからＬレベルへ変化する。従って、この時
間差の分だけ、ＥＸ−ＯＲ回路４の出力は一時的にＬレ
ベルからＨレベルへ変化する。
のレベルは即座にＨレベルからＬレベルへ変化するが、
入力１０のレベルは、遅延回路Ａ２による遅延分だけ遅
れてＨレベルからＬレベルへ変化する。従って、この時
間差の分だけ、ＥＸ−ＯＲ回路４の出力は一時的にＬレ
ベルからＨレベルへ変化する。
【００１２】この、ＬレベルからＨレベルへの出力変化
をクロックとして、遅延回路Ｂ３の出力がフリップフロ
ップ１に取り込まれ、状態設定される。このとき、遅延
回路Ｂ３の出力はエラー発生前の状態Ｈレベルを保持し
ているためフリップフロップ１の状態はエラー発生前の
状態であるＨレベルに自動的に復帰することになる。
をクロックとして、遅延回路Ｂ３の出力がフリップフロ
ップ１に取り込まれ、状態設定される。このとき、遅延
回路Ｂ３の出力はエラー発生前の状態Ｈレベルを保持し
ているためフリップフロップ１の状態はエラー発生前の
状態であるＨレベルに自動的に復帰することになる。
【００１３】以上の動作は、フリップフロップ１の状態
がＬレベルからＨレベルへ反転エラーを起こした場合で
も同様に行われる。
がＬレベルからＨレベルへ反転エラーを起こした場合で
も同様に行われる。
【００１４】
【発明の効果】以上説明したように本発明は、フリップ
フロップ出力に対する論理反転を、遅延回路と排他的論
理回路を組合せ利用して元の状態に自動的に論理復元さ
せることにより、フリップフロップの論理反転エラーを
自動的に防止することができる効果がある。
フロップ出力に対する論理反転を、遅延回路と排他的論
理回路を組合せ利用して元の状態に自動的に論理復元さ
せることにより、フリップフロップの論理反転エラーを
自動的に防止することができる効果がある。
【図１】本発明の一実施例の論理反転エラー防止機能付
フリップフロップ回路の回路図である。
フリップフロップ回路の回路図である。
【図２】図１の実施例の動作を説明するためのタイミン
グチャートである。
グチャートである。
１ フリップフロップ ２ 遅延回路Ａ ３ 遅延回路Ｂ ４ ＥＸ−ＯＲ回路 ５ 切替スイッチ ６ データ入力 ７ クロック入力 ８ イネーブル入力 ９ 入力 １０ 入力
Claims (1)
- 【請求項１】 ＩＣ回路で使用され、放射線もしくは外
来ノイズによって引き起こされるフリップフロップの論
理反転を、論理復元して防止する機能を有して成ること
を特徴とする論理反転エラー防止機能付フリップフロッ
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018031A JPH05243916A (ja) | 1992-02-04 | 1992-02-04 | 論理反転エラー防止機能付フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018031A JPH05243916A (ja) | 1992-02-04 | 1992-02-04 | 論理反転エラー防止機能付フリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243916A true JPH05243916A (ja) | 1993-09-21 |
Family
ID=11960301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4018031A Withdrawn JPH05243916A (ja) | 1992-02-04 | 1992-02-04 | 論理反転エラー防止機能付フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243916A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008442A (ja) * | 2011-06-23 | 2013-01-10 | Thales | 高エネルギー粒子の衝突の影響を補正するメモリ素子 |
-
1992
- 1992-02-04 JP JP4018031A patent/JPH05243916A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008442A (ja) * | 2011-06-23 | 2013-01-10 | Thales | 高エネルギー粒子の衝突の影響を補正するメモリ素子 |
| EP2538414B1 (fr) * | 2011-06-23 | 2019-08-28 | Thales | Dispositif de mémoire corrigeant l'effet de collisions de particules à hautes énergie |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243916A (ja) | 論理反転エラー防止機能付フリップフロップ回路 | |
| JPH05216558A (ja) | タイマ回路 | |
| JPH05276022A (ja) | トリガ信号発生回路 | |
| JP3260483B2 (ja) | 外部制御信号入力回路 | |
| JP2917581B2 (ja) | ラッチ回路 | |
| JPH0854418A (ja) | トリガ回路 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JP2924100B2 (ja) | 状態遷移回路 | |
| JP2810288B2 (ja) | クロック再生装置 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH06268492A (ja) | クロック切り換え回路 | |
| JPH0450657Y2 (ja) | ||
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPH03278710A (ja) | フリップフロップ論理反転エラー自動復帰回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH07321616A (ja) | ノイズ除去回路 | |
| JPH0486116A (ja) | ディジタル信号処理回路 | |
| JPH0222912A (ja) | フリップフロップ回路 | |
| JPH05101204A (ja) | データ処理システム | |
| JPH02199915A (ja) | 半導体集積回路のスパイクノイズ消去回路 | |
| JP2000307393A (ja) | 集積回路用入力回路 | |
| JPH04358397A (ja) | 半導体記憶装置 | |
| JPH07129368A (ja) | パルスマスク回路 | |
| JPH02104152A (ja) | データ信号受信装置 | |
| JPH03114313A (ja) | 論理回路のクロック同期化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |