JPH06268492A - クロック切り換え回路 - Google Patents
クロック切り換え回路Info
- Publication number
- JPH06268492A JPH06268492A JP5661893A JP5661893A JPH06268492A JP H06268492 A JPH06268492 A JP H06268492A JP 5661893 A JP5661893 A JP 5661893A JP 5661893 A JP5661893 A JP 5661893A JP H06268492 A JPH06268492 A JP H06268492A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【構成】 クロック切り換え信号がハイレベルからロー
レベルに変化したとき、フリップフロップ１の出力Ｑ1
はローレベルになる。その後、フリップフロップ２のデ
ータ部Ｄ2にハイレベルの信号が入力し、クロック信号
ＣＫ2に同期して、出力Ｑ2がハイレベルになり、ノア回
路１０から出力クロックとして、クロック信号ＣＫ1か
らクロック信号ＣＫ2に切り換える。 【効果】 グリッチの発生及び所定より短かい幅の不要
パルスの発生を防止することができる。
レベルに変化したとき、フリップフロップ１の出力Ｑ1
はローレベルになる。その後、フリップフロップ２のデ
ータ部Ｄ2にハイレベルの信号が入力し、クロック信号
ＣＫ2に同期して、出力Ｑ2がハイレベルになり、ノア回
路１０から出力クロックとして、クロック信号ＣＫ1か
らクロック信号ＣＫ2に切り換える。 【効果】 グリッチの発生及び所定より短かい幅の不要
パルスの発生を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
に用いられるクロック信号切り換え回路に関するもので
ある。
に用いられるクロック信号切り換え回路に関するもので
ある。
【０００２】
【従来の技術】従来技術では、一般にクロック信号の選
択にはマルチプレクサを用いているが、この場合、クロ
ック切り換え信号が変化した瞬間にそれまで選択されて
いたクロック信号が禁止され、直ちに別のクロック信号
が選択されてしまうため、クロック切り換え時にグリッ
チが発生し、ＣＰＵを含むシステムの誤動作の原因とな
っていた。
択にはマルチプレクサを用いているが、この場合、クロ
ック切り換え信号が変化した瞬間にそれまで選択されて
いたクロック信号が禁止され、直ちに別のクロック信号
が選択されてしまうため、クロック切り換え時にグリッ
チが発生し、ＣＰＵを含むシステムの誤動作の原因とな
っていた。
【０００３】そこで、例えば、特開平２−２９０３２２
号公報の記載に示すように、クロック切り換え時のグリ
ッチ発生を防止するために、保持回路（フリップフロッ
プ）を用いてクロック信号の入力を同期させる等の技術
を用いることにより、グリッチ発生防止が可能となっ
た。
号公報の記載に示すように、クロック切り換え時のグリ
ッチ発生を防止するために、保持回路（フリップフロッ
プ）を用いてクロック信号の入力を同期させる等の技術
を用いることにより、グリッチ発生防止が可能となっ
た。
【０００４】図３は従来の保持回路を用いたクロック切
り換え回路の構成図であり、図４は同回路の動作説明に
供するタイミングチャートである。図３において、イン
バータ１３を用いて、互いに相補レベルのクロック切り
換え信号（以下、「信号ＣＫ1／反転ＣＫ2」とする。）
及び周波数の異なるクロック信号（以下、「信号Ｃ
Ｋ1」及び「信号ＣＫ2」とする。）が入力されるフリッ
プフロップ１１及びフリップフロップ１２が保持回路を
成し、フリップフロップ１１の出力（以下、「出力
Ｑ11」とする。）と信号ＣＫ1／反転ＣＫ2と信号ＣＫ1
とが入力される３入力のナンド回路１４の出力と、フリ
ップフロップ１２の出力（以下「出力Ｑ12」とする。）
と信号ＣＫ1／反転ＣＫ2と信号ＣＫ2とが入力される３
入力のナンド回路１５の出力とがナンド回路１６に入力
され、ナンド回路１６の出力がクロック信号出力（以下
「出力ＣＫＯＵＴ」という。）となる。
り換え回路の構成図であり、図４は同回路の動作説明に
供するタイミングチャートである。図３において、イン
バータ１３を用いて、互いに相補レベルのクロック切り
換え信号（以下、「信号ＣＫ1／反転ＣＫ2」とする。）
及び周波数の異なるクロック信号（以下、「信号Ｃ
Ｋ1」及び「信号ＣＫ2」とする。）が入力されるフリッ
プフロップ１１及びフリップフロップ１２が保持回路を
成し、フリップフロップ１１の出力（以下、「出力
Ｑ11」とする。）と信号ＣＫ1／反転ＣＫ2と信号ＣＫ1
とが入力される３入力のナンド回路１４の出力と、フリ
ップフロップ１２の出力（以下「出力Ｑ12」とする。）
と信号ＣＫ1／反転ＣＫ2と信号ＣＫ2とが入力される３
入力のナンド回路１５の出力とがナンド回路１６に入力
され、ナンド回路１６の出力がクロック信号出力（以下
「出力ＣＫＯＵＴ」という。）となる。
【０００５】次に、図３に示す回路動作を図４を用いて
説明する。まず、信号ＣＫ1／反転ＣＫ2がハイレベルの
時、フリップフロップ１１が信号ＣＫ1に同期して、ハ
イレベル出力Ｑ11を３入力ナンド回路１４に出力し、３
入力ナンド回路は信号ＣＫ1を出力する。また、信号Ｃ
Ｋ1／反転ＣＫ2のレベルが反転し、ローレベルが３入力
ナンド回路１５に入力されているので、３入力ナンド回
路１５の出力は、ハイレベルである。
説明する。まず、信号ＣＫ1／反転ＣＫ2がハイレベルの
時、フリップフロップ１１が信号ＣＫ1に同期して、ハ
イレベル出力Ｑ11を３入力ナンド回路１４に出力し、３
入力ナンド回路は信号ＣＫ1を出力する。また、信号Ｃ
Ｋ1／反転ＣＫ2のレベルが反転し、ローレベルが３入力
ナンド回路１５に入力されているので、３入力ナンド回
路１５の出力は、ハイレベルである。
【０００６】次に、信号ＣＫ1／反転ＣＫ2がローレベル
に変化した時、３入力ナンド回路１４にローレベル信号
が入力されるので、３入力ナンド回路１４からの信号Ｃ
Ｋ1の出力が禁止され、フリップフロップ１２におい
て、信号ＣＫ2によって同期されるまでは、出力クロッ
ク（ＣＫＯＵＴ）はローレベルが出力されることにな
る。
に変化した時、３入力ナンド回路１４にローレベル信号
が入力されるので、３入力ナンド回路１４からの信号Ｃ
Ｋ1の出力が禁止され、フリップフロップ１２におい
て、信号ＣＫ2によって同期されるまでは、出力クロッ
ク（ＣＫＯＵＴ）はローレベルが出力されることにな
る。
【０００７】
【発明が解決しようとする課題】上記従来のクロック信
号切り換え回路を用いれば、クロック信号切り換え時の
グリッチの発生は防止できるが、切り換えた瞬間に、選
択されていた信号ＣＫ1の出力を禁止するため、図４の
点線枠内に示す様な信号ＣＫ1より短かい幅のパルス
（以下、「不要パルス」という。）が発生する恐れがあ
る。上記不要パルスの幅は信号ＣＫ1／反転ＣＫ2を信号
ＣＫ1（又は信号ＣＫ2）の入力に対して同期入力しない
限り不定であり、サンプリングができない等のシステム
の誤動作の原因となる。
号切り換え回路を用いれば、クロック信号切り換え時の
グリッチの発生は防止できるが、切り換えた瞬間に、選
択されていた信号ＣＫ1の出力を禁止するため、図４の
点線枠内に示す様な信号ＣＫ1より短かい幅のパルス
（以下、「不要パルス」という。）が発生する恐れがあ
る。上記不要パルスの幅は信号ＣＫ1／反転ＣＫ2を信号
ＣＫ1（又は信号ＣＫ2）の入力に対して同期入力しない
限り不定であり、サンプリングができない等のシステム
の誤動作の原因となる。
【０００８】本発明は、クロック切り換え信号が変化し
た瞬間にそれまで選択されていたクロック信号の出力を
直ちに禁止せずに、該クロック信号に同期させて禁止
し、該禁止処理後、次に選択されたクロック信号の出力
に切り換えることにより、クロック切り換え時のグリッ
チの発生及び切り換え前に選択されていたクロック信号
の不要パルスの発生を防止する手段を提供することを目
的とするものである。
た瞬間にそれまで選択されていたクロック信号の出力を
直ちに禁止せずに、該クロック信号に同期させて禁止
し、該禁止処理後、次に選択されたクロック信号の出力
に切り換えることにより、クロック切り換え時のグリッ
チの発生及び切り換え前に選択されていたクロック信号
の不要パルスの発生を防止する手段を提供することを目
的とするものである。
【０００９】
【課題を解決するための手段】本発明のクロック信号切
り換え回路は、周波数の異なるクロック信号及び互いに
相補レベルのクロック切り換え信号が入力され、上記ク
ロック信号に同期して、上記クロック切り換え信号を出
力する第１フリップフロップ及び第２フリップフロップ
と、上記第１フリップフロップの反転出力信号がアクテ
ィブレベルのとき、上記クロック切り換え信号を第２フ
リップフロップのデータ入力部に出力する第１ゲート回
路と、上記第２フリップフロップの反転出力信号がアク
ティブレベルのときに、上記クロック切り換え信号を第
１フリップフロップのデータ入力部に出力する第２ゲー
ト回路と、上記２種類のクロック信号及び上記第１及び
第２フリップフロップの出力信号が入力し、アクティブ
レベル出力である方の上記フリップフロップに入力され
ている上記クロック信号を出力する第３ゲート回路とを
有することを特徴とするものである。
り換え回路は、周波数の異なるクロック信号及び互いに
相補レベルのクロック切り換え信号が入力され、上記ク
ロック信号に同期して、上記クロック切り換え信号を出
力する第１フリップフロップ及び第２フリップフロップ
と、上記第１フリップフロップの反転出力信号がアクテ
ィブレベルのとき、上記クロック切り換え信号を第２フ
リップフロップのデータ入力部に出力する第１ゲート回
路と、上記第２フリップフロップの反転出力信号がアク
ティブレベルのときに、上記クロック切り換え信号を第
１フリップフロップのデータ入力部に出力する第２ゲー
ト回路と、上記２種類のクロック信号及び上記第１及び
第２フリップフロップの出力信号が入力し、アクティブ
レベル出力である方の上記フリップフロップに入力され
ている上記クロック信号を出力する第３ゲート回路とを
有することを特徴とするものである。
【００１０】
【作用】上記構成にすることにより、クロック切り換え
前に選択されていたクロック信号は、クロック切り換え
時に即禁止されず、該クロック信号の次の立ち上がり時
に禁止し、該禁止処理後、次に選択されたクロック信号
の最初の立ち上がり時に、クロック出力が切り換えられ
る。
前に選択されていたクロック信号は、クロック切り換え
時に即禁止されず、該クロック信号の次の立ち上がり時
に禁止し、該禁止処理後、次に選択されたクロック信号
の最初の立ち上がり時に、クロック出力が切り換えられ
る。
【００１１】
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。
説明する。
【００１２】図１は本発明の一実施例のクロック信号切
り換え回路の構成図であり、図２は同回路の動作説明に
供するタイミングチャートである。図１において、本発
明の一実施例のクロック信号切り換え回路は、インバー
タ５を用いて、互いに相補レベルのクロック切り換え信
号（以下、「信号ＣＫ1／反転ＣＫ2」という。）及びク
ロック信号（以下、「信号ＣＫ1」という。）が入力さ
れるフリップフロップ１と信号ＣＫ1／反転ＣＫ2及び信
号ＣＫ1とは周波数の異なるクロック信号（以下、「信
号ＣＫ2」という。）が入力されるフリップフロップ２
とが保持回路を成している。また、信号ＣＫ1／反転Ｃ
Ｋ2とフリップフロップ２の出力（以下、「出力Ｑ2」と
いう。）の反転信号とがアンド回路３を介して、フリッ
プフロップ１のデータ部に入力され、同様に、反転信号
ＣＫ1／反転ＣＫ2とフリップフロップ１の出力（以下、
「出力Ｑ1」という。）の反転信号とがアンド回路４を
介して、フリップフロップ２のデータ部に入力される。
更に、出力Ｑ1とインバータ６によって反転された信号
ＣＫ1とがアンド回路８に入力し、出力Ｑ2とインバータ
７によって反転された信号ＣＫ2とがアンド回路９に入
力し、アンド回路８及び９の出力信号がノア回路１０を
介して、出力クロック（ＣＫＯＵＴ）として出力される
構成になっている。
り換え回路の構成図であり、図２は同回路の動作説明に
供するタイミングチャートである。図１において、本発
明の一実施例のクロック信号切り換え回路は、インバー
タ５を用いて、互いに相補レベルのクロック切り換え信
号（以下、「信号ＣＫ1／反転ＣＫ2」という。）及びク
ロック信号（以下、「信号ＣＫ1」という。）が入力さ
れるフリップフロップ１と信号ＣＫ1／反転ＣＫ2及び信
号ＣＫ1とは周波数の異なるクロック信号（以下、「信
号ＣＫ2」という。）が入力されるフリップフロップ２
とが保持回路を成している。また、信号ＣＫ1／反転Ｃ
Ｋ2とフリップフロップ２の出力（以下、「出力Ｑ2」と
いう。）の反転信号とがアンド回路３を介して、フリッ
プフロップ１のデータ部に入力され、同様に、反転信号
ＣＫ1／反転ＣＫ2とフリップフロップ１の出力（以下、
「出力Ｑ1」という。）の反転信号とがアンド回路４を
介して、フリップフロップ２のデータ部に入力される。
更に、出力Ｑ1とインバータ６によって反転された信号
ＣＫ1とがアンド回路８に入力し、出力Ｑ2とインバータ
７によって反転された信号ＣＫ2とがアンド回路９に入
力し、アンド回路８及び９の出力信号がノア回路１０を
介して、出力クロック（ＣＫＯＵＴ）として出力される
構成になっている。
【００１３】次に図２を用いて、図１に示す回路の動作
説明をする。
説明をする。
【００１４】まず、出力クロックに信号ＣＫ1が出力さ
れている場合、信号ＣＫ1／反転ＣＫ2がハイレベルであ
り、反転出力Ｑ2がハイレベルであるのでアンド回路３
を介して、フリップフロップ１のデータ部Ｄ1にはハイ
レベルの信号が入力される。一方、反転信号ＣＫ1／反
転ＣＫ2がローレベルであり、反転出力Ｑ1はローレベル
であるので、アンド回路４を介してフリップフロップ２
のデータ部Ｄ2にはローレベルの信号が入力される。
れている場合、信号ＣＫ1／反転ＣＫ2がハイレベルであ
り、反転出力Ｑ2がハイレベルであるのでアンド回路３
を介して、フリップフロップ１のデータ部Ｄ1にはハイ
レベルの信号が入力される。一方、反転信号ＣＫ1／反
転ＣＫ2がローレベルであり、反転出力Ｑ1はローレベル
であるので、アンド回路４を介してフリップフロップ２
のデータ部Ｄ2にはローレベルの信号が入力される。
【００１５】次に、信号ＣＫ1／反転ＣＫ2がハイレベル
からローレベルに変化すると、アンド回路３の出力はロ
ーレベルとなり、信号ＣＫ1／反転ＣＫ2が反転した後の
最初の信号ＣＫ1の立ち上がりで、出力Ｑ1はハイレベル
からローレベルに変化し、一方、反転出力Ｑ1がハイレ
ベルとなり、反転信号ＣＫ1／反転ＣＫ2がハイレベルと
なるので、アンド回路４を介して、フリップフロップ２
のデータ部Ｄ2にはハイレベルの信号が入力し、信号Ｃ
Ｋ1／反転ＣＫ2が反転した後の最初の信号ＣＫ2の立ち
上がりで、出力Ｑ2はローレベルからハイレベルに変化
する。
からローレベルに変化すると、アンド回路３の出力はロ
ーレベルとなり、信号ＣＫ1／反転ＣＫ2が反転した後の
最初の信号ＣＫ1の立ち上がりで、出力Ｑ1はハイレベル
からローレベルに変化し、一方、反転出力Ｑ1がハイレ
ベルとなり、反転信号ＣＫ1／反転ＣＫ2がハイレベルと
なるので、アンド回路４を介して、フリップフロップ２
のデータ部Ｄ2にはハイレベルの信号が入力し、信号Ｃ
Ｋ1／反転ＣＫ2が反転した後の最初の信号ＣＫ2の立ち
上がりで、出力Ｑ2はローレベルからハイレベルに変化
する。
【００１６】その後、出力Ｑ2がハイレベルなので反転
信号ＣＫ2がアンド回路９を介して、ノア回路１０へ入
力され、また、出力Ｑ1はローレベルなので、反転信号
ＣＫ2はノア回路１０へは入力されないので、ノア回路
１０からは出力クロックとして、信号ＣＫ2が出力され
る。
信号ＣＫ2がアンド回路９を介して、ノア回路１０へ入
力され、また、出力Ｑ1はローレベルなので、反転信号
ＣＫ2はノア回路１０へは入力されないので、ノア回路
１０からは出力クロックとして、信号ＣＫ2が出力され
る。
【００１７】上記信号ＣＫ1／反転ＣＫ2が反転した後、
最初の信号ＣＫ1の立ち上がり時から最初の信号ＣＫ2の
立ち上がり時までの間は、出力Ｑ1及び出力Ｑ2共にロー
レベルであるので、出力クロックは信号ＣＫ1及び信号
ＣＫ2のいずれの信号も出さず、ハイレベル状態の期間
（クロック停止期間）となる。
最初の信号ＣＫ1の立ち上がり時から最初の信号ＣＫ2の
立ち上がり時までの間は、出力Ｑ1及び出力Ｑ2共にロー
レベルであるので、出力クロックは信号ＣＫ1及び信号
ＣＫ2のいずれの信号も出さず、ハイレベル状態の期間
（クロック停止期間）となる。
【００１８】また、クロック出力が信号ＣＫ2から信号
ＣＫ1に切り換えられる際も、上述と同様の動作を行
う。
ＣＫ1に切り換えられる際も、上述と同様の動作を行
う。
【００１９】
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、クロック切り換え信号をクロック信号
に同期させることができ、クロック切り換え時に発生す
るグリッチを防止し、更に、クロック切り換え信号が出
力される前に出力されていたクロック信号は、クロック
切り換え信号入力時に即時に禁止されないため、上記ク
ロック信号による不要パルスを出力せずに、新たなクロ
ック信号へ切り換えることができる。
いることにより、クロック切り換え信号をクロック信号
に同期させることができ、クロック切り換え時に発生す
るグリッチを防止し、更に、クロック切り換え信号が出
力される前に出力されていたクロック信号は、クロック
切り換え信号入力時に即時に禁止されないため、上記ク
ロック信号による不要パルスを出力せずに、新たなクロ
ック信号へ切り換えることができる。
【図１】本発明の一実施例のクロック切り換え回路の構
成図である。
成図である。
【図２】同実施例の動作説明に供するタイミングチャー
トである。
トである。
【図３】従来のクロック切り換え回路の構成図である。
【図４】同従来回路の動作説明に供するタイミングチャ
ートである。
ートである。
１，２ フリップフロップ ３，４，８，９ アンド回路 ５，６，７ インバータ １０ ノア回路
Claims (1)
- 【請求項１】 周波数の異なるクロック信号及び互いに
相補レベルのクロック切り換え信号が入力され、上記ク
ロック信号に同期して、上記クロック切り換え信号を出
力する第１フリップフロップ及び第２フリップフロップ
と、 上記第１フリップフロップの反転出力信号がアクティブ
レベルのとき、上記クロック切り換え信号を第２フリッ
プフロップのデータ入力部に出力する第１ゲート回路
と、 上記第２フリップフロップの反転出力信号がアクティブ
レベルのときに、上記クロック切り換え信号を第１フリ
ップフロップのデータ入力部に出力する第２ゲート回路
と、 上記２種類のクロック信号及び上記第１及び第２フリッ
プフロップの出力信号が入力し、アクティブレベル出力
である方の上記フリップフロップに入力されている上記
クロック信号を出力する第３ゲート回路とを有すること
を特徴とするクロック切り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5661893A JPH06268492A (ja) | 1993-03-17 | 1993-03-17 | クロック切り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5661893A JPH06268492A (ja) | 1993-03-17 | 1993-03-17 | クロック切り換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268492A true JPH06268492A (ja) | 1994-09-22 |
Family
ID=13032265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5661893A Pending JPH06268492A (ja) | 1993-03-17 | 1993-03-17 | クロック切り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268492A (ja) |
-
1993
- 1993-03-17 JP JP5661893A patent/JPH06268492A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| JP2909740B2 (ja) | 位相整合回路 | |
| JP2002208844A (ja) | グリッチ除去回路 | |
| US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
| EP2223193B1 (en) | Glitch free 2-way clock switch | |
| US4797575A (en) | Flip-flop with identical propagation delay in clock pass through mode and in normal operation | |
| US6782064B1 (en) | Circuit, architecture and method for asynchronous clock domain switching | |
| US4823365A (en) | Synchronization method and elastic buffer circuit | |
| US4988892A (en) | Method and circuit for generating dependent clock signals | |
| CA1284363C (en) | Digital free-running clock synchronizer | |
| JPH0645879A (ja) | フリップフロップ | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| JPH06268492A (ja) | クロック切り換え回路 | |
| US6320442B1 (en) | Dual clock D type flip-flop | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JP2002082736A (ja) | クロック切換回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| KR940003771Y1 (ko) | 글리치 방지용 동기회로 | |
| JPH05243916A (ja) | 論理反転エラー防止機能付フリップフロップ回路 | |
| JP2591201B2 (ja) | 信号切替装置 | |
| JPH0450657Y2 (ja) | ||
| JPH01228317A (ja) | ディレイ回路 | |
| JPH02203611A (ja) | フリップフロップ回路 |