JPS58172091A - タイムコ−ド発生器 - Google Patents
タイムコ−ド発生器Info
- Publication number
- JPS58172091A JPS58172091A JP57055786A JP5578682A JPS58172091A JP S58172091 A JPS58172091 A JP S58172091A JP 57055786 A JP57055786 A JP 57055786A JP 5578682 A JP5578682 A JP 5578682A JP S58172091 A JPS58172091 A JP S58172091A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- time code
- external
- gate circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はタイムコード発生器に関するものであり、同期
パルスにロックされたタイムコードの発生を簡単な回路
構成、低コストでの実現することを目的とする。
パルスにロックされたタイムコードの発生を簡単な回路
構成、低コストでの実現することを目的とする。
外部からの同期パルスにロックできるように作られたタ
イムコード発生器は既に多くのメーカから販売されてい
るが、原発振周波数として、３８４ＫＨ２’ｊ５使用し
ているため、外部からの同期パルスにロックさせるには
、電圧制御発振器（Ｖ ｏＬＴＡＧＩｃＣＯＮＴＲＯＬ
０８ＣＩ ＬＬＡＴＥＲ、１１下ｖＣＯという）等の
採用が必要となり、回路的にも複雑になり、原価が高く
なるという欠点があった。
イムコード発生器は既に多くのメーカから販売されてい
るが、原発振周波数として、３８４ＫＨ２’ｊ５使用し
ているため、外部からの同期パルスにロックさせるには
、電圧制御発振器（Ｖ ｏＬＴＡＧＩｃＣＯＮＴＲＯＬ
０８ＣＩ ＬＬＡＴＥＲ、１１下ｖＣＯという）等の
採用が必要となり、回路的にも複雑になり、原価が高く
なるという欠点があった。
本発明はこのような欠点を除去するものであり、回路構
成が簡単で安価なタイムコード発生器を提供するもので
ある。
成が簡単で安価なタイムコード発生器を提供するもので
ある。
以下本発明の一実施例を第１図ないし第３図を用いて説
明する。第１図は本発明の一実施例であるタイムコード
発生器のブロック図、第２［＋、第３図は回器の動作説
明図である。
明する。第１図は本発明の一実施例であるタイムコード
発生器のブロック図、第２［＋、第３図は回器の動作説
明図である。
図中１は、カウント分周回路、２．３１４．１３はゲー
ト回路、５はバイ−フェイズマークコード出力［［！］
路、６．７はモノマルチ回路、８はマイクロコンピュー
タ、９は操作キイ一部、１０は表示 ゛部、１１は外部
入力端子、１２はコード出力端子、１４１１ｉ ｆ ニ
ア６．７２３２ＫＨｚの水晶発振子である。
ト回路、５はバイ−フェイズマークコード出力［［！］
路、６．７はモノマルチ回路、８はマイクロコンピュー
タ、９は操作キイ一部、１０は表示 ゛部、１１は外部
入力端子、１２はコード出力端子、１４１１ｉ ｆ ニ
ア６．７２３２ＫＨｚの水晶発振子である。
なお、水晶発振子１４の共振周波数は、ＳＭＰＴＥタイ
ムコードの場合は、ｆ＝７６．７２３２ＫＨｚであるが
ＥＢＵタイムコードの場合は、ｆ二６４ＫＨｚとなる。
ムコードの場合は、ｆ＝７６．７２３２ＫＨｚであるが
ＥＢＵタイムコードの場合は、ｆ二６４ＫＨｚとなる。
これは、カラー同期フレーム周波数（２９，９７Ｈｚ）
（７）８０倍の周波数（２３９７６ＫＨｚ）を３２倍し
た周波数になっている。従ってカウント分周回路１では
、これ２１ ／３２に分周してお互いに１８００の位相
差をもつ２つの基本クロック全作る。
（７）８０倍の周波数（２３９７６ＫＨｚ）を３２倍し
た周波数になっている。従ってカウント分周回路１では
、これ２１ ／３２に分周してお互いに１８００の位相
差をもつ２つの基本クロック全作る。
次にこのタイムコード発生器の動作を説明する。
１ず内部同期パルスによりタイムコードを発生させる場
合について、第１図、第２図を用いて説明する。カウン
ト分周回路１からの基本クロック（第２図Ａ）は、ゲー
ト回路２に入るが、マイクロコンピュータ８からの出力
信号およびモノマルナ回路６の出力は、何の作用もしな
いため、ゲート回路３の出力信号は結局第２図ムに示す
基本クロックと同じである。このタイムコード発生器は
マイクロコンピュータを使っており、ゲート回路３の出
力信号（基本クロックと同じ）Ｖｉ、マイクロコンピュ
ータ８に入ると、マイクロコンピュータ８から、ゲート
回路３の出力信号をクロックとして、１フレームが８０
ビツトで構成されるタイムコードデータとしてシリアル
に、第２図Ｇに示す信号が出力される。ゲート回路４で
、第２図Ｃに示す信号がＨｉＧＨのときのみゲート回路
４から第２図りに示すような信号６が出力され、ゲート
回路１３にてゲート回路３の出力信号と論理和され、第
２図に示す信号となり、パイフェイズマークコード出力
回路５に入り、出力端子１２から第２図Ｆに示すような
信号が出力される。
合について、第１図、第２図を用いて説明する。カウン
ト分周回路１からの基本クロック（第２図Ａ）は、ゲー
ト回路２に入るが、マイクロコンピュータ８からの出力
信号およびモノマルナ回路６の出力は、何の作用もしな
いため、ゲート回路３の出力信号は結局第２図ムに示す
基本クロックと同じである。このタイムコード発生器は
マイクロコンピュータを使っており、ゲート回路３の出
力信号（基本クロックと同じ）Ｖｉ、マイクロコンピュ
ータ８に入ると、マイクロコンピュータ８から、ゲート
回路３の出力信号をクロックとして、１フレームが８０
ビツトで構成されるタイムコードデータとしてシリアル
に、第２図Ｇに示す信号が出力される。ゲート回路４で
、第２図Ｃに示す信号がＨｉＧＨのときのみゲート回路
４から第２図りに示すような信号６が出力され、ゲート
回路１３にてゲート回路３の出力信号と論理和され、第
２図に示す信号となり、パイフェイズマークコード出力
回路５に入り、出力端子１２から第２図Ｆに示すような
信号が出力される。
次に外部からの同期パルスに同期したタイムコードを発
生させる場合について、第１図、第３図を用いて説明す
る。
生させる場合について、第１図、第３図を用いて説明す
る。
カウント分周［「１１路から送出される２つの基本クロ
ックについては内部同期の場合と同じであるが、外部入
力端子１１より外部同期パルス（第３図Ａ）が入力され
ると、モノマルチ回路６により、基本クロックに相当す
るパルス巾をもつ信号が作り出される。これらの２つの
信号は極性が逆となっており、一方の信号は、カウント
分周回路１をリセットすると同時に、次のモノマルチバ
イブレーク７をトリガし、マイクロコンピュータ８に割
込み信号としても入力される。モノマルチ回路６の他の
信号（第３図Ｂ）は、ゲート回路３にて、ゲート回路２
の出力信号（第３図Ｃ）と論理和され、第３図Ｆに示す
ような外部同期にロックされた信号を作り出す。この信
号（第３図Ｆ）はマイクロコンピュータ８に入り、マイ
クロコンピュータ８内でカウントされ、８０カウントを
行った後、信号（第３図Ｅ）として禁止データを、ゲー
ト回路２に出力する。こ扛は、内部の基本クロックのカ
ウントで作ったカラー同期フレーム周波数と、外部から
の同期パルスの周波数を完全に一致させることができな
いため、リセットだけでは、完全に基本クロックを１ク
ロック分抜き取ることが難しいためである。この禁止デ
ータの解除は、マイクロコンピュータでの内部処理の判
断により行なわれ、次のクロックの前に行なわ扛るよう
に制御されている。このようにして、外部からの同期パ
ルスに同期した基本クロック（第３図Ｆ）が作られれば
、これをもとにタイムコードを発生させるプロセスは、
上記に述べた内部同期の場合と同じになる。
ックについては内部同期の場合と同じであるが、外部入
力端子１１より外部同期パルス（第３図Ａ）が入力され
ると、モノマルチ回路６により、基本クロックに相当す
るパルス巾をもつ信号が作り出される。これらの２つの
信号は極性が逆となっており、一方の信号は、カウント
分周回路１をリセットすると同時に、次のモノマルチバ
イブレーク７をトリガし、マイクロコンピュータ８に割
込み信号としても入力される。モノマルチ回路６の他の
信号（第３図Ｂ）は、ゲート回路３にて、ゲート回路２
の出力信号（第３図Ｃ）と論理和され、第３図Ｆに示す
ような外部同期にロックされた信号を作り出す。この信
号（第３図Ｆ）はマイクロコンピュータ８に入り、マイ
クロコンピュータ８内でカウントされ、８０カウントを
行った後、信号（第３図Ｅ）として禁止データを、ゲー
ト回路２に出力する。こ扛は、内部の基本クロックのカ
ウントで作ったカラー同期フレーム周波数と、外部から
の同期パルスの周波数を完全に一致させることができな
いため、リセットだけでは、完全に基本クロックを１ク
ロック分抜き取ることが難しいためである。この禁止デ
ータの解除は、マイクロコンピュータでの内部処理の判
断により行なわれ、次のクロックの前に行なわ扛るよう
に制御されている。このようにして、外部からの同期パ
ルスに同期した基本クロック（第３図Ｆ）が作られれば
、これをもとにタイムコードを発生させるプロセスは、
上記に述べた内部同期の場合と同じになる。
以上のように本発明によ几ば、外部からの同期パルスに
ロックしたタイムコードを発生させるタイムコード発生
器を、ｖＣＯ回路給の複雑な回路構成を用いず簡単な（
ＯＪ路構成でしかも低コストに実現することが可能であ
る。
ロックしたタイムコードを発生させるタイムコード発生
器を、ｖＣＯ回路給の複雑な回路構成を用いず簡単な（
ＯＪ路構成でしかも低コストに実現することが可能であ
る。
【図面の簡単な説明】
第１図は本発明の一実施例であるタイムコード発生器の
ブロック図、第２図、第３図は回器の動作説明図である
。 １・・・・・・カウント分周しｒｊ回路、２，３＊ ４
，１３・・・・・・ゲート回路、５・・・・・・パイ−
フェイズマークコード出力１す１路、６，７・・・・・
・モノマルチ回路、８・・・・・・々イクロコンピュー
タ、９・・・・・・操作キイ一部、１０・・・・・・・
表示部、１１・・・・・・外部入力端子、１２・・・・
・・出力端子、１４・・・・・・水晶発振子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区 綜
ブロック図、第２図、第３図は回器の動作説明図である
。 １・・・・・・カウント分周しｒｊ回路、２，３＊ ４
，１３・・・・・・ゲート回路、５・・・・・・パイ−
フェイズマークコード出力１す１路、６，７・・・・・
・モノマルチ回路、８・・・・・・々イクロコンピュー
タ、９・・・・・・操作キイ一部、１０・・・・・・・
表示部、１１・・・・・・外部入力端子、１２・・・・
・・出力端子、１４・・・・・・水晶発振子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区 綜
Claims (1)
- 外部同期信号により作動を開始し、カラー同期フレーム
周波数の８ｏ倍の周波数のクロックパルスを発生する基
本クロックパルス発生回路と、前記外部同期信号によシ
リセットされ、前記クロックパルスをカウントするカウ
ント回路と、前記外部同期信号に対し一定時間遅れたパ
ルスを発生するパルス発生回路と、前記基本クロックパ
ルス発生回路のクロックパルスを前記パルス発生回路の
パルス発生時間だけ遮断する第１のゲート回路と、前記
第１のゲート回路の出力に前記外部同期信号に同期した
パルスを加える第２のゲート回路とを備えてなるタイム
コード発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57055786A JPS58172091A (ja) | 1982-04-02 | 1982-04-02 | タイムコ−ド発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57055786A JPS58172091A (ja) | 1982-04-02 | 1982-04-02 | タイムコ−ド発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172091A true JPS58172091A (ja) | 1983-10-08 |
| JPH0233234B2 JPH0233234B2 (ja) | 1990-07-26 |
Family
ID=13008582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57055786A Granted JPS58172091A (ja) | 1982-04-02 | 1982-04-02 | タイムコ−ド発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172091A (ja) |
-
1982
- 1982-04-02 JP JP57055786A patent/JPS58172091A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233234B2 (ja) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| GB2039695A (en) | Synchronizing signal generators | |
| US4617594A (en) | Signal generator circuit | |
| JPS58172091A (ja) | タイムコ−ド発生器 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JP2565248B2 (ja) | 分周回路 | |
| JPS5846743A (ja) | 位相同期装置 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPH05207323A (ja) | サンプリングクロック発生回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPH03758Y2 (ja) | ||
| JPH0214618A (ja) | デジタルｐｌｌ回路 | |
| JP3414795B2 (ja) | 垂直同期パルス発生回路 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JP2933221B2 (ja) | 垂直同期再生回路 | |
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JPH08314567A (ja) | 外部同期クロック発生装置 | |
| JPH04172710A (ja) | 非同期形周波数てい倍回路 | |
| JPH0983350A (ja) | クロック発生装置 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPH0126596B2 (ja) |