JP2565248B2 - 分周回路 - Google Patents
分周回路Info
- Publication number
- JP2565248B2 JP2565248B2 JP60253272A JP25327285A JP2565248B2 JP 2565248 B2 JP2565248 B2 JP 2565248B2 JP 60253272 A JP60253272 A JP 60253272A JP 25327285 A JP25327285 A JP 25327285A JP 2565248 B2 JP2565248 B2 JP 2565248B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- dividing
- division ratio
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は分周回路に関する。
本発明は分周回路に関し、クロツク信号を所定の分周
比を以て分周する分周器と、クロツク信号に同期したタ
イミング信号を発生するタイミング信号発生回路とを設
け、タイミング信号のタイミングに応じてクロツク信号
の個数又は分周器の分周比を変化させるようにすること
により、分解能が高く、しかも等価分周比の逆数の選定
が容易に成るようにしたものである。
比を以て分周する分周器と、クロツク信号に同期したタ
イミング信号を発生するタイミング信号発生回路とを設
け、タイミング信号のタイミングに応じてクロツク信号
の個数又は分周器の分周比を変化させるようにすること
により、分解能が高く、しかも等価分周比の逆数の選定
が容易に成るようにしたものである。
以下に、第５図を参照して、本出願人の出願に係る特
願昭60−74034号で提案された分周回路（先行例）につ
いて説明する。入力端子（１）からの周波数がFSのクロ
ツク信号が、分周比が1/Nxの分周器（カウンタ）（４）
に供給されて分周され、出力端子（２）に周波数がFHの
分周出力が出力される。更に、分周器（４）の分周出力
が、分周比が1/Mの分周器（カウンタ（５）に供給され
て分周され、出力端子（３）に周波数がFLの分周出力が
出力される。
願昭60−74034号で提案された分周回路（先行例）につ
いて説明する。入力端子（１）からの周波数がFSのクロ
ツク信号が、分周比が1/Nxの分周器（カウンタ）（４）
に供給されて分周され、出力端子（２）に周波数がFHの
分周出力が出力される。更に、分周器（４）の分周出力
が、分周比が1/Mの分周器（カウンタ（５）に供給され
て分周され、出力端子（３）に周波数がFLの分周出力が
出力される。
入力端子（１）からのクロツク信号は、分周比が夫夫
1/Na,1/Nbの分周器（カウンタ）（６），（７）に供給
されて分周されている。（８），（９）は、夫々分周器
（６），（７）の各分周比を設定する、分周比設定信号
の入力端子である。ここで、Na,Nb（いずれもＮと共
に、０でない正整数）は、次の条件を満足するように設
定される。
1/Na,1/Nbの分周器（カウンタ）（６），（７）に供給
されて分周されている。（８），（９）は、夫々分周器
（６），（７）の各分周比を設定する、分周比設定信号
の入力端子である。ここで、Na,Nb（いずれもＮと共
に、０でない正整数）は、次の条件を満足するように設
定される。
Nb＞Na≧Ｎ 又、Nbは実用的には、 Nb≧N2 となるように選定される。
（10）は、分周器（４）に対する、分周比1/Nの設定
のための分周比設定信号の入力端子である。この入力端
子（10）からの分周比設定信号を合成器（11）（12）に
供給することにより、分周器（６），（７）の分周出力
と加算し、通常は分周比1/NXを1/Nに設定し、且つ入力
端子（１）からのクロツク信号の夫々Naパルス、Nbパル
ス毎に分周比1/Nxを共に に設定する分周比設定信号を作つて、分周器（４）に供
給する。
のための分周比設定信号の入力端子である。この入力端
子（10）からの分周比設定信号を合成器（11）（12）に
供給することにより、分周器（６），（７）の分周出力
と加算し、通常は分周比1/NXを1/Nに設定し、且つ入力
端子（１）からのクロツク信号の夫々Naパルス、Nbパル
ス毎に分周比1/Nxを共に に設定する分周比設定信号を作つて、分周器（４）に供
給する。
分周器（４）に、入力端子（１）からのクロツク信号
を例えばNNaNbパルスだけ供給することを考える。若しN
X＝Ｎ（一定）であれば、分周器（４）からNaNbパルス
の出力が得られる筈であるが、クロツク信号の夫々Naパ
ルス、Nbパルス毎にNX＝Ｎ＋１となるから、分周器
（４）の出力のパルス数は、NaNbからNa＋Nbだけ少なく
成り、結局 NaNb−（Na＋Nb） パルスと成る。
を例えばNNaNbパルスだけ供給することを考える。若しN
X＝Ｎ（一定）であれば、分周器（４）からNaNbパルス
の出力が得られる筈であるが、クロツク信号の夫々Naパ
ルス、Nbパルス毎にNX＝Ｎ＋１となるから、分周器
（４）の出力のパルス数は、NaNbからNa＋Nbだけ少なく
成り、結局 NaNb−（Na＋Nb） パルスと成る。
従つて、NXは と成る。
かくして、周波数FH,FLは夫々次のように表わされ
る。
る。
ここで、Nb＝∞とし、FHを FH≡FS/N′ と置くと、Ｎ′は となる。ここで、Na》１とすると、Ｎ′は となる。例えば、Ｎ＝100とし、Naを100〜10200の間で
適当に変化させたときのＮ′の値は、次の表にように成
る。
適当に変化させたときのＮ′の値は、次の表にように成
る。
（表１） Na Ｎ′ 100 101.00 101 100.99 102 100.98 1000 100.100 1010 100.099 1020 100.098 10000 100.0100 10100 100.0099 10200 100.0098 この表１から分るように、Naの値が小さいときは、大
きいときに比べて、Naの変化量に対するＮ′の変化量が
大きいことが分る。
きいときに比べて、Naの変化量に対するＮ′の変化量が
大きいことが分る。
上述のFHを、 FH≡FS/N″ と置くと、Ｎ″は となる。ここで、Na≧1,Nb≧１とすると、Ｎ″は となる。例えば、Ｎ＝100,Na＝100とし、Nbを10000〜10
00200の間で適当に変化させたときのＮ″の値は、次の
表のように成る。
00200の間で適当に変化させたときのＮ″の値は、次の
表のように成る。
（表２） Nb N″ 10000 101.010000 10001 101.009999 10002 101.009998 100000 101.0010000 100010 101.0009999 100020 101.0009998 1000000 101.00010000 1000100 101.00009999 1000200 101.00009998 この表２から分るように、分周器（６），（７）を併
用すれば、Naの値が小さいときでも、Nbを変化させるこ
とにより、Ｎ″の変化量を小さくすることができる。
用すれば、Naの値が小さいときでも、Nbを変化させるこ
とにより、Ｎ″の変化量を小さくすることができる。
かかる分周回路によれば、高分解能の分周出力を得る
ことができる。
ことができる。
かかる先に提案された分周回路で、等価分周比1/N″
の逆数Ｎ″を選定するには、N,Na,Nbの３つ値を変化さ
せなければならない他に、1/Na,1/Nbが分数であるた
め、等価分数比1/N″の逆数（カウンタの進数）Ｎ″の
選定が困難であるという欠点がある。
の逆数Ｎ″を選定するには、N,Na,Nbの３つ値を変化さ
せなければならない他に、1/Na,1/Nbが分数であるた
め、等価分数比1/N″の逆数（カウンタの進数）Ｎ″の
選定が困難であるという欠点がある。
かかる点に鑑み、本発明は分解能が高く、しかも等価
分周比の逆数の選定の容易な分周回路を提案しようとす
るものである。
分周比の逆数の選定の容易な分周回路を提案しようとす
るものである。
第１の本発明による分周回路は、クロック信号を、所
定の第１の分周比を以て分周する第１の分周手段と、そ
の第１の分周手段からの第１の分周出力信号を、所定の
第２の分周比を以て分周する第２の分周手段と、その第
２の分周手段から第２の分周出力信号を計数開始のため
のトリガ信号として、第１の分周手段からの第１の分周
出力信号を所定数まで計数している期間に、第１の分周
手段から出力される第１の分周出力信号をタイミング信
号として出力するタイミング信号発生手段と、クロック
信号及びタイミング信号が供給され、そのタイミング信
号が第１のレベルから第２のレベルへ変化するタイミン
グで、クロック信号のパルスを間引いて、第１の分周手
段に供給する合成手段とを有する。
定の第１の分周比を以て分周する第１の分周手段と、そ
の第１の分周手段からの第１の分周出力信号を、所定の
第２の分周比を以て分周する第２の分周手段と、その第
２の分周手段から第２の分周出力信号を計数開始のため
のトリガ信号として、第１の分周手段からの第１の分周
出力信号を所定数まで計数している期間に、第１の分周
手段から出力される第１の分周出力信号をタイミング信
号として出力するタイミング信号発生手段と、クロック
信号及びタイミング信号が供給され、そのタイミング信
号が第１のレベルから第２のレベルへ変化するタイミン
グで、クロック信号のパルスを間引いて、第１の分周手
段に供給する合成手段とを有する。
第２の本発明による分周回路は、クロック信号を、設
定された分周比を以て分周する第１の分周手段と、その
第１の分周手段からの第１の分周出力信号を、所定の分
周比を以て分周する第２の分周手段と、その第２の分周
手段からの第２の分周出力信号を計数開始のためのトリ
ガ信号として、第１の分周出力信号を所定数まで計数し
ている期間を示すタイミング信号を発生するタイミング
信号発生手段と、分周比設定信号及びタイミング信号が
供給され、そのタイミング信号が第１のレベルのときに
第１の分周手段の分周比を、分周比設定信号の設定分周
比に応じて第１の分周比に設定し、タイミング信号が第
２のレベルのときに第１の分周手段の分周比を、分周比
設定信号の設定分周比に応じて第２の分周比に設定する
分周比設定手段とを有する。
定された分周比を以て分周する第１の分周手段と、その
第１の分周手段からの第１の分周出力信号を、所定の分
周比を以て分周する第２の分周手段と、その第２の分周
手段からの第２の分周出力信号を計数開始のためのトリ
ガ信号として、第１の分周出力信号を所定数まで計数し
ている期間を示すタイミング信号を発生するタイミング
信号発生手段と、分周比設定信号及びタイミング信号が
供給され、そのタイミング信号が第１のレベルのときに
第１の分周手段の分周比を、分周比設定信号の設定分周
比に応じて第１の分周比に設定し、タイミング信号が第
２のレベルのときに第１の分周手段の分周比を、分周比
設定信号の設定分周比に応じて第２の分周比に設定する
分周比設定手段とを有する。
第１の本発明によれば、第１の分周手段によって、ク
ロック信号を、所定の第１の分周比を以て分周して、第
１の分周出力信号を得、第２の分周手段によって、第１
の分周出力信号を所定の第２の分周比を以て分周して、
第２の分周出力信号を得、第２の分周出力信号を計数開
始のためのトリガ信号として、第１の分周出力信号を所
定数まで計数している期間に、タイミング信号発生手段
から、第１の分周出力信号をタイミング信号として出力
し、クロック信号及びタイミング信号を合成手段に供給
して、その合成手段によって、タイミング信号が第１の
レベルから第２のレベルへ変化するタイミングで、クロ
ック信号のパルスを間引いて、第１の分周手段に供給す
る。
ロック信号を、所定の第１の分周比を以て分周して、第
１の分周出力信号を得、第２の分周手段によって、第１
の分周出力信号を所定の第２の分周比を以て分周して、
第２の分周出力信号を得、第２の分周出力信号を計数開
始のためのトリガ信号として、第１の分周出力信号を所
定数まで計数している期間に、タイミング信号発生手段
から、第１の分周出力信号をタイミング信号として出力
し、クロック信号及びタイミング信号を合成手段に供給
して、その合成手段によって、タイミング信号が第１の
レベルから第２のレベルへ変化するタイミングで、クロ
ック信号のパルスを間引いて、第１の分周手段に供給す
る。
第２の本発明によれば、第１の分周手段によって、ク
ロック信号を、設定された分周比を以て分周して、第１
の分周出力信号を得、第２の分周手段によって、第１の
分周出力信号を所定の分周比を以て分周して、第２の分
周出力信号を得、タイミング信号発生手段によって、第
２の分周出力信号を計数開始のためのトリガ信号とし
て、第１の分周出力信号を所定数まで計数している期間
を示すタイミング信号を発生し、分周比設定手段に分周
比設定信号及びタイミング信号が供給され、その分周比
設定手段によって、タイミング信号が第１のレベルのと
きに第１の分周手段の分周比を、分周比設定信号の設定
分周比に応じて第１の分周比に設定し、タイミング信号
が第２のレベルのときに第１の分周手段の分周比を、分
周比設定信号の設定分周比に応じて第２の分周比に設定
する。
ロック信号を、設定された分周比を以て分周して、第１
の分周出力信号を得、第２の分周手段によって、第１の
分周出力信号を所定の分周比を以て分周して、第２の分
周出力信号を得、タイミング信号発生手段によって、第
２の分周出力信号を計数開始のためのトリガ信号とし
て、第１の分周出力信号を所定数まで計数している期間
を示すタイミング信号を発生し、分周比設定手段に分周
比設定信号及びタイミング信号が供給され、その分周比
設定手段によって、タイミング信号が第１のレベルのと
きに第１の分周手段の分周比を、分周比設定信号の設定
分周比に応じて第１の分周比に設定し、タイミング信号
が第２のレベルのときに第１の分周手段の分周比を、分
周比設定信号の設定分周比に応じて第２の分周比に設定
する。
以下に第１図を参照して、本発明の第１の実施例を詳
細に説明する。入力端子（１）からの周波数がFSのクロ
ツク信号が合成器（15）に供給され、後述するタイミン
グ信号発生回路TMよりのタイミング信号に基づいて、そ
のパルスが間引かれる。合成器（15）の出力は、分周比
が1/Nの分周器（カウンタ）（16）に供給されて分周さ
れ、出力端子（２）に周波数がFHの分周出力が出力され
る。（17）は、分周器（16）の分周比を所望の値に設定
する分周比設定信号の入力端子である。分周器（16）の
分周出力が、分周比が1/Mの分周器（カウンタ）（18）
に供給されて分周され、出力端子（３）に周波数がFLの
分周出力が出力される。
細に説明する。入力端子（１）からの周波数がFSのクロ
ツク信号が合成器（15）に供給され、後述するタイミン
グ信号発生回路TMよりのタイミング信号に基づいて、そ
のパルスが間引かれる。合成器（15）の出力は、分周比
が1/Nの分周器（カウンタ）（16）に供給されて分周さ
れ、出力端子（２）に周波数がFHの分周出力が出力され
る。（17）は、分周器（16）の分周比を所望の値に設定
する分周比設定信号の入力端子である。分周器（16）の
分周出力が、分周比が1/Mの分周器（カウンタ）（18）
に供給されて分周され、出力端子（３）に周波数がFLの
分周出力が出力される。
TMはタイミング信号発生回路で、以下これについて説
明する。この回路TMは、ウインドパルス発生器としての
NC進のプログラマブルカウンタ（19）、アンド回路（2
1）と共に、分周器（16），（18）とから構成される。
（20）は、カウンタ（19）の進数NCを設定する進数設定
信号の入力端子である。分周器（18）の分周出力をトリ
ガ信号としてカウンタ（19）に供給し、その立ち上りで
計数を開始させる。分周器（16）の分周出力をクロツク
としてカウンタ（19）に供給する。かくすると、カウン
タ（19）の出力側には、トリガ信号で立上り、分周器
（16）の分周出力をNCパルス計数した後立下るウインド
パルスが出力される。分周器（16）の分周出力がアンド
回路（21）に供給されて、アンド回路（21）に供給され
るウインドパルスによりゲートされ、そのゲート出力が
合成器（15）に供給され、その各パルスのタイミング
で、クロツク信号のパルスが間引かれる。
明する。この回路TMは、ウインドパルス発生器としての
NC進のプログラマブルカウンタ（19）、アンド回路（2
1）と共に、分周器（16），（18）とから構成される。
（20）は、カウンタ（19）の進数NCを設定する進数設定
信号の入力端子である。分周器（18）の分周出力をトリ
ガ信号としてカウンタ（19）に供給し、その立ち上りで
計数を開始させる。分周器（16）の分周出力をクロツク
としてカウンタ（19）に供給する。かくすると、カウン
タ（19）の出力側には、トリガ信号で立上り、分周器
（16）の分周出力をNCパルス計数した後立下るウインド
パルスが出力される。分周器（16）の分周出力がアンド
回路（21）に供給されて、アンド回路（21）に供給され
るウインドパルスによりゲートされ、そのゲート出力が
合成器（15）に供給され、その各パルスのタイミング
で、クロツク信号のパルスが間引かれる。
次に、この分周回路の動作を第２図のタイムチヤート
を参照して説明しよう。今、アンド回路（21）の出力側
を切離して考える。かくすると、入力端子（１）からの
クロツク信号S1（第２図Ａ）は、合成器（15）を介して
分周器（16）−（18）に供給されて順次分周される。仮
りにＮ＝８とすると、第２図Ｂに示す分周出力S2が出力
端子（２）に出力される。又、仮りにＭ＝４とすると、
第２図Ｃに示す分周出力S3が出力端子（３）に出力され
る。更に、仮りにNC＝５とする。かくすると、カウンタ
（19）から、分周出力S3の立上りで立上り、分周出力S2
のパルスを５個計数した後立下るウインドパルスS4（第
２図Ｄ）が得られる。アンド回路（21）では、このウイ
ンドパルスS4にて分周出力S2がゲートされて、タイミン
グ信号S5（第２図Ｅ）が得られる。
を参照して説明しよう。今、アンド回路（21）の出力側
を切離して考える。かくすると、入力端子（１）からの
クロツク信号S1（第２図Ａ）は、合成器（15）を介して
分周器（16）−（18）に供給されて順次分周される。仮
りにＮ＝８とすると、第２図Ｂに示す分周出力S2が出力
端子（２）に出力される。又、仮りにＭ＝４とすると、
第２図Ｃに示す分周出力S3が出力端子（３）に出力され
る。更に、仮りにNC＝５とする。かくすると、カウンタ
（19）から、分周出力S3の立上りで立上り、分周出力S2
のパルスを５個計数した後立下るウインドパルスS4（第
２図Ｄ）が得られる。アンド回路（21）では、このウイ
ンドパルスS4にて分周出力S2がゲートされて、タイミン
グ信号S5（第２図Ｅ）が得られる。
しかして、アンド回路（21）の出力側を合成器（15）
に接続して考える。合成器（15）は例えばＤフリップフ
ロップ回路、論理回路等から構成され、ここではタイミ
ング信号S5から、クロツク信号S1に同期し、タイミング
信号S5の例えば立上りに一致したパルスS6を作つて、こ
れをクロツク信号S1から差し引いて、実質的にクロツク
信号S1をタイミング信号S5に応じて間引くようにする。
このタイミング信号S5は、そのパルス発生開始時点T0が
分周出力S3の立上りに一致し、そのパルス発生継続期間
T1がF3,N,CCにて決定され、その各パルスの周期T2がFS,
Nにて決定される。そして、合成器（15）の出力S7（第
２図Ｇ）が分周器（16）に供給される。かくすると、分
周出力S2,S3、ウインドパルスS4、タイミング信号S5も
変化することになる。かくして、分周器（16）の等価分
周比の逆数Ｎ″は、 になる。Ｎ″が２つの変数の一次結合と成るので、Ｎ″
の選定が容易となる。
に接続して考える。合成器（15）は例えばＤフリップフ
ロップ回路、論理回路等から構成され、ここではタイミ
ング信号S5から、クロツク信号S1に同期し、タイミング
信号S5の例えば立上りに一致したパルスS6を作つて、こ
れをクロツク信号S1から差し引いて、実質的にクロツク
信号S1をタイミング信号S5に応じて間引くようにする。
このタイミング信号S5は、そのパルス発生開始時点T0が
分周出力S3の立上りに一致し、そのパルス発生継続期間
T1がF3,N,CCにて決定され、その各パルスの周期T2がFS,
Nにて決定される。そして、合成器（15）の出力S7（第
２図Ｇ）が分周器（16）に供給される。かくすると、分
周出力S2,S3、ウインドパルスS4、タイミング信号S5も
変化することになる。かくして、分周器（16）の等価分
周比の逆数Ｎ″は、 になる。Ｎ″が２つの変数の一次結合と成るので、Ｎ″
の選定が容易となる。
従つて、FH,FLは次のように表わされる。
尚、H,M,NCは０でない正整数であり、 ０≦NC≦Ｍ とされる。
例えば、FS＝600000（Hz）、Ｎ＝100、Ｍ＝100とする
と、FLは となり、Ｎ″は Ｎ″＝100＋NC/100 となる。NCを0,1,99,100とすると、Ｎ″,FLは次の表の
ようになる。
と、FLは となり、Ｎ″は Ｎ″＝100＋NC/100 となる。NCを0,1,99,100とすると、Ｎ″,FLは次の表の
ようになる。
（表３） Nc Ｎ″ FL（Hz） 0 100.00 60 1 100.01 59.99 99 100.99 59.411 100 101.00 59.406 しかして、Ｎ″の小数点以下が1/Mの単位×NCで容易
に設定できる。
に設定できる。
第１図のプログラマブルカウンタ（19）を、分周出力
S3の立上り及び立下りで夫々ウインドパルスが立上り、
その後分周出力S2を夫々NC1,NC2（NC1＋NC2＝NC）パル
ス計数した後に、ウインドパルスが夫々立下るようにす
ることもでき、その場合はクロツク信号S1に対するパル
スの間引きのタイミングを分散させることができる。そ
の場合のウインド信号S4,タイミング信号S5及びパルスS
6を第２図H,I及びＪに夫々示す。
S3の立上り及び立下りで夫々ウインドパルスが立上り、
その後分周出力S2を夫々NC1,NC2（NC1＋NC2＝NC）パル
ス計数した後に、ウインドパルスが夫々立下るようにす
ることもでき、その場合はクロツク信号S1に対するパル
スの間引きのタイミングを分散させることができる。そ
の場合のウインド信号S4,タイミング信号S5及びパルスS
6を第２図H,I及びＪに夫々示す。
このようにすると、分周出力S2のジツタが分散して好
ましい。尚、NCは２以上に分散させても良い。
ましい。尚、NCは２以上に分散させても良い。
次に、第３図を参照して、本発明の第２の実施例を説
明するも、第１図と対応する部分には同一符号を付して
重複説明を省略する。第１図の実施例では分周器（16）
の入力側に合成器（15）を設けて、クロツク信号を間引
くようにした場合であるが、本実施例ではその代りに、
分周器（16）の分周比をタイミング信号形成回路TMより
のタイミングによつて変化させるようにした場合であ
る。（16′）は、第１図の分周器（16）に対応する分周
器である。（22）は、分周器（16′）に対する、分周比
1/Nの設定のための分周比設定信号の入力端子である。
この入力端子（10）からの分周比設定信号を合成器（2
3）に供給することにより、タイミング信号形成回路TM
よりのタイミング信号と加算し、通常は分周比1/NXを1/
Nに設定し、タイミング信号到来毎に分周比1/NXを に設定する分周比設定信号を作つて分周器（16′）に供
給する。その他の構成は第１図と同様である。尚、この
分周回路に於ける周波数FH,FL及び等価周波数1/N″は、
第１図と同様である。これは、第１図に於いて、クロツ
ク信号をタイミング信号に応じて１個ずつ間引くこと
と、タイミング信号に応じて分周比1/NXを1/Nから にすることとは等価だからである。
明するも、第１図と対応する部分には同一符号を付して
重複説明を省略する。第１図の実施例では分周器（16）
の入力側に合成器（15）を設けて、クロツク信号を間引
くようにした場合であるが、本実施例ではその代りに、
分周器（16）の分周比をタイミング信号形成回路TMより
のタイミングによつて変化させるようにした場合であ
る。（16′）は、第１図の分周器（16）に対応する分周
器である。（22）は、分周器（16′）に対する、分周比
1/Nの設定のための分周比設定信号の入力端子である。
この入力端子（10）からの分周比設定信号を合成器（2
3）に供給することにより、タイミング信号形成回路TM
よりのタイミング信号と加算し、通常は分周比1/NXを1/
Nに設定し、タイミング信号到来毎に分周比1/NXを に設定する分周比設定信号を作つて分周器（16′）に供
給する。その他の構成は第１図と同様である。尚、この
分周回路に於ける周波数FH,FL及び等価周波数1/N″は、
第１図と同様である。これは、第１図に於いて、クロツ
ク信号をタイミング信号に応じて１個ずつ間引くこと
と、タイミング信号に応じて分周比1/NXを1/Nから にすることとは等価だからである。
尚、第１図に於いては、クロツク信号を間引くように
したが、増すようにしても良い。その場合は、クロツク
信号の隣接パルスの中間にパルスを加算する。これに対
応して、第３図では、タイミング信号の到来毎に、分周
比1/NXを1/Nから に変化させるようにすれば良い。
したが、増すようにしても良い。その場合は、クロツク
信号の隣接パルスの中間にパルスを加算する。これに対
応して、第３図では、タイミング信号の到来毎に、分周
比1/NXを1/Nから に変化させるようにすれば良い。
次に、第４図を参照して、本発明による分周回路を、
VTRの基準信号発生回路としてのデジタルPLLに適用した
第３の実施例を説明する。（30）はマイクロプロセツ
サ、（31）はバスである。（32）は位相比較回路、（3
8），（45）は第１図に対応する分周回路である。尚、
分周回路（45）は、第１図の分周回路に於けるＭを１と
した場合である。分周回路（38）では、周波数がFSのク
ロツク信号を合成器（40）に供給し、その出力を分周比
が1/NFの分周器（41）に供給し、分周器（41）の分周出
力を分周比が1/Mの分周器（42）に供給する。分周器（4
1）の分周出力をクロツク信号としてNa進のプログラマ
ブルカウンタ（43）に供給し、分周器（42）の分周出力
をトリガ信号としてカウンタ（43）に供給する。そし
て、カウンタ（43）よりのタイミング信号を合成器（4
0）に供給する。そして、分周器（42）から出力端子（4
4）に、FF＝30（Hz）のサーボフレーム信号を得る。
VTRの基準信号発生回路としてのデジタルPLLに適用した
第３の実施例を説明する。（30）はマイクロプロセツ
サ、（31）はバスである。（32）は位相比較回路、（3
8），（45）は第１図に対応する分周回路である。尚、
分周回路（45）は、第１図の分周回路に於けるＭを１と
した場合である。分周回路（38）では、周波数がFSのク
ロツク信号を合成器（40）に供給し、その出力を分周比
が1/NFの分周器（41）に供給し、分周器（41）の分周出
力を分周比が1/Mの分周器（42）に供給する。分周器（4
1）の分周出力をクロツク信号としてNa進のプログラマ
ブルカウンタ（43）に供給し、分周器（42）の分周出力
をトリガ信号としてカウンタ（43）に供給する。そし
て、カウンタ（43）よりのタイミング信号を合成器（4
0）に供給する。そして、分周器（42）から出力端子（4
4）に、FF＝30（Hz）のサーボフレーム信号を得る。
尚、FFは次のように表わされる。
このサーボフレーム信号は、位相比較回路（32）の位
相ゲート（34）に供給される。又、この位相ゲート（3
4）には、入力端子（37）から、周波数がFA＝30（Hz）
の外部基準フレーム信号が供給される。位相ゲート（3
4）からの位相差出力は位相カウンタ（35）に供給され
て、入力端子（36）からの、周波数がFSS（＝2FS）のク
ロツク信号によつて量子化され、その量子化位相差信号
がバス（31）を介してマイクロプロセッサ（30）に供給
される。
相ゲート（34）に供給される。又、この位相ゲート（3
4）には、入力端子（37）から、周波数がFA＝30（Hz）
の外部基準フレーム信号が供給される。位相ゲート（3
4）からの位相差出力は位相カウンタ（35）に供給され
て、入力端子（36）からの、周波数がFSS（＝2FS）のク
ロツク信号によつて量子化され、その量子化位相差信号
がバス（31）を介してマイクロプロセッサ（30）に供給
される。
出力端子（44）からの周波数がFFのサーボフレーム信
号及び入力端子（39）からの周波数がFSのクロツク信号
が分周回路（45）の位相同期回路（46）に供給される。
そして、位相同期回路（46）により、分周器（48），
（49）を制御して、サーボフレーム信号に同期させる。
入力端子（39）からのクロツク信号が合成器（47）に供
給される。合成器（47）の出力は、分周比が1/NDの分周
器（48）に供給される。分周器（48）から出力端子（5
0）に、周波数がFD＝150（Hz）のヘツドドラム制御用基
準信号が出力される。この基準信号がNb進のプログラマ
ブルカウンタ（49）にトリガ信号として供給される。カ
ウンタ（49）よりタイミング信号が合成器（47）に供給
される。
号及び入力端子（39）からの周波数がFSのクロツク信号
が分周回路（45）の位相同期回路（46）に供給される。
そして、位相同期回路（46）により、分周器（48），
（49）を制御して、サーボフレーム信号に同期させる。
入力端子（39）からのクロツク信号が合成器（47）に供
給される。合成器（47）の出力は、分周比が1/NDの分周
器（48）に供給される。分周器（48）から出力端子（5
0）に、周波数がFD＝150（Hz）のヘツドドラム制御用基
準信号が出力される。この基準信号がNb進のプログラマ
ブルカウンタ（49）にトリガ信号として供給される。カ
ウンタ（49）よりタイミング信号が合成器（47）に供給
される。
尚、FDは次のように表わされる。
又、回路（34），（41），（43），（48），（49）
は、マイクロプロセツサ（30）により制御される。
は、マイクロプロセツサ（30）により制御される。
上述せる本発明によれば、分解能が高く、しかも等価
分周比の逆数の選定の容易な分周回路を得ることができ
る。
分周比の逆数の選定の容易な分周回路を得ることができ
る。
第１図は本発明の第１の実施例を示すブロツク線図、第
２図はその動作説明に供するタイムチヤート、第３図及
び第４図は夫々本発明の第２及び第３の実施例を示すブ
ロツク線図、第５図は従来例を示すブロツク線図であ
る。 （15），（23）は合成器、（16），（18）は夫々分周
器、（19）はプログラマブルカウンタ、（21）はアンド
回路、TMはタイミング信号発生回路である。
２図はその動作説明に供するタイムチヤート、第３図及
び第４図は夫々本発明の第２及び第３の実施例を示すブ
ロツク線図、第５図は従来例を示すブロツク線図であ
る。 （15），（23）は合成器、（16），（18）は夫々分周
器、（19）はプログラマブルカウンタ、（21）はアンド
回路、TMはタイミング信号発生回路である。
Claims (2)
- 【請求項１】クロック信号を、所定の第１の分周比を以
て分周する第１の分周手段と、 該第１の分周手段からの第１の分周出力信号を、所定の
第２の分周比を以て分周する第２の分周手段と、 該第２の分周手段から第２の分周出力信号を計数開始の
ためのトリガ信号として、上記第１の分周手段からの第
１の分周出力信号を所定数まで計数している期間に、上
記第１の分周手段から出力される第１の分周出力信号を
タイミング信号として出力するタイミング信号発生手段
と、 上記クロック信号及び上記タイミング信号が供給され、
該タイミング信号が第１のレベルから第２のレベルへ変
化するタイミングで、上記クロック信号のパルスを間引
いて、上記第１の分周手段に供給する合成手段と を有することを特徴とする分周回路。 - 【請求項２】クロック信号を、設定された分周比を以て
分周する第１の分周手段と、 該第１の分周手段からの第１の分周出力信号を、所定の
分周比を以て分周する第２の分周手段と、 該第２の分周手段からの第２の分周出力信号を計数開始
のためのトリガ信号として、上記第１の分周出力信号を
所定数まで計数している期間を示すタイミング信号を発
生するタイミング信号発生手段と、 分周比設定信号及び上記タイミング信号が供給され、該
タイミング信号が第１のレベルのときに上記第１の分周
手段の分周比を、上記分周比設定信号の設定分周比に応
じて第１の分周比に設定し、上記タイミング信号が第２
のレベルのときに上記第１の分周手段の分周比を、上記
分周比設定信号の設定分周比に応じて第２の分周比に設
定する分周比設定手段と を有することを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253272A JP2565248B2 (ja) | 1985-11-12 | 1985-11-12 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253272A JP2565248B2 (ja) | 1985-11-12 | 1985-11-12 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62112423A JPS62112423A (ja) | 1987-05-23 |
| JP2565248B2 true JP2565248B2 (ja) | 1996-12-18 |
Family
ID=17248972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60253272A Expired - Fee Related JP2565248B2 (ja) | 1985-11-12 | 1985-11-12 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565248B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4587620B2 (ja) * | 2001-09-10 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | クロック制御方法と分周回路及びｐｌｌ回路 |
| JP4251640B2 (ja) | 2004-12-17 | 2009-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック生成回路及びその方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140047A (ja) * | 1974-04-26 | 1975-11-10 | ||
| JPS52149950A (en) * | 1976-06-09 | 1977-12-13 | Toshiba Corp | Variable frequency divider |
| JPS5573876A (en) * | 1978-11-21 | 1980-06-03 | Sumitomo Metal Ind Ltd | Improving method for antioxidizing property of cr-containing steel |
| JPS5758089A (en) * | 1980-09-26 | 1982-04-07 | Hitachi Ltd | Heat exchanger for air conditioner |
-
1985
- 1985-11-12 JP JP60253272A patent/JP2565248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62112423A (ja) | 1987-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1173917A (en) | Digital frequency divider suitable for a frequency synthesizer | |
| US4500909A (en) | Synchronizing signal generating apparatus | |
| JPH0292012A (ja) | パルス発生回路 | |
| GB2039695A (en) | Synchronizing signal generators | |
| JP3281817B2 (ja) | 可変分周装置 | |
| JP2565248B2 (ja) | 分周回路 | |
| US6249560B1 (en) | PLL circuit and noise reduction means for PLL circuit | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| JPH0126596B2 (ja) | ||
| JPS61140221A (ja) | タイミング発生回路 | |
| JP3414795B2 (ja) | 垂直同期パルス発生回路 | |
| JPH0983350A (ja) | クロック発生装置 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH0548436A (ja) | クロツク作成回路 | |
| JPH05347555A (ja) | 可変分周回路 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JPH03758Y2 (ja) | ||
| JPH0653952A (ja) | ５７６ｋＨｚクロック生成回路 | |
| JP2878313B2 (ja) | ビデオ信号ディジタイズ用クロック発生回路 | |
| JPH01222513A (ja) | 位相補正装置 | |
| JPH0786889A (ja) | パルス信号発生回路 | |
| JPH073941B2 (ja) | 鋸歯状波電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |