JP4251640B2 - クロック生成回路及びその方法 - Google Patents
クロック生成回路及びその方法 Download PDFInfo
- Publication number
- JP4251640B2 JP4251640B2 JP2004365367A JP2004365367A JP4251640B2 JP 4251640 B2 JP4251640 B2 JP 4251640B2 JP 2004365367 A JP2004365367 A JP 2004365367A JP 2004365367 A JP2004365367 A JP 2004365367A JP 4251640 B2 JP4251640 B2 JP 4251640B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- divided clock
- pulse width
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Description
ここで、A及びBはいずれも正の整数であり、Cは0又は正の整数である。C=0のとき、freq=fref/Aとなり、分周クロック信号CLK1をそのまま出力クロック信号CLKreqとして出力すればよく、分周クロック信号CLK2は不要である。
C<D(=B−C)のとき(分周クロック信号CLK1の周波数fref/Aの方が出力クロック信号CLKreqの周波数freqに近いとき)、B/Cの商をQとし、余りをRとする。D=B−C、B=QC+Rを式(2)に代入すると、所要時間Btreqは次の式(3)で表される。
式(3)は図3に示したシーケンスで実現され、これにより図4に示した出力クロック信号CLKreqが得られる。
式(4)は図5に示したシーケンスで実現され、これにより図6に示した出力クロック信号CLKreqが得られる。図5に示したシーケンスは、図3に示したシーケンスのAtと(A+1)tとを入れ替えたものである。
12 クロック分周回路
14 離散値補正回路
121 ハイパルス幅カウンタ
122 ハイパルス幅レジスタ
123 ハイパルス幅比較器
124 ロウパルス幅カウンタ
125 ロウパルスレジスタ
125 ロウパルス幅レジスタ
126 ロウパルス幅比較器
128 ステート制御回路
141 Qカウンタ
142 Qレジスタ
143 Q比較器
144 C/Dカウンタ
145 C/Dレジスタ
146 C/D比較器
147 Rカウンタ
148 Rレジスタ
149 R比較器
150 補正判定回路
CLK1,CLK2 分周クロック信号
CLKref 基準クロック信号
CLKreq 出力クロック信号
HPW_CMP ハイパルス幅終了信号
LPW_CMP ロウパルス幅終了信号
Q_CMP Q終了信号
C/D_CMP C/D終了信号
R_CMP R終了信号
HPW_EN ハイパルス幅イネーブル信号
LPW_EN ロウパルス幅イネーブル信号
R_EN Rイネーブル信号
Q_CYCLE 分周クロック選択信号
Claims (5)
- Aを自然数としたとき、周波数frefを有する基準クロック信号をA分周した第1の分周クロック信号と、前記基準クロック信号を(A+1)分周した第2の分周クロック信号とに基づいて、前記第1の分周クロック信号の周波数fref/Aと前記第2の分周クロック信号の周波数fref/(A+1)との間の周波数freqを有する出力クロック信号を生成するクロック生成回路であって、
B及びCを自然数とし、前記基準クロック信号の1周期:(前記出力クロック信号の1周期−前記第1の分周クロック信号の1周期)=B:Cとし、D=B−Cとし、C<Dの場合におけるB/Cの商をQ、余りをRとし、C>Dの場合におけるB/Dの商をQ、余りをRとしたとき、
前記クロック生成回路は、
前記第1の分周クロック信号と前記第2の分周クロック信号とを選択的に生成し、前記出力クロック信号として出力する分周手段と、
C<Dのとき、前記第2の分周クロック信号を1周期分生成しかつ前記第1の分周クロック信号を(Q−1)周期分生成するのをC回繰り返し、さらに前記第1の分周クロック信号をR周期分生成するように前記分周手段を制御し、C>Dのとき、前記第1の分周クロック信号を1周期分生成しかつ前記第2の分周クロック信号を(Q−1)周期分生成するのをD回繰り返し、さらに前記第2の分周クロック信号をR周期分生成するように前記分周手段を制御する補正手段とを備えたことを特徴とするクロック生成回路。 - 請求項1に記載のクロック生成回路であって、
前記分周手段は、
nを自然数とし、A=2nのとき、前記基準クロック信号をn周期分受け付けるまで前記第1又は第2の分周クロック信号をハイレベルに維持し、A=2n+1のとき、前記基準クロック信号を(n+1)周期分受け付けるまで前記第1又は第2の分周クロック信号をハイレベルに維持するハイパルス生成手段と、
前記基準クロック信号をn周期分受け付けるまで前記第1の分周クロック信号をロウレベルに維持し、前記基準クロック信号を(n+1)周期分受け付けるまで前記第2の分周クロック信号をロウレベルに維持するロウパルス生成手段とを含むことを特徴とするクロック生成回路。 - 請求項1に記載のクロック生成回路であって、
前記分周手段は、
前記基準クロック信号をカウントするハイパルス幅カウンタと、
nを自然数とし、A=2nのときnを登録し、A=2n+1のとき(n+1)を登録するハイパルス幅レジスタと、
前記ハイパルス幅カウンタの値を前記ハイパルス幅レジスタの値と比較し、前記ハイパルス幅カウンタの値が前記ハイパルス幅レジスタの値に達したときハイパルス幅終了信号を出力するハイパルス幅比較器と、
前記基準クロック信号をカウントするロウパルス幅カウンタと、
nを登録するロウパルス幅レジスタと、
前記ロウパルス幅カウンタの値を前記ロウパルス幅レジスタの値と比較し、前記ロウパルス幅カウンタの値が前記ロウパルス幅レジスタの値に達したときロウパルス幅終了信号を出力するロウパルス幅比較器と、
前記ロウパルス幅終了信号に応答して前記ハイパルス幅カウンタを活性化し、前記ハイパルス幅終了信号に応答して前記ロウパルス幅カウンタを活性化し、分周クロック選択信号に応答して前記第1又は第2の分周クロック信号を選択するステート制御回路とを含み、
前記補正手段は、
前記ロウパルス幅終了信号をカウントするQカウンタと、
Qを登録するQレジスタと、
前記Qカウンタの値を前記Qレジスタの値と比較し、前記Qカウンタの値が前記Qレジスタの値に達したときQ終了信号を出力するQ比較器と、
前記Q終了信号をカウントするC/Dカウンタと、
C又はDを登録するC/Dレジスタと、
前記C/Dカウンタの値を前記C/Dレジスタの値と比較し、前記C/Dカウンタの値が前記C/Dレジスタの値に達したときC/D終了信号を出力するC/D比較器と、
前記ロウパルス幅終了信号をカウントするRカウンタと、
Rを登録するRレジスタと、
前記Rカウンタの値を前記Rレジスタの値と比較し、前記Rカウンタの値が前記Rレジスタの値に達したときR終了信号を出力するR比較器と、
前記Q終了信号に応答して前記分周クロック選択信号の論理レベルを変更し、かつ前記Q終了信号を受け付けた後の最初のロウパルス幅終了信号に応答して前記分周クロック選択信号の論理レベルを変更し、さらに前記C/D終了信号に応答して前記Rレジスタを活性化する補正判定回路とを含むことを特徴とするクロック生成回路。 - Aを自然数としたとき、周波数frefを有する基準クロック信号をA分周した第1の分周クロック信号と、前記基準クロック信号を(A+1)分周した第2の分周クロック信号とに基づいて、前記第1の分周クロック信号の周波数fref/Aと前記第2の分周クロック信号の周波数fref/(A+1)との間の周波数freqを有する出力クロック信号を生成するクロック生成方法であって、
B及びCを自然数とし、前記基準クロック信号の1周期:(前記出力クロック信号の1周期−前記第1の分周クロック信号の1周期)=B:Cとし、D=B−Cとし、C<Dの場合におけるB/Cの商をQ、余りをRとし、C>Dの場合におけるB/Dの商をQ、余りをRとしたとき、
前記クロック生成方法は、
C<Dのとき、前記第2の分周クロック信号を1周期分生成するステップと、
前記第2の分周クロック信号を生成した後、前記第1の分周クロック信号を(Q−1)周期分生成するステップと、
前記第2及び第1の分周クロック信号を生成するステップをC回繰り返すステップと、
前記C回繰り返すステップの後、前記第1の分周クロック信号をR周期分生成するステップと、
C>Dのとき、前記第1の分周クロック信号を1周期分生成するステップと、
前記第1の分周クロック信号を生成した後、前記第2の分周クロック信号を(Q−1)周期分生成するステップと、
前記第1及び第2の分周クロック信号を生成するステップをD回繰り返すステップと、
前記D回繰り返すステップの後、前記第2の分周クロック信号をR周期分生成するステップとを含むことを特徴とするクロック生成方法。 - 請求項4に記載のクロック生成方法であって、
前記第1の分周クロックを生成するステップは、
nを自然数とし、A=2nのとき、前記基準クロック信号をn周期分受け付けるまで前記第1の分周クロック信号をハイレベルに維持するステップと、
前記第1の分周クロック信号をハイレベルに維持するステップの後、前記基準クロック信号をn周期分受け付けるまで前記第1の分周クロック信号をロウレベルに維持するステップと、
A=2n+1のとき、前記基準クロック信号を(n+1)周期分受け付けるまで前記第1の分周クロック信号をハイレベルに維持するステップと、
前記第1の分周クロック信号をハイレベルに維持するステップの後、前記基準クロック信号をn周期分受け付けるまで前記第1の分周クロック信号をロウレベルに維持するステップとを含み、
前記第2の分周クロックを生成するステップは、
A=2nのとき、前記基準クロック信号をn周期分受け付けるまで前記第2の分周クロック信号をハイレベルに維持するステップと、
前記第2の分周クロック信号をハイレベルに維持するステップの後、前記基準クロック信号を(n+1)周期分受け付けるまで前記第2の分周クロック信号をロウレベルに維持するステップと、
A=2n+1のとき、前記基準クロック信号を(n+1)周期分受け付けるまで前記第2の分周クロック信号をハイレベルに維持するステップと、
前記第2の分周クロック信号をハイレベルに維持するステップの後、前記基準クロック信号を(n+1)周期分受け付けるまで前記第2の分周クロック信号をロウレベルに維持するステップとを含むことを特徴とするクロック生成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365367A JP4251640B2 (ja) | 2004-12-17 | 2004-12-17 | クロック生成回路及びその方法 |
CN2005101194274A CN1790915B (zh) | 2004-12-17 | 2005-11-11 | 时钟生成电路及其方法 |
US11/282,005 US7535981B2 (en) | 2004-12-17 | 2005-11-17 | Clock generation circuit and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365367A JP4251640B2 (ja) | 2004-12-17 | 2004-12-17 | クロック生成回路及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006174197A JP2006174197A (ja) | 2006-06-29 |
JP4251640B2 true JP4251640B2 (ja) | 2009-04-08 |
Family
ID=36595750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365367A Expired - Fee Related JP4251640B2 (ja) | 2004-12-17 | 2004-12-17 | クロック生成回路及びその方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7535981B2 (ja) |
JP (1) | JP4251640B2 (ja) |
CN (1) | CN1790915B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4315462B1 (ja) | 2008-04-23 | 2009-08-19 | シリコンライブラリ株式会社 | オーディオ参照クロックを生成可能な受信装置 |
JP5407087B1 (ja) | 2013-07-12 | 2014-02-05 | 邦彦 公山 | 分数分周回路 |
CN109104171A (zh) * | 2018-08-09 | 2018-12-28 | 成都黎声科技有限公司 | 一种pwm波形发生器 |
CN110413558A (zh) * | 2019-07-15 | 2019-11-05 | 广芯微电子(广州)股份有限公司 | 一种实现低功耗串口模块动态分频方法 |
CN113688081A (zh) * | 2021-07-06 | 2021-11-23 | 平头哥(上海)半导体技术有限公司 | 时钟电路、计算装置和片上系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2565248B2 (ja) | 1985-11-12 | 1996-12-18 | ソニー株式会社 | 分周回路 |
JPH02271717A (ja) | 1989-04-12 | 1990-11-06 | Toshiba Corp | 非整数の分周比を形成する分周回路 |
JPH05335940A (ja) | 1992-05-29 | 1993-12-17 | Fujitsu Ltd | 非整数分周回路 |
US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
JP3649874B2 (ja) | 1997-09-25 | 2005-05-18 | 三洋電機株式会社 | 分周回路 |
US7012984B2 (en) * | 1999-07-29 | 2006-03-14 | Tropian, Inc. | PLL noise smoothing using dual-modulus interleaving |
JP4631120B2 (ja) * | 2000-02-02 | 2011-02-16 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ |
US6392455B1 (en) * | 2001-03-30 | 2002-05-21 | Koninklijke Philips Electronics N.V. | Baud rate generator with fractional divider |
JP4587620B2 (ja) * | 2001-09-10 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | クロック制御方法と分周回路及びpll回路 |
JP4111932B2 (ja) * | 2004-05-21 | 2008-07-02 | 富士通株式会社 | クロック分周器とそのトリガ信号発生回路 |
-
2004
- 2004-12-17 JP JP2004365367A patent/JP4251640B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-11 CN CN2005101194274A patent/CN1790915B/zh not_active Expired - Fee Related
- 2005-11-17 US US11/282,005 patent/US7535981B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006174197A (ja) | 2006-06-29 |
CN1790915B (zh) | 2010-05-05 |
US20060133555A1 (en) | 2006-06-22 |
US7535981B2 (en) | 2009-05-19 |
CN1790915A (zh) | 2006-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889581B2 (en) | Digital DLL circuit | |
EP1605594B1 (en) | Clock frequency divider and trigger signal generation circuit for same | |
US9647642B2 (en) | Clock phase adjustment mechanism of a ring oscillator using a phase control signal | |
KR101057033B1 (ko) | 도트 클록 동기 생성회로 | |
JP2007094931A (ja) | 補正クロック発生回路及びそれを備えるusbデバイス | |
US9325322B2 (en) | Synchronization system and frequency divider circuit | |
JP2006279336A (ja) | クロック乗替装置、及び試験装置 | |
CN1790915B (zh) | 时钟生成电路及其方法 | |
US20020196056A1 (en) | Method and apparatus for data sampling | |
WO2010004747A1 (ja) | 多相クロック分周回路 | |
US8094698B2 (en) | Method for generating a spread spectrum clock and apparatus thereof | |
US7546481B2 (en) | Clock control circuit that generates and selects one of a divided clock signal and a multiplied clock signal as a bus clock signal | |
US20100201409A1 (en) | Frequency Divider Circuit | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
CN110611506B (zh) | 用于脉冲发生的方法和设备 | |
US20120294336A1 (en) | Fractional frequency division or multiplication using an oversampled phase rotator | |
JPH11214987A (ja) | Pll装置 | |
JP2011055118A (ja) | スペクトラム拡散クロック生成装置 | |
KR101006843B1 (ko) | 출력신호를 안정적으로 생성하는 동기화 회로 | |
JP2006270355A (ja) | 集積回路 | |
JP6254465B2 (ja) | 分周クロック生成回路 | |
US20100128836A1 (en) | Symmetry corrected high frequency digital divider | |
JP3517314B2 (ja) | クロック供給装置 | |
JP4882976B2 (ja) | クロック生成回路 | |
JP2008035048A (ja) | 周波数比較回路、pll周波数シンセサイザテスト回路及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071031 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071228 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |