JP4631120B2 - 周波数シンセサイザ、位相同期ループ周波数シンセサイザ - Google Patents
周波数シンセサイザ、位相同期ループ周波数シンセサイザ Download PDFInfo
- Publication number
- JP4631120B2 JP4631120B2 JP2000024940A JP2000024940A JP4631120B2 JP 4631120 B2 JP4631120 B2 JP 4631120B2 JP 2000024940 A JP2000024940 A JP 2000024940A JP 2000024940 A JP2000024940 A JP 2000024940A JP 4631120 B2 JP4631120 B2 JP 4631120B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- compensation
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
- H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
Description
【０００１】
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、リップル電流を正確に補償できる周波数シンセサイザに関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式を採用しており、使用周波数を空きチャネルに移行させるために、高速ロックアップが可能な周波数シンセサイザが必要となる。
【０００３】
図７の符号１０１は、そのような周波数シンセサイザの従来技術のものであり、分数分周方式のＰＬＬ(Phase lock loop)回路が用いられている。
この周波数シンセサイザ１０１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、補償回路１３７、制御回路１３８を有している。発振器１３１は、外部出力信号ＯＵＴを出力しており、その外部出力信号ＯＵＴは、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体集積回路装置内の他の回路とに入力されている。
【０００４】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を生成し、位相比較器１３４に出力する。該位相比較器１３４は、分周器１３２から入力された比較信号の位相と、基準クロック信号発生器１３３から入力された基準クロック信号の位相とを比較し、チャージポンプ回路１３５を制御して制御信号を発生させており、その制御信号は、ローパスフィルタ１３６を介して、発振器１３１に出力されている。
【０００５】
発振器１３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相が基準クロック信号の位相に一致するように動作する。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００６】
上記分周器１３２は、制御回路１３８によって制御され、分周値が周期的に変化するように構成されており、例えば、基準クロック信号の周波数が２００ｋＨｚであり、分周値が、その７周期(３５μｓｅｃ)の期間は５０００、また、１周期(５μｓｅｃ)の期間は５００１である場合、８周期を平均した平均分周値は５０００．１２５(＝５０００＋１／８)になり、外部出力信号ＯＵＴの周波数は、基準クロック信号の平均分周値倍の、１００００２５ｋＨｚとなる。
【０００７】
８周期中、６周期の分周値を４０００、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となり、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。
【０００８】
このように、平均分周値が小数点以下の桁まで値を有すれば、２５ｋＨｚや１２．５ｋＨｚ等の狭いチャネル間隔で、８００ＭＨｚや１ＧＨｚ等の高周波を用いることが可能となる。
【０００９】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とが一致せず、位相差が生じる。そのため、チャージポンプ回路１３５から出力される制御信号にリップル電流が含まれてしまう。
【００１０】
図８の符号ａは、分周値をＮとＮ＋１とで変化させた場合に、外部出力信号ＯＵＴがロックされた後、分周器１３２から出力された比較信号の波形を示している。符号ｂは基準クロック信号の波形を示しており、符号ｃは、比較信号の位相と基準クロック信号の位相とが一致しない結果、チャージポンプ回路１３５から出力される制御信号に含まれるリップル電流の波形である。
【００１１】
制御回路に含まれるリップル電流は、外部出力信号ＯＵＴにスプリアスを発生させてしまい、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１２】
この周波数シンセサイザ１０１は、ＤＡコンバータ１４１とコンデンサ１４２とを有する補償回路１３７が設けられており、ＤＡコンバータ１４１がコンデンサ１４２に印加する電圧を変化させ、リップル電流の電荷量と同じ電荷量で逆極性の補償電流を生成し、チャージポンプ回路１３５が出力する制御信号に重畳し、リップル電流をキャンセルしており、その結果、スプリアス成分のない外部出力信号ＯＵＴが得られる。
【００１３】
時間とともに変化するリップル電流の電荷量は、一定の単位電荷量の整数倍になるように変化している。その単位電荷量は、比較信号と基準クロック信号との位相差と、チャージポンプ回路の出力電流との積で示されており、上記のように、外部出力信号ＯＵＴの周波数が１００００２５ｋＨｚの場合、チャージポンプ回路１３５の出力電流が＋１ｍＡ又は−１ｍＡの定電流であるものとすると、下記Ｑr、
が単位電荷量となる。
【００１４】
そして、この単位電荷量Ｑrの±１倍から最大±７倍(±７Ｑr)の電荷量で、＋７Ｑr→＋５Ｑr→＋３Ｑr→＋１Ｑr→−１Ｑr→−３Ｑr→−５Ｑr→−７Ｑrの順序で、基準クロック信号と同じ周期で発生する。
【００１５】
そのようなリップル電流を補償するためには、コンデンサ１４２の容量をＣtとした場合、次式を満たす電圧Ｖe、
Ｃt・Ｖe＝Ｑr……(１０２)
を単位とし、ＤＡコンバータ１４１が−７Ｖe、−５Ｖe、−３Ｖe、−１Ｖe、＋１Ｖe、＋３Ｖe、＋５Ｖe、＋７Ｖeの大きさで出力電圧を変化させると、リップル電流と同じ電荷量で極性が逆向きの補償電流を発生させることができる。
【００１６】
しかし、上記(１０１)式から分かるように、リップル電流の電流量は、チャージポンプ回路１３５の出力電流に比例し、その出力電流は、温度変化等の影響により、変動してしまうため、リップル電流を正確に補償できないという問題がある。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、リップル電流を正確に補償できる技術を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、制御信号に応じて発振信号の周波数を制御する発振器と、上記発振信号を分周して比較信号を生成する分数分周方式の分周器と、基準クロック信号を生成する基準クロック信号発生器と、上記比較信号の位相と上記基準クロック信号の位相とを比較して位相差信号を出力する位相比較器と、上記位相差信号に応じた電流を出力するチャージポンプ回路と、上記チャージポンプ回路から出力される電流の高周波成分を除去して上記制御信号として上記発振器に供給するローパスフィルタと、上記制御信号に含まれるリップル電流を補償するための補償電流を上記チャージポンプ回路の出力端に供給する補償回路と、を有し、上記チャージポンプ回路は電流源を含み、上記チャージポンプ回路から出力される電流は上記電流源の電流に対応しており、上記分周器は、上記発振信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラの出力信号を分周して上記比較信号として出力するカウンタとを含み、上記補償電流は、上記チャージポンプ回路の上記電流源の電流と上記プリスケーラの出力信号とに基づいて決定される。
また、請求項２に記載の周波数シンセサイザは、請求項１に記載の周波数シンセサイザであって、上記チャージポンプ回路の上記電流源に選択的に接続される検出用コンデンサを含み、上記検出用コンデンサの電圧から基準電圧を生成する補正回路を更に有し、上記補償回路は、上記基準電圧に応じた電圧を出力する電圧発生器と、上記電圧発生器と上記チャージポンプ回路の出力端との間に接続されている補償用コンデンサとを含み、上記検出用コンデンサと上記補償用コンデンサとの容量比が、上記プリスケーラの一方の分周値と、周期的に変化する上記分数分周の一周期と、上記分数分周の一方の分周値の期間とに基づいて決定され、上記基準電圧を生成するための上記検出用コンデンサの上記電圧は、上記プリスケーラの一方の分周値の一周期に対応する期間に上記チャージポンプ回路の上記電流源の電流により上記検出用コンデンサを充放電したものである。
更に、請求項３に記載の周波数シンセサイザは、請求項２に記載の周波数シンセサイザであって、上記検出用コンデンサにおける第１の充放電の時間と第２の充放電の時間の差が上記一方の分周値で分周された上記発振信号の一周期の期間になるように設定されており、上記第１の充放電による上記検出用コンデンサの電圧と上記第２の充放電による上記検出用コンデンサの電圧との差から上記基準電圧を生成する。
更に、請求項４記載の周波数シンセサイザは、請求項２又は３に記載の周波数シンセサイザであって、上記電圧発生器は上記基準電圧の整数倍の電圧を上記補償用コンデンサに出力する。
請求項５記載の発明は、ＶＣＯ出力信号を生成する電圧制御可変周波数発振回路と、上記ＶＣＯ出力信号を分周して分周出力信号を生成する可変Ｎ分周回路と、基準クロック信号生成回路と、分周出力信号と基準クロック信号とを比較して位相差時間信号を出力する位相比較回路と、位相差時間信号に対応するパルス幅を持つ電流パルスを出力するチャージポンプ回路と、上記分周回路における可変Ｎ分周によって生じるチャージポンプ出力電流のリップル成分を相殺するスプリアス補償回路と、上記チャージポンプ回路からの出力電流と上記スプリアス補償回路からの出力電荷との和を入力して制御信号を上記発振回路に供給するローパスフィルタと、上記スプリアス補償回路に対する電圧を生成する補償電圧生成回路と、を有し、上記可変Ｎ分周回路が、上記ＶＣＯ出力信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラ出力によって駆動されて上記位相比較回路の入力を駆動するカウンタとを含み、上記補償電圧生成回路が生成する電圧が、プリスケーラ出力クロック周期と上記チャージポンプ回路の出力電流とに基づいている、位相同期ループ周波数シンセサイザである。
請求項６記載の発明は、請求項５に記載の位相同期ループ周波数シンセサイザであって、上記スプリアス補償回路が、一方の端子が上記チャージポンプ回路の出力に結合された補償用コンデンサと、上記補償用コンデンサの他方の端子を駆動する電圧発生器とを有し、Ｃ×ΔＶ（Ｃは補償用コンデンサの静電容量、ΔＶは電圧発生器の電圧変化量）の電荷を上記補償用コンデンサに生成する。
【００１９】
本発明は以上のように構成されており、発振器が出力する発振信号を分周器内のプリスケーラがその分周値を周期的に変化させながら発振信号を分周し、それに応じてカウンタが動作して比較信号を生成しており、その比較信号と、基準クロック信号とが位相比較器に入力されている。
【００２０】
位相比較器は、チャージポンプ回路を動作させており、入力された基準クロック信号の位相と比較信号の位相とを比較し、その位相差に応じてチャージポンプ回路が定電流の電流を出力し、ローパスフィルタでその高周波成分を除去することで制御信号を生成している。
【００２１】
発振器には、ローパスフィルタから出力された制御信号が入力されており、発振器はその制御信号に基いて、発振信号の周波数を変化させる。その結果、発振信号の周波数は、基準クロック信号の周波数の平均分周値倍になり、それにより、発振信号を高周波化すると共に、チャネル間隔を短かくしている。
【００２２】
この周波数シンセサイザには、補償回路が設けられており、制御信号に含まれるリップル電流とは逆極性の補償電流を発生し、その補償電流を制御信号に重畳するので、制御信号に含まれるリップル電流がキャンセルされ、発振信号のスプリアス成分が除去される。
【００２３】
しかし、リップル電流の電荷量が変動し、補償電流と一致しなくなると、リップル電流を正確にキャンセルできなくなってしまう。
そこで、補償電流の電流量をチャージポンプ回路の出力電流量の変化に追随させる周波数シンセサイザが提案されている。リップル電流の電荷量はチャージポンプ回路の出力電流の電流量に比例するため、一度、補償電流の基準となる電荷量をリップル電流の電荷量に一致させると、リップル電流が変化しても補償電流がそれに追随するため、補償電流の電荷量がリップル電流の電荷量と逆極性で正確に等しくなる。
【００２４】
その周波数シンセサイザの補償回路は、補償用コンデンサと電圧発生器とを有し、補償用コンデンサの一端がチャージポンプ回路の出力端に接続され、他端が電圧発生器に接続され、電圧発生器が入力された基準電圧に基いて補償用コンデンサに印加する電圧を変化させ、補償電流を生成する。この基準電圧は、補正回路から供給される。この補正回路は、チャージポンプ回路によって充電又は放電される検出用コンデンサを有し、その検出用コンデンサの電圧を基準電圧として出力する。すると、補償電流の電流量がチャージポンプ回路の出力電流の電流量に追随し、その結果、補償電流の電荷量をリップル電流の電荷量に追随させることができる。
【００２５】
しかしながら、リップル電流の単位電荷量は、比較信号と基準クロック信号との位相差と、チャージポンプ回路の出力電流との積で現われており、基準クロック信号と同じ周期で、単位電荷量の整数倍で変化しながら発生する。
【００２６】
このため、リップル電流の単位電荷量に関係する発振信号と無関係に、検出用コンデンサの充放電時間を設定してしまうと、発振信号の周期が変化したときに、発振信号の変化に追随して充放電時間が変化せず、検出用コンデンサに充放電される電荷も変化しない。
【００２７】
従って、検出用コンデンサに充放電される電荷によって規定される補償電流の電流量が、発振信号の変化後の出力電流の電流量に追随できなくなり、補償電流の電荷量をリップル電流の電荷量に追随させてリップル電流をキャンセルすることができなくなる。
【００２８】
しかしながら、本発明では、基準電圧を決定する際に、周期的に変化するプリスケーラの分周値の一方の分周値と、周期的に変化する分周値の一周期と、一方の分周値の期間とに基づいて、検出用コンデンサと補償用コンデンサとの容量比を定めており、その容量比を満たす検出用コンデンサをプリスケーラの一周期分の期間だけチャージポンプ回路の出力電流で充放電させ、該充放電の際に検出用コンデンサの両端に現れる電圧から基準電圧を生成している。
【００２９】
このため、発振信号の周期が変動すると、その変動に対応して基準電圧も変動する。
補償回路では、電圧発生器が基準電圧に応じた電圧を補償用コンデンサに出力し、補償用コンデンサが充放電されることで補償電流が生成されるので、基準電圧が変動すると補償電流の電流量も変動し、補償電流を発振信号の変化が原因となるチャージポンプ回路の出力電流の電流量の変動に追随させることができる。
【００３０】
従って、発振信号が変化した後にも、補償電流の電荷量をリップル電流の電荷量に追随させることができ、リップル電流を正確にキャンセルすることが可能になる。
【００３１】
また、検出用コンデンサの充放電時間を異ならせ、各充放電時間の差が一方の分周値で分周された前記発振信号の一周期分の期間になるようにして、検出用コンデンサの充電又は放電を少なくとも二回行い、各充放電において検出用コンデンサに現れた電圧を記憶し、その電圧の差から、基準電圧を得ている。このようにすることで、充放電を制御するスイッチが導通状態から遮断状態に転じる時間と、遮断状態から導通状態に転じる時間の差等に起因する電圧値の誤差を基準電圧から除去することができるので、補償電流の電荷量をリップル電流の電荷量に(逆極性で)正確に等しくすることができる。
【００３２】
【発明の実施の形態】
図１を参照し、符号１は本発明の周波数シンセサイザの第一例であり、半導体集積回路装置内に設けられている。
【００３３】
この周波数シンセサイザ１は、発振器３１(電圧制御発振器)、分周器３２、基準クロック信号発生器３３、位相比較器３４、チャージポンプ回路３５、ローパスフィルター３６、制御回路３８、補正回路１０および補償回路３７を有しており、発振器３１、分周器３２、位相比較器３４、チャージポンプ回路３５、ローパスフィルタ３６が、ＰＬＬループを構成している。発振器３１が出力する外部出力信号ＯＵＴは、半導体集積回路装置内の他の回路に供給されると共に、分周器３２にも出力されている。
【００３４】
分周器３２は、制御回路３８によって制御され、分周値を周期的に変化させるように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周し、比較信号を生成するようにされている。
【００３５】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生しており、その基準クロック信号と上記比較信号とが位相比較器３４に入力されている。
位相比較器３４は、両方の信号の位相を比較して位相差を求め、その位相差に基いてチャージポンプ回路３５を制御し、チャージポンプ回路３５は、入力された位相差信号を電流変換し、制御信号として、ローパスフィルタ３６を介して発振器３１に出力する。
【００３６】
発振器３１は、入力された制御信号に従い、比較信号と基準クロック信号との位相差を小さくする方向に外部出力信号ＯＵＴの周波数を変化させ、外部出力信号ＯＵＴの周波数が基準クロック信号を分周器３２の平均分周値倍した値になったところでＰＬＬループがロックするように構成されている。
【００３７】
分周器３２の分周値が、例えば基準クロック信号の７周期の期間はＮ、１周期の期間はＮ＋１として、７周期と１周期の合計の８周期を単位として(以下でこの単位を分数分周の一周期と称する)、周期的に分周値を変化させる場合には、平均分周値はＮ＋１／８となる。基準クロック信号が２００ｋＨｚであり、上記Ｎが５０００である場合、外部出力信号ＯＵＴは周波数１００００２５ｋＨｚとなる。
【００３８】
チャージポンプ回路３５の出力段は、図２に示すように、ソース用の定電流回路４１と、シンク用の定電流回路４２と、ソース側のスイッチ４４1と、シンク側のスイッチ４４2とを有しており、位相比較器３４によってそれらのスイッチ４４1、４４2が制御され、ソース用の定電流回路４１とシンク用の定電流回路４２のいずれか一方が、基準クロック信号と比較信号の位相差に応じた時間だけ、出力端子に接続される。その結果、チャージポンプ回路３５は、位相差に応じた時間だけ、定電流が流入／流出するように構成されている。
【００３９】
そして、チャージポンプ回路３５で流入／流出する定電流が、制御信号となり、その制御信号は、ローパスフィルタ３６を介して、発振器３１に出力される。
発振器３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相を基準クロック信号の位相に一致させるように動作する。
【００４０】
補正回路１０は、図２に示すように、第１のスイッチ２１と、第２のスイッチ２２と、検出用コンデンサ２３とを有しており、検出用コンデンサ２３の一端は接地電位に接続されている。検出用コンデンサ２３の他端は、第１のスイッチ２１と第２のスイッチ２２を介して電源電圧Ｖccのラインとシンク用の定電流回路４２にそれぞれ接続されており、第１のスイッチ２１が閉状態で、且つ第２のスイッチ２２が開状態のときには、検出用コンデンサ２３の他端の電圧Ｖ23が電源電圧Ｖccになるまで充電される。
【００４１】
他方、第１のスイッチ２１が開状態、第２のスイッチ２２が閉状態のときには、検出用コンデンサ２３の他端の電圧Ｖ23はシンク用の定電流回路４２の出力電流Ｉoutで定電流放電され、単位時間当たりＩout／Ｃtの割合でその電圧が降下する。
【００４２】
補正回路１０内には、ＡＤコンバータ２５と、第１、第２のラッチ２６、２７と、減算回路２８と、ＤＡコンバータ２９とが設けられており、検出用コンデンサ２３の電圧は、ＡＤコンバータ２５でディジタル値に変換され、第１のラッチ２６又は第２のラッチ２７に記憶されるように構成されている。
【００４３】
第１のラッチ２６の記憶内容と第２のラッチ２７の記憶内容とが、減算回路２８で減算され、その減算値がＤＡコンバータ２９に出力される。その結果、第１のラッチ２６に記憶されたディジタル値と、第２のラッチ２７に記憶されたディジタル値の差分が、ＤＡコンバータ２９によりアナログ値に再変換され、そのアナログ値が基準電圧として補償回路３７に出力される。
【００４４】
補償回路３７には、補償電流を生成するための電圧を生成する電圧発生器４５と、補償電流生成用の補償用コンデンサ４６とが設けられており、補正回路１０から基準電圧が入力されると、電圧発生器４５が基準電圧に基づいて電圧を生成し、補償用コンデンサ４６に出力し、補償用コンデンサ４６を充放電させることで補償電流を生成する。そして、この補償電流を制御信号に重畳することにより、リップル電流をキャンセルするように構成されている。
【００４５】
上記のような構成を有する周波数シンセサイザ１が、リップル電流をキャンセルする動作について、図５のタイミングチャートを用いて、その動作順序を説明すると、予め、補償回路３７や補正回路１０が動作をしない状態で、周波数シンセサイザ１のＰＬＬループをロックさせて、外部出力信号ＯＵＴの周波数がある程度安定した状態にしておく。この状態から、第１のスイッチ２１が閉状態、第２のスイッチ２２が開状態になり、検出用コンデンサ２３の電圧Ｖ23が電源電圧Ｖccに充電される。
【００４６】
次に、第１のスイッチ２１が開状態(図５符号ａ)、第２のスイッチ２２が閉状態になると(符号ｂ)、検出用コンデンサ２３の他端はシンク用の定電流回路４２に接続され、シンク用の定電流回路４２の出力電流Ｉoutによって定電流放電される。
【００４７】
補正回路１０には、分周器３２の出力が接続され、該分周器３２で分周された外部出力信号ＯＵＴが入力されている。第２のスイッチ２２が閉状態を維持する期間は、分周された外部出力信号ＯＵＴの周期の整数倍になるように、制御回路３８で制御されている。
【００４８】
このとき、分周器３２では外部出力信号ＯＵＴがＮ，Ｎ＋１の２種類の分周値で分周される。ここで、分周器３２は、図３に示すように、１／Ｎp、１／(Ｎp＋１)の固定分周が可能なプリスケーラ３２１と、プリスケーラ３２１の出力信号に応じて動作するメインカウンタ３２２及びサブカウンタ３２３と、加算器(アダー)３２４とで構成されている。この分周器３２の分周値Ｎａは、
【００４９】
Ｎａ＝Ｎp×Ｎmain＋Ｎsub
で与えられ、Ｎp＝２xとすると、
０≦Ｎsub＜２x，２x≦Ｎmain＜２y(ｙ＞ｘ)
の関係が成立する。例えば、サブカウンタ３２３を５ビットカウンタ、メインカウンタ３２２を１１ビットカウンタとすると、Ｎp＝３２、Ｎp＋１＝３３、２x＝２5，２y＝２11となる。サブカウンタ３２３にはＮsubがセットされ、メインカウンタ３２２にはＮmainがセットされる。以下、外部出力信号ＯＵＴがプリスケーラ３２１で１／Ｎpに分周された信号の周期を用いて、検出用コンデンサ２３が充放電される場合について説明する。
【００５０】
プリスケーラ３２１で分周された外部出力信号ＯＵＴの周波数をｆvco／Ｎp、検出用コンデンサ２３の容量をＣtとし、２周期分の時間{２×(Ｎp／ｆvco)}だけ閉状態を維持するものとすると、検出用コンデンサ２３の電圧Ｖ23は、
と表せる。
上記Ｖerrは、第２のスイッチ２２が閉状態から開状態に移行する時間と、開状態から閉状態に移行する時間の差や、その他の原因による誤差電圧である。
【００５１】
２×(Ｎp／ｆvco)の時間が経過した後、第２のスイッチ２２が開状態になると、ＡＤコンバータ２５が動作を開始し、検出用コンデンサ２３の電圧Ｖ23をディジタル値に変換する(符号ｄ)。そのディジタル値は、第１のラッチ２６に記憶される(符号ｅ)。
【００５２】
第２のスイッチ２２が開状態になった後、第１のスイッチ２１が再度閉状態になると(符号ｆ)、検出用コンデンサ２３は充電され、その電圧Ｖ23は電源電圧Ｖccとなる。
【００５３】
その状態から第１のスイッチ２１が開状態、第２のスイッチ２２が閉状態になると(符号ｇ、ｈ)、検出用コンデンサ２３はシンク用の定電流回路４２に接続され、検出用コンデンサ２３は定電流放電を開始する(符号ｉ)。
【００５４】
このとき、第２のスイッチ２２は、プリスケーラ３２１で分周された外部出力信号ＯＵＴの１周期分の時間だけ閉状態を維持すると、検出用コンデンサ２３の電圧Ｖ23は、
となる。
【００５５】
このときにも、外部出力信号ＯＵＴは、分周器３２のプリスケーラ３２１でＮp，Ｎp＋１の２種類の分周値で分周されるが、ここではＮpなる分周値で分周される場合について説明する。
【００５６】
１×(Ｎp／ｆvco)の期間が経過し、第２のスイッチ２２が開状態に転じた後、ＡＤコンバータ２５が動作を開始し、検出用コンデンサ２３の電圧Ｖ23をディジタル値に変換する(符号ｊ)。そのディジタル値は第２のラッチ２７に記憶される(符号ｋ)。
【００５７】
このように、第１、第２のラッチ２６、２７にディジタル値が記憶された後、減算回路２８によって、第１、第２のラッチ２６、２７に記憶されたディジタル値の差が求められる。第１のラッチ２６に記憶された電圧値をＶ1、第２のラッチ２７に記憶された電圧値をＶ2とすると、その差分の電圧Ｖdは、
となり、誤差電圧Ｖerrが消去される。
【００５８】
従って、減算回路２８から出力される電圧Ｖdを示すディジタル値には誤差電圧Ｖerrは含まれていない。そのディジタル値はＤＡコンバータ２９によって実際の電圧に変換され、基準電圧Ｖdとして補償回路３７に出力される。
【００５９】
外部出力信号ＯＵＴが、分周器３２で、基準クロック信号のＴ1、Ｔ2周期の期間にそれぞれＮ、Ｎ＋１なる分周値で分周され、平均分周値がＮ＋｛Ｔ2／(Ｔ1＋Ｔ2)｝となる場合、外部出力信号ＯＵＴの周波数をｆvcoとすると、リップル電流の電荷量は、下記Ｑr、
【００６０】
Ｑr＝｛Ｔ 2 ／(Ｔ1＋Ｔ2)｝・(１／ｆvco)・Ｉout・(１／２)……(４)
を単位電荷量とし、その整数倍の電荷量となる。なお、(４)式で(Ｔ1＋Ｔ2)は、分数分周の一周期に相当する。
【００６１】
補償回路３７内の補償用コンデンサ４６の容量をＣ0、電圧発生器４５の電圧変化量をＶADとすると、補償電流の電荷量は、Ｃ0・ＶADになる。ＡＤコンバータ４５の電圧変化量ＶADは、入力された基準電圧Ｖdの整数倍になるものとすると、電圧変化量ＶADの最小値は基準電圧Ｖdに等しく、その場合の補償電流の電荷量Ｑ0は、
Ｑ0＝Ｃ0・Ｖd……(５)
となる。
【００６２】
上記電荷量Ｑ0が補償電流の単位電荷量であり、リップル電流を正確にキャンセルするためには、その単位電荷量Ｑ0を、リップル電流の単位電荷量Ｑrに等しくする必要がある。従って、次式、
Ｑ0＝Ｑr……(６)
を満たす必要がある。
【００６３】
ソース用の定電流回路４１の出力電流がシンク用の定電流回路４２の出力電流Ｉoutと等しいものとし、上記(３)〜(６)式を連立させ、整理するとＱ0、Ｑr、Ｉout、Ｖd、ｆvcoが消去され、下記条件式が導かれる。
【００６４】
Ｃ0／Ｃt＝Ｔ 2 ／｛２×(Ｔ1＋Ｔ2)×Ｎp｝……(７)
この条件式(７)を満たすように、すなわち左辺の容量Ｃ0、Ｃtの比Ｃ0／Ｃtが右辺の値になるように、補償用コンデンサ４６、検出用コンデンサ２３の容量を設定する。
【００６５】
このように、補償用コンデンサ４６、検出用コンデンサ２３の容量比Ｃ0／Ｃtが(７)式を満たすようにしておけば、補償電流の単位電荷量Ｑ0が、リップル電流の単位電荷量Ｑrに等しくなるようにすることができる。しかも、上記(７)式の右辺には出力電流Ｉoutの項が含まれていないので、Ｃ0／Ｃtが(７)式を満たしている場合には、出力電流Ｉoutの電流量が変動しても、補償電流の電流量がその変化に追随し、リップル電流を正確にキャンセルできるようになっている。
【００６６】
補償用コンデンサ４６、検出用コンデンサ２３を半導体集積回路装置内に形成する場合、その容量Ｃ0、Ｃtを設計値通りにすることは難しいが、補償用コンデンサ４６と、検出用コンデンサ２３を同じ材質、同じ構造にした場合、容量の比Ｃ0／Ｃtは一定にしやすい。
【００６７】
また、温度等の影響によって容量Ｃ0、Ｃtの値が変動する場合でも、補償用コンデンサ４６、検出用コンデンサ２３が、同じ材質・構造で、同じ半導体集積回路装置内に形成されている場合は、その容量変化の割合は同じであり、容量の比Ｃ0／Ｃtは変化しないので、上記(７)式を逸脱するようなことはない。
【００６８】
なお、上記(７)式で、Ｔ1＝７、Ｔ2＝１、Ｎp＝３２とし、平均分周値が３２＋１／８となった場合には、(７)式は
Ｃ0／Ｃt＝１／｛２×（７＋１)×３２｝……(８)
＝１／５１２
となり、補償用コンデンサ４６の容量Ｃtは、検出用コンデンサ２３の容量Ｃ0の５１２倍となり、検出用コンデンサ２３の容量Ｃ0が０．１ｐＦであれば、補償用コンデンサ４６の容量Ｃtは、５１．２ｐＦとなる。
【００６９】
従って、補償用コンデンサ４６、検出用コンデンサ２３を同じ材質、同じ構造の０．１ｐＦのコンデンサで構成する場合には、補償用コンデンサ４６と、検出用コンデンサ２３とを、それぞれを５１２個、１個のコンデンサで構成すればよいことになる。
【００７０】
このとき、チャージポンプ回路３５の出力電流Ｉoutを１ｍＡ、外部出力信号ＯＵＴの周波数を１ＧＨｚとすると、基準電圧Ｖdは、上記(３)式より、
Ｖd＝１(ｍＡ)・｛１×３２／１(ＧＨｚ)｝／５１．２(ｐＦ)
＝０．６２５(Ｖ)
となる。
【００７１】
ところで、本発明と同様にリップル電流を正確に補償する目的で、図４に示すような回路が、本発明の発明者等によって既に考案されている。なお、図４は、図１に加えて水晶発振器１１が設けられているほかは図１と構成が共通なので、符号も図１と同じものを付し、各構成については説明を省略している。
【００７２】
この回路１には、図４に示すように水晶発振器１１が設けられており、検出用コンデンサ２３の充放電時間を、水晶発振器１１が出力する１０ＭＨｚ程度のクロック信号に基づいて決定している。
【００７３】
水晶発振器１１のクロック信号の周波数をｆrとしたときに、検出用コンデンサ２３の両端の電圧が電源電圧Ｖccにある状態から、水晶発振器１１のクロック信号の２周期分の時間(２／ｆr)だけ定電流放電させ、検出用コンデンサ２３の両端の電圧Ｖ1を求め、その後、検出用コンデンサ２３の両端の電圧を電源電圧Ｖccに復帰させ、水晶発振器１１のクロック信号の１周期分の時間(１／ｆr)だけ定電流放電させて、検出用コンデンサ２３の両端の電圧Ｖ2を求めたときに、その差分電圧Ｖdを求めると、
Ｖd＝Ｖ1−Ｖ2＝Ｉout・(１／ｆr)／Ｃt……(３)′
となる。
【００７４】
また、分周器３２の平均分周値がＮ＋１／８である場合、外部出力信号ＯＵＴの周波数をｆvcoとすると、リップル電流の電荷量は、下記Ｑr、
Ｑr＝(１／８)・(１／ｆvco)・Ｉout・(１／２)……(４)′
を単位電荷量とし、その整数倍の電荷量となる。
【００７５】
さらに、補償回路３７内の補償用コンデンサ４６の容量をＣ0、電圧発生器４５の電圧変化量をＶADとすると、補償電流の電荷量は、Ｃ0・ＶADになる。ＡＤコンバータ４５の電圧変化量ＶADは、入力された基準電圧Ｖdの整数倍になるものとすると、電圧変化量ＶADの最小値は基準電圧Ｖdに等しく、その場合の補償電流の電荷量Ｑ0は、
Ｑ0＝Ｃ0・Ｖd……(５)′
となる。
【００７６】
上記電荷量Ｑ0が補償電流の単位電荷量であり、リップル電流を正確にキャンセルするためには、その単位電荷量Ｑ0を、リップル電流の単位電荷量Ｑrに等しくする必要がある。従って、次式、
Ｑ0＝Ｑr……(６)′
を満たす必要がある。
【００７７】
こうして、上記(３)′〜(６)′式を連立させ、整理するとＱ0、Ｑr、Ｉout、Ｖdが消去され、下記条件式が導かれる。
Ｃ0／Ｃt＝(ｆr／ｆvco)・(１／１６)……(７)′
図４に示した回路では、(７)′式を満たすように、補償用コンデンサ、検出用コンデンサ４６、２３の容量Ｃ0、Ｃtを決定しておけば、出力電流Ｉoutの影響に関わらず、リップル電流を補償するように補償電流を出力することができる。
【００７８】
しかも、検出用コンデンサ２３の充放電時間を決定するために水晶発振器１１から出力されるクロック信号を用いている。このクロック信号は、常に一定周期(１／ｆr)を有しているので、ＰＬＬループがロックする前の状態であって、発振器３１の出力周波数ｆvcoが定まらない状態においてもリップル電流の補償ができるという利点がある。
【００７９】
しかしながら上記(７)′式の右辺には、(ｆr／ｆvco)なる項があるので、(ｆr／ｆvco)が変化すると、(７)′式を満足させるためには、補償用コンデンサ４６と検出用コンデンサ２３の容量比を変化させなければならないことになる。
【００８０】
このため、水晶発振器１１のクロック信号が温度補償されてｆrが一定値になっていたとしても、発振器３１が数種類の周波数を有する外部出力信号ＯＵＴを出力可能な場合には、(７)′式を満たす周波数ｆvcoの外部出力信号ＯＵＴが出力されている状態から、異なる周波数ｆvco ′の外部出力信号ＯＵＴを出力すると、周波数ｆvco ′の変化に対応して、(Ｃ0／Ｃt)を変化させなければ(７)′式を満たすことができないので、異なる周波数の外部出力信号ＯＵＴを出力するたびに、(Ｃ0／Ｃt)を調整しなければ、リップル電流を正確にキャンセルすることができなくなってしまうという事情があった。
【００８１】
しかしながら、本発明では、上記(７)式にみるように、Ｃ0／Ｃtの右辺には、出力電流Ioutや、発振器３１の出力周波数ｆvcoの項は現れておらず、分周値が一定であれば定数になるので、(７)式を満たした状態から、発振器３１が異なる周波数を出力した場合でも、(７)式を逸脱することなく、リップル電流を正確にキャンセルすることができ、外部出力信号ＯＵＴの周波数に合わせて、補償用コンデンサ、検出用コンデンサ４６、２３の容量比Ｃ0／Ｃtを再調整する必要がない。
【００８２】
さらに、水晶発振器１１を用いた図４の回路の場合、水晶発振器１１の出力周波数は１０ＭＨｚ程度なので、その周期は１００nsec程度となり、その１００nsec程度を単位時間として検出用コンデンサ２３を充電していたが、本発明では、外部出力信号ＯＵＴの周波数が１ＧＨｚ程度であって、分周比が３２や、１６の場合には、分周器３３の出力信号の周期は、それぞれ３２nsec、１６nsecになるので、図４に示した回路に比して、短時間で検出用コンデンサ２３を充放電させることができる。
【００８３】
このため、短い充放電時間に対応するように、検出用コンデンサ２３の容量Ｃtを小さくすることができ、特に当該周波数シンセサイザ１を半導体集積回路に形成する際には、回路規模を小さくすることができるので、有用である。
【００８４】
以上は、補償回路３７が、一個のコンデンサ(補償用コンデンサ４６)に電圧を印加する場合について説明したが、本発明は、そのような補償回路３７を有する周波数シンセサイザ１に限定されるものではない。
【００８５】
例えば、上述した補償回路３７に替え、図６に示す補償回路３７'を用いた周波数シンセサイザ２(本発明の第二例)も本発明に含まれる。
この周波数シンセサイザ２は、補償回路３７'以外は第一例の周波数シンセサイザ１と同じ構成であり、全体動作の説明は省略する。
【００８６】
該補償回路３７'は、複数の検出用コンデンサ５３と、複数のスイッチ５４と、電圧発生器５１とを有している。電圧発生器５１は、二個の電源５１1、５１2を有しており、各コンデンサ５３の一端は、それぞれスイッチ５４を介して二個の電源５１1、５１2に接続され、他端はチャージポンプ回路３５の出力端子に接続されている。
【００８７】
補正回路１０から入力された基準電圧Ｖdは、電圧発生器５１に入力され、その電圧発生器５１は、二個の電源５１1、５１2の出力電圧を、基準電圧Ｖdの大きさだけ異ならせる。
【００８８】
スイッチ５４は、各コンデンサ５３を、二個の電源５１1、５１2のうちのいずれか一方に接続するように構成されており、コンデンサ５３の容量をＣ0とすると、１個のコンデンサ５３の接続を電源５１1、５１2の一方から他方に切り換えることで、±Ｃ0・Ｖd(＝Ｑr)の電荷量の補償電流を発生させることができる。従って、Ｍ個のコンデンサ５３の接続を切り替えた場合、電荷量±Ｍ・Ｑrの補償電流を発生させることができる。
【００８９】
この補償回路３７'と補正回路１０でも、チャージポンプ回路３５の出力電流Ｉoutの変動や容量Ｃ0、Ｃtの変動の影響を受けず、リップル電流を正確にキャンセルすることができる。
【００９０】
また、上記実施形態では、分数分周の一周期内で、分周器３２内のプリスケーラ３２１の分周値をＮp、Ｎp＋１の二種類で変化させて外部出力信号ＯＵＴを分周する場合について説明したが、本発明はこれに限らず、分数分周の一周期内で、分周器３２の分周値を例えば３種類や、４種類等の複数種類の分周値にして、外部出力信号ＯＵＴを分周するような構成にしても良い。
【００９１】
【発明の効果】
チャージポンプ回路の出力電流の変動、補償回路内のコンデンサの容量変動、外部出力信号の周波数等による影響を受けることなく、リップル電流を正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの第一例を示すブロック図
【図２】その周波数シンセサイザのチャージポンプ回路と補正回路の内部ブロック図
【図３】分周器３２の内部ブロック図
【図４】本発明に関係する別の周波数シンセサイザの構成を示すブロック図
【図５】補正回路の動作を説明するためのタイミングチャート
【図６】本発明の周波数シンセサイザの第二例を示す部分ブロック図
【図７】従来技術の周波数シンセサイザを示すブロック図
【図８】リップル電流を説明するためのタイミングチャート
【符号の説明】
１、２……周波数シンセサイザ １０……補正回路 ２３……検出用コンデンサ ３１……発振器 ３２……分周器 ３４……位相比較器 ３５……チャージポンプ回路 ３７、３７'……補償回路 ４５、５１……電圧発生器 ４６、５３……補償用コンデンサ
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、リップル電流を正確に補償できる周波数シンセサイザに関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式を採用しており、使用周波数を空きチャネルに移行させるために、高速ロックアップが可能な周波数シンセサイザが必要となる。
【０００３】
図７の符号１０１は、そのような周波数シンセサイザの従来技術のものであり、分数分周方式のＰＬＬ(Phase lock loop)回路が用いられている。
この周波数シンセサイザ１０１は、セルラー電話機の送受信回路を構成する半導体集積回路装置内に設けられており、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６、補償回路１３７、制御回路１３８を有している。発振器１３１は、外部出力信号ＯＵＴを出力しており、その外部出力信号ＯＵＴは、分周器１３２と、この周波数シンセサイザ１０１が設けられた半導体集積回路装置内の他の回路とに入力されている。
【０００４】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を生成し、位相比較器１３４に出力する。該位相比較器１３４は、分周器１３２から入力された比較信号の位相と、基準クロック信号発生器１３３から入力された基準クロック信号の位相とを比較し、チャージポンプ回路１３５を制御して制御信号を発生させており、その制御信号は、ローパスフィルタ１３６を介して、発振器１３１に出力されている。
【０００５】
発振器１３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相が基準クロック信号の位相に一致するように動作する。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００６】
上記分周器１３２は、制御回路１３８によって制御され、分周値が周期的に変化するように構成されており、例えば、基準クロック信号の周波数が２００ｋＨｚであり、分周値が、その７周期(３５μｓｅｃ)の期間は５０００、また、１周期(５μｓｅｃ)の期間は５００１である場合、８周期を平均した平均分周値は５０００．１２５(＝５０００＋１／８)になり、外部出力信号ＯＵＴの周波数は、基準クロック信号の平均分周値倍の、１００００２５ｋＨｚとなる。
【０００７】
８周期中、６周期の分周値を４０００、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となり、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。
【０００８】
このように、平均分周値が小数点以下の桁まで値を有すれば、２５ｋＨｚや１２．５ｋＨｚ等の狭いチャネル間隔で、８００ＭＨｚや１ＧＨｚ等の高周波を用いることが可能となる。
【０００９】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とが一致せず、位相差が生じる。そのため、チャージポンプ回路１３５から出力される制御信号にリップル電流が含まれてしまう。
【００１０】
図８の符号ａは、分周値をＮとＮ＋１とで変化させた場合に、外部出力信号ＯＵＴがロックされた後、分周器１３２から出力された比較信号の波形を示している。符号ｂは基準クロック信号の波形を示しており、符号ｃは、比較信号の位相と基準クロック信号の位相とが一致しない結果、チャージポンプ回路１３５から出力される制御信号に含まれるリップル電流の波形である。
【００１１】
制御回路に含まれるリップル電流は、外部出力信号ＯＵＴにスプリアスを発生させてしまい、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１２】
この周波数シンセサイザ１０１は、ＤＡコンバータ１４１とコンデンサ１４２とを有する補償回路１３７が設けられており、ＤＡコンバータ１４１がコンデンサ１４２に印加する電圧を変化させ、リップル電流の電荷量と同じ電荷量で逆極性の補償電流を生成し、チャージポンプ回路１３５が出力する制御信号に重畳し、リップル電流をキャンセルしており、その結果、スプリアス成分のない外部出力信号ＯＵＴが得られる。
【００１３】
時間とともに変化するリップル電流の電荷量は、一定の単位電荷量の整数倍になるように変化している。その単位電荷量は、比較信号と基準クロック信号との位相差と、チャージポンプ回路の出力電流との積で示されており、上記のように、外部出力信号ＯＵＴの周波数が１００００２５ｋＨｚの場合、チャージポンプ回路１３５の出力電流が＋１ｍＡ又は−１ｍＡの定電流であるものとすると、下記Ｑr、
【００１４】
そして、この単位電荷量Ｑrの±１倍から最大±７倍(±７Ｑr)の電荷量で、＋７Ｑr→＋５Ｑr→＋３Ｑr→＋１Ｑr→−１Ｑr→−３Ｑr→−５Ｑr→−７Ｑrの順序で、基準クロック信号と同じ周期で発生する。
【００１５】
そのようなリップル電流を補償するためには、コンデンサ１４２の容量をＣtとした場合、次式を満たす電圧Ｖe、
Ｃt・Ｖe＝Ｑr……(１０２)
を単位とし、ＤＡコンバータ１４１が−７Ｖe、−５Ｖe、−３Ｖe、−１Ｖe、＋１Ｖe、＋３Ｖe、＋５Ｖe、＋７Ｖeの大きさで出力電圧を変化させると、リップル電流と同じ電荷量で極性が逆向きの補償電流を発生させることができる。
【００１６】
しかし、上記(１０１)式から分かるように、リップル電流の電流量は、チャージポンプ回路１３５の出力電流に比例し、その出力電流は、温度変化等の影響により、変動してしまうため、リップル電流を正確に補償できないという問題がある。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、リップル電流を正確に補償できる技術を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シンセサイザは、制御信号に応じて発振信号の周波数を制御する発振器と、上記発振信号を分周して比較信号を生成する分数分周方式の分周器と、基準クロック信号を生成する基準クロック信号発生器と、上記比較信号の位相と上記基準クロック信号の位相とを比較して位相差信号を出力する位相比較器と、上記位相差信号に応じた電流を出力するチャージポンプ回路と、上記チャージポンプ回路から出力される電流の高周波成分を除去して上記制御信号として上記発振器に供給するローパスフィルタと、上記制御信号に含まれるリップル電流を補償するための補償電流を上記チャージポンプ回路の出力端に供給する補償回路と、を有し、上記チャージポンプ回路は電流源を含み、上記チャージポンプ回路から出力される電流は上記電流源の電流に対応しており、上記分周器は、上記発振信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラの出力信号を分周して上記比較信号として出力するカウンタとを含み、上記補償電流は、上記チャージポンプ回路の上記電流源の電流と上記プリスケーラの出力信号とに基づいて決定される。
また、請求項２に記載の周波数シンセサイザは、請求項１に記載の周波数シンセサイザであって、上記チャージポンプ回路の上記電流源に選択的に接続される検出用コンデンサを含み、上記検出用コンデンサの電圧から基準電圧を生成する補正回路を更に有し、上記補償回路は、上記基準電圧に応じた電圧を出力する電圧発生器と、上記電圧発生器と上記チャージポンプ回路の出力端との間に接続されている補償用コンデンサとを含み、上記検出用コンデンサと上記補償用コンデンサとの容量比が、上記プリスケーラの一方の分周値と、周期的に変化する上記分数分周の一周期と、上記分数分周の一方の分周値の期間とに基づいて決定され、上記基準電圧を生成するための上記検出用コンデンサの上記電圧は、上記プリスケーラの一方の分周値の一周期に対応する期間に上記チャージポンプ回路の上記電流源の電流により上記検出用コンデンサを充放電したものである。
更に、請求項３に記載の周波数シンセサイザは、請求項２に記載の周波数シンセサイザであって、上記検出用コンデンサにおける第１の充放電の時間と第２の充放電の時間の差が上記一方の分周値で分周された上記発振信号の一周期の期間になるように設定されており、上記第１の充放電による上記検出用コンデンサの電圧と上記第２の充放電による上記検出用コンデンサの電圧との差から上記基準電圧を生成する。
更に、請求項４記載の周波数シンセサイザは、請求項２又は３に記載の周波数シンセサイザであって、上記電圧発生器は上記基準電圧の整数倍の電圧を上記補償用コンデンサに出力する。
請求項５記載の発明は、ＶＣＯ出力信号を生成する電圧制御可変周波数発振回路と、上記ＶＣＯ出力信号を分周して分周出力信号を生成する可変Ｎ分周回路と、基準クロック信号生成回路と、分周出力信号と基準クロック信号とを比較して位相差時間信号を出力する位相比較回路と、位相差時間信号に対応するパルス幅を持つ電流パルスを出力するチャージポンプ回路と、上記分周回路における可変Ｎ分周によって生じるチャージポンプ出力電流のリップル成分を相殺するスプリアス補償回路と、上記チャージポンプ回路からの出力電流と上記スプリアス補償回路からの出力電荷との和を入力して制御信号を上記発振回路に供給するローパスフィルタと、上記スプリアス補償回路に対する電圧を生成する補償電圧生成回路と、を有し、上記可変Ｎ分周回路が、上記ＶＣＯ出力信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラ出力によって駆動されて上記位相比較回路の入力を駆動するカウンタとを含み、上記補償電圧生成回路が生成する電圧が、プリスケーラ出力クロック周期と上記チャージポンプ回路の出力電流とに基づいている、位相同期ループ周波数シンセサイザである。
請求項６記載の発明は、請求項５に記載の位相同期ループ周波数シンセサイザであって、上記スプリアス補償回路が、一方の端子が上記チャージポンプ回路の出力に結合された補償用コンデンサと、上記補償用コンデンサの他方の端子を駆動する電圧発生器とを有し、Ｃ×ΔＶ（Ｃは補償用コンデンサの静電容量、ΔＶは電圧発生器の電圧変化量）の電荷を上記補償用コンデンサに生成する。
【００１９】
本発明は以上のように構成されており、発振器が出力する発振信号を分周器内のプリスケーラがその分周値を周期的に変化させながら発振信号を分周し、それに応じてカウンタが動作して比較信号を生成しており、その比較信号と、基準クロック信号とが位相比較器に入力されている。
【００２０】
位相比較器は、チャージポンプ回路を動作させており、入力された基準クロック信号の位相と比較信号の位相とを比較し、その位相差に応じてチャージポンプ回路が定電流の電流を出力し、ローパスフィルタでその高周波成分を除去することで制御信号を生成している。
【００２１】
発振器には、ローパスフィルタから出力された制御信号が入力されており、発振器はその制御信号に基いて、発振信号の周波数を変化させる。その結果、発振信号の周波数は、基準クロック信号の周波数の平均分周値倍になり、それにより、発振信号を高周波化すると共に、チャネル間隔を短かくしている。
【００２２】
この周波数シンセサイザには、補償回路が設けられており、制御信号に含まれるリップル電流とは逆極性の補償電流を発生し、その補償電流を制御信号に重畳するので、制御信号に含まれるリップル電流がキャンセルされ、発振信号のスプリアス成分が除去される。
【００２３】
しかし、リップル電流の電荷量が変動し、補償電流と一致しなくなると、リップル電流を正確にキャンセルできなくなってしまう。
そこで、補償電流の電流量をチャージポンプ回路の出力電流量の変化に追随させる周波数シンセサイザが提案されている。リップル電流の電荷量はチャージポンプ回路の出力電流の電流量に比例するため、一度、補償電流の基準となる電荷量をリップル電流の電荷量に一致させると、リップル電流が変化しても補償電流がそれに追随するため、補償電流の電荷量がリップル電流の電荷量と逆極性で正確に等しくなる。
【００２４】
その周波数シンセサイザの補償回路は、補償用コンデンサと電圧発生器とを有し、補償用コンデンサの一端がチャージポンプ回路の出力端に接続され、他端が電圧発生器に接続され、電圧発生器が入力された基準電圧に基いて補償用コンデンサに印加する電圧を変化させ、補償電流を生成する。この基準電圧は、補正回路から供給される。この補正回路は、チャージポンプ回路によって充電又は放電される検出用コンデンサを有し、その検出用コンデンサの電圧を基準電圧として出力する。すると、補償電流の電流量がチャージポンプ回路の出力電流の電流量に追随し、その結果、補償電流の電荷量をリップル電流の電荷量に追随させることができる。
【００２５】
しかしながら、リップル電流の単位電荷量は、比較信号と基準クロック信号との位相差と、チャージポンプ回路の出力電流との積で現われており、基準クロック信号と同じ周期で、単位電荷量の整数倍で変化しながら発生する。
【００２６】
このため、リップル電流の単位電荷量に関係する発振信号と無関係に、検出用コンデンサの充放電時間を設定してしまうと、発振信号の周期が変化したときに、発振信号の変化に追随して充放電時間が変化せず、検出用コンデンサに充放電される電荷も変化しない。
【００２７】
従って、検出用コンデンサに充放電される電荷によって規定される補償電流の電流量が、発振信号の変化後の出力電流の電流量に追随できなくなり、補償電流の電荷量をリップル電流の電荷量に追随させてリップル電流をキャンセルすることができなくなる。
【００２８】
しかしながら、本発明では、基準電圧を決定する際に、周期的に変化するプリスケーラの分周値の一方の分周値と、周期的に変化する分周値の一周期と、一方の分周値の期間とに基づいて、検出用コンデンサと補償用コンデンサとの容量比を定めており、その容量比を満たす検出用コンデンサをプリスケーラの一周期分の期間だけチャージポンプ回路の出力電流で充放電させ、該充放電の際に検出用コンデンサの両端に現れる電圧から基準電圧を生成している。
【００２９】
このため、発振信号の周期が変動すると、その変動に対応して基準電圧も変動する。
補償回路では、電圧発生器が基準電圧に応じた電圧を補償用コンデンサに出力し、補償用コンデンサが充放電されることで補償電流が生成されるので、基準電圧が変動すると補償電流の電流量も変動し、補償電流を発振信号の変化が原因となるチャージポンプ回路の出力電流の電流量の変動に追随させることができる。
【００３０】
従って、発振信号が変化した後にも、補償電流の電荷量をリップル電流の電荷量に追随させることができ、リップル電流を正確にキャンセルすることが可能になる。
【００３１】
また、検出用コンデンサの充放電時間を異ならせ、各充放電時間の差が一方の分周値で分周された前記発振信号の一周期分の期間になるようにして、検出用コンデンサの充電又は放電を少なくとも二回行い、各充放電において検出用コンデンサに現れた電圧を記憶し、その電圧の差から、基準電圧を得ている。このようにすることで、充放電を制御するスイッチが導通状態から遮断状態に転じる時間と、遮断状態から導通状態に転じる時間の差等に起因する電圧値の誤差を基準電圧から除去することができるので、補償電流の電荷量をリップル電流の電荷量に(逆極性で)正確に等しくすることができる。
【００３２】
【発明の実施の形態】
図１を参照し、符号１は本発明の周波数シンセサイザの第一例であり、半導体集積回路装置内に設けられている。
【００３３】
この周波数シンセサイザ１は、発振器３１(電圧制御発振器)、分周器３２、基準クロック信号発生器３３、位相比較器３４、チャージポンプ回路３５、ローパスフィルター３６、制御回路３８、補正回路１０および補償回路３７を有しており、発振器３１、分周器３２、位相比較器３４、チャージポンプ回路３５、ローパスフィルタ３６が、ＰＬＬループを構成している。発振器３１が出力する外部出力信号ＯＵＴは、半導体集積回路装置内の他の回路に供給されると共に、分周器３２にも出力されている。
【００３４】
分周器３２は、制御回路３８によって制御され、分周値を周期的に変化させるように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周し、比較信号を生成するようにされている。
【００３５】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生しており、その基準クロック信号と上記比較信号とが位相比較器３４に入力されている。
位相比較器３４は、両方の信号の位相を比較して位相差を求め、その位相差に基いてチャージポンプ回路３５を制御し、チャージポンプ回路３５は、入力された位相差信号を電流変換し、制御信号として、ローパスフィルタ３６を介して発振器３１に出力する。
【００３６】
発振器３１は、入力された制御信号に従い、比較信号と基準クロック信号との位相差を小さくする方向に外部出力信号ＯＵＴの周波数を変化させ、外部出力信号ＯＵＴの周波数が基準クロック信号を分周器３２の平均分周値倍した値になったところでＰＬＬループがロックするように構成されている。
【００３７】
分周器３２の分周値が、例えば基準クロック信号の７周期の期間はＮ、１周期の期間はＮ＋１として、７周期と１周期の合計の８周期を単位として(以下でこの単位を分数分周の一周期と称する)、周期的に分周値を変化させる場合には、平均分周値はＮ＋１／８となる。基準クロック信号が２００ｋＨｚであり、上記Ｎが５０００である場合、外部出力信号ＯＵＴは周波数１００００２５ｋＨｚとなる。
【００３８】
チャージポンプ回路３５の出力段は、図２に示すように、ソース用の定電流回路４１と、シンク用の定電流回路４２と、ソース側のスイッチ４４1と、シンク側のスイッチ４４2とを有しており、位相比較器３４によってそれらのスイッチ４４1、４４2が制御され、ソース用の定電流回路４１とシンク用の定電流回路４２のいずれか一方が、基準クロック信号と比較信号の位相差に応じた時間だけ、出力端子に接続される。その結果、チャージポンプ回路３５は、位相差に応じた時間だけ、定電流が流入／流出するように構成されている。
【００３９】
そして、チャージポンプ回路３５で流入／流出する定電流が、制御信号となり、その制御信号は、ローパスフィルタ３６を介して、発振器３１に出力される。
発振器３１は、入力された制御信号により、外部出力信号ＯＵＴの周波数を変化させ、比較信号の位相を基準クロック信号の位相に一致させるように動作する。
【００４０】
補正回路１０は、図２に示すように、第１のスイッチ２１と、第２のスイッチ２２と、検出用コンデンサ２３とを有しており、検出用コンデンサ２３の一端は接地電位に接続されている。検出用コンデンサ２３の他端は、第１のスイッチ２１と第２のスイッチ２２を介して電源電圧Ｖccのラインとシンク用の定電流回路４２にそれぞれ接続されており、第１のスイッチ２１が閉状態で、且つ第２のスイッチ２２が開状態のときには、検出用コンデンサ２３の他端の電圧Ｖ23が電源電圧Ｖccになるまで充電される。
【００４１】
他方、第１のスイッチ２１が開状態、第２のスイッチ２２が閉状態のときには、検出用コンデンサ２３の他端の電圧Ｖ23はシンク用の定電流回路４２の出力電流Ｉoutで定電流放電され、単位時間当たりＩout／Ｃtの割合でその電圧が降下する。
【００４２】
補正回路１０内には、ＡＤコンバータ２５と、第１、第２のラッチ２６、２７と、減算回路２８と、ＤＡコンバータ２９とが設けられており、検出用コンデンサ２３の電圧は、ＡＤコンバータ２５でディジタル値に変換され、第１のラッチ２６又は第２のラッチ２７に記憶されるように構成されている。
【００４３】
第１のラッチ２６の記憶内容と第２のラッチ２７の記憶内容とが、減算回路２８で減算され、その減算値がＤＡコンバータ２９に出力される。その結果、第１のラッチ２６に記憶されたディジタル値と、第２のラッチ２７に記憶されたディジタル値の差分が、ＤＡコンバータ２９によりアナログ値に再変換され、そのアナログ値が基準電圧として補償回路３７に出力される。
【００４４】
補償回路３７には、補償電流を生成するための電圧を生成する電圧発生器４５と、補償電流生成用の補償用コンデンサ４６とが設けられており、補正回路１０から基準電圧が入力されると、電圧発生器４５が基準電圧に基づいて電圧を生成し、補償用コンデンサ４６に出力し、補償用コンデンサ４６を充放電させることで補償電流を生成する。そして、この補償電流を制御信号に重畳することにより、リップル電流をキャンセルするように構成されている。
【００４５】
上記のような構成を有する周波数シンセサイザ１が、リップル電流をキャンセルする動作について、図５のタイミングチャートを用いて、その動作順序を説明すると、予め、補償回路３７や補正回路１０が動作をしない状態で、周波数シンセサイザ１のＰＬＬループをロックさせて、外部出力信号ＯＵＴの周波数がある程度安定した状態にしておく。この状態から、第１のスイッチ２１が閉状態、第２のスイッチ２２が開状態になり、検出用コンデンサ２３の電圧Ｖ23が電源電圧Ｖccに充電される。
【００４６】
次に、第１のスイッチ２１が開状態(図５符号ａ)、第２のスイッチ２２が閉状態になると(符号ｂ)、検出用コンデンサ２３の他端はシンク用の定電流回路４２に接続され、シンク用の定電流回路４２の出力電流Ｉoutによって定電流放電される。
【００４７】
補正回路１０には、分周器３２の出力が接続され、該分周器３２で分周された外部出力信号ＯＵＴが入力されている。第２のスイッチ２２が閉状態を維持する期間は、分周された外部出力信号ＯＵＴの周期の整数倍になるように、制御回路３８で制御されている。
【００４８】
このとき、分周器３２では外部出力信号ＯＵＴがＮ，Ｎ＋１の２種類の分周値で分周される。ここで、分周器３２は、図３に示すように、１／Ｎp、１／(Ｎp＋１)の固定分周が可能なプリスケーラ３２１と、プリスケーラ３２１の出力信号に応じて動作するメインカウンタ３２２及びサブカウンタ３２３と、加算器(アダー)３２４とで構成されている。この分周器３２の分周値Ｎａは、
【００４９】
Ｎａ＝Ｎp×Ｎmain＋Ｎsub
で与えられ、Ｎp＝２xとすると、
０≦Ｎsub＜２x，２x≦Ｎmain＜２y(ｙ＞ｘ)
の関係が成立する。例えば、サブカウンタ３２３を５ビットカウンタ、メインカウンタ３２２を１１ビットカウンタとすると、Ｎp＝３２、Ｎp＋１＝３３、２x＝２5，２y＝２11となる。サブカウンタ３２３にはＮsubがセットされ、メインカウンタ３２２にはＮmainがセットされる。以下、外部出力信号ＯＵＴがプリスケーラ３２１で１／Ｎpに分周された信号の周期を用いて、検出用コンデンサ２３が充放電される場合について説明する。
【００５０】
プリスケーラ３２１で分周された外部出力信号ＯＵＴの周波数をｆvco／Ｎp、検出用コンデンサ２３の容量をＣtとし、２周期分の時間{２×(Ｎp／ｆvco)}だけ閉状態を維持するものとすると、検出用コンデンサ２３の電圧Ｖ23は、
上記Ｖerrは、第２のスイッチ２２が閉状態から開状態に移行する時間と、開状態から閉状態に移行する時間の差や、その他の原因による誤差電圧である。
【００５１】
２×(Ｎp／ｆvco)の時間が経過した後、第２のスイッチ２２が開状態になると、ＡＤコンバータ２５が動作を開始し、検出用コンデンサ２３の電圧Ｖ23をディジタル値に変換する(符号ｄ)。そのディジタル値は、第１のラッチ２６に記憶される(符号ｅ)。
【００５２】
第２のスイッチ２２が開状態になった後、第１のスイッチ２１が再度閉状態になると(符号ｆ)、検出用コンデンサ２３は充電され、その電圧Ｖ23は電源電圧Ｖccとなる。
【００５３】
その状態から第１のスイッチ２１が開状態、第２のスイッチ２２が閉状態になると(符号ｇ、ｈ)、検出用コンデンサ２３はシンク用の定電流回路４２に接続され、検出用コンデンサ２３は定電流放電を開始する(符号ｉ)。
【００５４】
このとき、第２のスイッチ２２は、プリスケーラ３２１で分周された外部出力信号ＯＵＴの１周期分の時間だけ閉状態を維持すると、検出用コンデンサ２３の電圧Ｖ23は、
【００５５】
このときにも、外部出力信号ＯＵＴは、分周器３２のプリスケーラ３２１でＮp，Ｎp＋１の２種類の分周値で分周されるが、ここではＮpなる分周値で分周される場合について説明する。
【００５６】
１×(Ｎp／ｆvco)の期間が経過し、第２のスイッチ２２が開状態に転じた後、ＡＤコンバータ２５が動作を開始し、検出用コンデンサ２３の電圧Ｖ23をディジタル値に変換する(符号ｊ)。そのディジタル値は第２のラッチ２７に記憶される(符号ｋ)。
【００５７】
このように、第１、第２のラッチ２６、２７にディジタル値が記憶された後、減算回路２８によって、第１、第２のラッチ２６、２７に記憶されたディジタル値の差が求められる。第１のラッチ２６に記憶された電圧値をＶ1、第２のラッチ２７に記憶された電圧値をＶ2とすると、その差分の電圧Ｖdは、
【００５８】
従って、減算回路２８から出力される電圧Ｖdを示すディジタル値には誤差電圧Ｖerrは含まれていない。そのディジタル値はＤＡコンバータ２９によって実際の電圧に変換され、基準電圧Ｖdとして補償回路３７に出力される。
【００５９】
外部出力信号ＯＵＴが、分周器３２で、基準クロック信号のＴ1、Ｔ2周期の期間にそれぞれＮ、Ｎ＋１なる分周値で分周され、平均分周値がＮ＋｛Ｔ2／(Ｔ1＋Ｔ2)｝となる場合、外部出力信号ＯＵＴの周波数をｆvcoとすると、リップル電流の電荷量は、下記Ｑr、
【００６０】
Ｑr＝｛Ｔ 2 ／(Ｔ1＋Ｔ2)｝・(１／ｆvco)・Ｉout・(１／２)……(４)
を単位電荷量とし、その整数倍の電荷量となる。なお、(４)式で(Ｔ1＋Ｔ2)は、分数分周の一周期に相当する。
【００６１】
補償回路３７内の補償用コンデンサ４６の容量をＣ0、電圧発生器４５の電圧変化量をＶADとすると、補償電流の電荷量は、Ｃ0・ＶADになる。ＡＤコンバータ４５の電圧変化量ＶADは、入力された基準電圧Ｖdの整数倍になるものとすると、電圧変化量ＶADの最小値は基準電圧Ｖdに等しく、その場合の補償電流の電荷量Ｑ0は、
Ｑ0＝Ｃ0・Ｖd……(５)
となる。
【００６２】
上記電荷量Ｑ0が補償電流の単位電荷量であり、リップル電流を正確にキャンセルするためには、その単位電荷量Ｑ0を、リップル電流の単位電荷量Ｑrに等しくする必要がある。従って、次式、
Ｑ0＝Ｑr……(６)
を満たす必要がある。
【００６３】
ソース用の定電流回路４１の出力電流がシンク用の定電流回路４２の出力電流Ｉoutと等しいものとし、上記(３)〜(６)式を連立させ、整理するとＱ0、Ｑr、Ｉout、Ｖd、ｆvcoが消去され、下記条件式が導かれる。
【００６４】
Ｃ0／Ｃt＝Ｔ 2 ／｛２×(Ｔ1＋Ｔ2)×Ｎp｝……(７)
この条件式(７)を満たすように、すなわち左辺の容量Ｃ0、Ｃtの比Ｃ0／Ｃtが右辺の値になるように、補償用コンデンサ４６、検出用コンデンサ２３の容量を設定する。
【００６５】
このように、補償用コンデンサ４６、検出用コンデンサ２３の容量比Ｃ0／Ｃtが(７)式を満たすようにしておけば、補償電流の単位電荷量Ｑ0が、リップル電流の単位電荷量Ｑrに等しくなるようにすることができる。しかも、上記(７)式の右辺には出力電流Ｉoutの項が含まれていないので、Ｃ0／Ｃtが(７)式を満たしている場合には、出力電流Ｉoutの電流量が変動しても、補償電流の電流量がその変化に追随し、リップル電流を正確にキャンセルできるようになっている。
【００６６】
補償用コンデンサ４６、検出用コンデンサ２３を半導体集積回路装置内に形成する場合、その容量Ｃ0、Ｃtを設計値通りにすることは難しいが、補償用コンデンサ４６と、検出用コンデンサ２３を同じ材質、同じ構造にした場合、容量の比Ｃ0／Ｃtは一定にしやすい。
【００６７】
また、温度等の影響によって容量Ｃ0、Ｃtの値が変動する場合でも、補償用コンデンサ４６、検出用コンデンサ２３が、同じ材質・構造で、同じ半導体集積回路装置内に形成されている場合は、その容量変化の割合は同じであり、容量の比Ｃ0／Ｃtは変化しないので、上記(７)式を逸脱するようなことはない。
【００６８】
なお、上記(７)式で、Ｔ1＝７、Ｔ2＝１、Ｎp＝３２とし、平均分周値が３２＋１／８となった場合には、(７)式は
Ｃ0／Ｃt＝１／｛２×（７＋１)×３２｝……(８)
＝１／５１２
となり、補償用コンデンサ４６の容量Ｃtは、検出用コンデンサ２３の容量Ｃ0の５１２倍となり、検出用コンデンサ２３の容量Ｃ0が０．１ｐＦであれば、補償用コンデンサ４６の容量Ｃtは、５１．２ｐＦとなる。
【００６９】
従って、補償用コンデンサ４６、検出用コンデンサ２３を同じ材質、同じ構造の０．１ｐＦのコンデンサで構成する場合には、補償用コンデンサ４６と、検出用コンデンサ２３とを、それぞれを５１２個、１個のコンデンサで構成すればよいことになる。
【００７０】
このとき、チャージポンプ回路３５の出力電流Ｉoutを１ｍＡ、外部出力信号ＯＵＴの周波数を１ＧＨｚとすると、基準電圧Ｖdは、上記(３)式より、
Ｖd＝１(ｍＡ)・｛１×３２／１(ＧＨｚ)｝／５１．２(ｐＦ)
＝０．６２５(Ｖ)
となる。
【００７１】
ところで、本発明と同様にリップル電流を正確に補償する目的で、図４に示すような回路が、本発明の発明者等によって既に考案されている。なお、図４は、図１に加えて水晶発振器１１が設けられているほかは図１と構成が共通なので、符号も図１と同じものを付し、各構成については説明を省略している。
【００７２】
この回路１には、図４に示すように水晶発振器１１が設けられており、検出用コンデンサ２３の充放電時間を、水晶発振器１１が出力する１０ＭＨｚ程度のクロック信号に基づいて決定している。
【００７３】
水晶発振器１１のクロック信号の周波数をｆrとしたときに、検出用コンデンサ２３の両端の電圧が電源電圧Ｖccにある状態から、水晶発振器１１のクロック信号の２周期分の時間(２／ｆr)だけ定電流放電させ、検出用コンデンサ２３の両端の電圧Ｖ1を求め、その後、検出用コンデンサ２３の両端の電圧を電源電圧Ｖccに復帰させ、水晶発振器１１のクロック信号の１周期分の時間(１／ｆr)だけ定電流放電させて、検出用コンデンサ２３の両端の電圧Ｖ2を求めたときに、その差分電圧Ｖdを求めると、
Ｖd＝Ｖ1−Ｖ2＝Ｉout・(１／ｆr)／Ｃt……(３)′
となる。
【００７４】
また、分周器３２の平均分周値がＮ＋１／８である場合、外部出力信号ＯＵＴの周波数をｆvcoとすると、リップル電流の電荷量は、下記Ｑr、
Ｑr＝(１／８)・(１／ｆvco)・Ｉout・(１／２)……(４)′
を単位電荷量とし、その整数倍の電荷量となる。
【００７５】
さらに、補償回路３７内の補償用コンデンサ４６の容量をＣ0、電圧発生器４５の電圧変化量をＶADとすると、補償電流の電荷量は、Ｃ0・ＶADになる。ＡＤコンバータ４５の電圧変化量ＶADは、入力された基準電圧Ｖdの整数倍になるものとすると、電圧変化量ＶADの最小値は基準電圧Ｖdに等しく、その場合の補償電流の電荷量Ｑ0は、
Ｑ0＝Ｃ0・Ｖd……(５)′
となる。
【００７６】
上記電荷量Ｑ0が補償電流の単位電荷量であり、リップル電流を正確にキャンセルするためには、その単位電荷量Ｑ0を、リップル電流の単位電荷量Ｑrに等しくする必要がある。従って、次式、
Ｑ0＝Ｑr……(６)′
を満たす必要がある。
【００７７】
こうして、上記(３)′〜(６)′式を連立させ、整理するとＱ0、Ｑr、Ｉout、Ｖdが消去され、下記条件式が導かれる。
Ｃ0／Ｃt＝(ｆr／ｆvco)・(１／１６)……(７)′
図４に示した回路では、(７)′式を満たすように、補償用コンデンサ、検出用コンデンサ４６、２３の容量Ｃ0、Ｃtを決定しておけば、出力電流Ｉoutの影響に関わらず、リップル電流を補償するように補償電流を出力することができる。
【００７８】
しかも、検出用コンデンサ２３の充放電時間を決定するために水晶発振器１１から出力されるクロック信号を用いている。このクロック信号は、常に一定周期(１／ｆr)を有しているので、ＰＬＬループがロックする前の状態であって、発振器３１の出力周波数ｆvcoが定まらない状態においてもリップル電流の補償ができるという利点がある。
【００７９】
しかしながら上記(７)′式の右辺には、(ｆr／ｆvco)なる項があるので、(ｆr／ｆvco)が変化すると、(７)′式を満足させるためには、補償用コンデンサ４６と検出用コンデンサ２３の容量比を変化させなければならないことになる。
【００８０】
このため、水晶発振器１１のクロック信号が温度補償されてｆrが一定値になっていたとしても、発振器３１が数種類の周波数を有する外部出力信号ＯＵＴを出力可能な場合には、(７)′式を満たす周波数ｆvcoの外部出力信号ＯＵＴが出力されている状態から、異なる周波数ｆvco ′の外部出力信号ＯＵＴを出力すると、周波数ｆvco ′の変化に対応して、(Ｃ0／Ｃt)を変化させなければ(７)′式を満たすことができないので、異なる周波数の外部出力信号ＯＵＴを出力するたびに、(Ｃ0／Ｃt)を調整しなければ、リップル電流を正確にキャンセルすることができなくなってしまうという事情があった。
【００８１】
しかしながら、本発明では、上記(７)式にみるように、Ｃ0／Ｃtの右辺には、出力電流Ioutや、発振器３１の出力周波数ｆvcoの項は現れておらず、分周値が一定であれば定数になるので、(７)式を満たした状態から、発振器３１が異なる周波数を出力した場合でも、(７)式を逸脱することなく、リップル電流を正確にキャンセルすることができ、外部出力信号ＯＵＴの周波数に合わせて、補償用コンデンサ、検出用コンデンサ４６、２３の容量比Ｃ0／Ｃtを再調整する必要がない。
【００８２】
さらに、水晶発振器１１を用いた図４の回路の場合、水晶発振器１１の出力周波数は１０ＭＨｚ程度なので、その周期は１００nsec程度となり、その１００nsec程度を単位時間として検出用コンデンサ２３を充電していたが、本発明では、外部出力信号ＯＵＴの周波数が１ＧＨｚ程度であって、分周比が３２や、１６の場合には、分周器３３の出力信号の周期は、それぞれ３２nsec、１６nsecになるので、図４に示した回路に比して、短時間で検出用コンデンサ２３を充放電させることができる。
【００８３】
このため、短い充放電時間に対応するように、検出用コンデンサ２３の容量Ｃtを小さくすることができ、特に当該周波数シンセサイザ１を半導体集積回路に形成する際には、回路規模を小さくすることができるので、有用である。
【００８４】
以上は、補償回路３７が、一個のコンデンサ(補償用コンデンサ４６)に電圧を印加する場合について説明したが、本発明は、そのような補償回路３７を有する周波数シンセサイザ１に限定されるものではない。
【００８５】
例えば、上述した補償回路３７に替え、図６に示す補償回路３７'を用いた周波数シンセサイザ２(本発明の第二例)も本発明に含まれる。
この周波数シンセサイザ２は、補償回路３７'以外は第一例の周波数シンセサイザ１と同じ構成であり、全体動作の説明は省略する。
【００８６】
該補償回路３７'は、複数の検出用コンデンサ５３と、複数のスイッチ５４と、電圧発生器５１とを有している。電圧発生器５１は、二個の電源５１1、５１2を有しており、各コンデンサ５３の一端は、それぞれスイッチ５４を介して二個の電源５１1、５１2に接続され、他端はチャージポンプ回路３５の出力端子に接続されている。
【００８７】
補正回路１０から入力された基準電圧Ｖdは、電圧発生器５１に入力され、その電圧発生器５１は、二個の電源５１1、５１2の出力電圧を、基準電圧Ｖdの大きさだけ異ならせる。
【００８８】
スイッチ５４は、各コンデンサ５３を、二個の電源５１1、５１2のうちのいずれか一方に接続するように構成されており、コンデンサ５３の容量をＣ0とすると、１個のコンデンサ５３の接続を電源５１1、５１2の一方から他方に切り換えることで、±Ｃ0・Ｖd(＝Ｑr)の電荷量の補償電流を発生させることができる。従って、Ｍ個のコンデンサ５３の接続を切り替えた場合、電荷量±Ｍ・Ｑrの補償電流を発生させることができる。
【００８９】
この補償回路３７'と補正回路１０でも、チャージポンプ回路３５の出力電流Ｉoutの変動や容量Ｃ0、Ｃtの変動の影響を受けず、リップル電流を正確にキャンセルすることができる。
【００９０】
また、上記実施形態では、分数分周の一周期内で、分周器３２内のプリスケーラ３２１の分周値をＮp、Ｎp＋１の二種類で変化させて外部出力信号ＯＵＴを分周する場合について説明したが、本発明はこれに限らず、分数分周の一周期内で、分周器３２の分周値を例えば３種類や、４種類等の複数種類の分周値にして、外部出力信号ＯＵＴを分周するような構成にしても良い。
【００９１】
【発明の効果】
チャージポンプ回路の出力電流の変動、補償回路内のコンデンサの容量変動、外部出力信号の周波数等による影響を受けることなく、リップル電流を正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの第一例を示すブロック図
【図２】その周波数シンセサイザのチャージポンプ回路と補正回路の内部ブロック図
【図３】分周器３２の内部ブロック図
【図４】本発明に関係する別の周波数シンセサイザの構成を示すブロック図
【図５】補正回路の動作を説明するためのタイミングチャート
【図６】本発明の周波数シンセサイザの第二例を示す部分ブロック図
【図７】従来技術の周波数シンセサイザを示すブロック図
【図８】リップル電流を説明するためのタイミングチャート
【符号の説明】
１、２……周波数シンセサイザ １０……補正回路 ２３……検出用コンデンサ ３１……発振器 ３２……分周器 ３４……位相比較器 ３５……チャージポンプ回路 ３７、３７'……補償回路 ４５、５１……電圧発生器 ４６、５３……補償用コンデンサ
Claims (6)
- 制御信号に応じて発振信号の周波数を制御する発振器と、
上記発振信号を分周して比較信号を生成する分数分周方式の分周器と、
基準クロック信号を生成する基準クロック信号発生器と、
上記比較信号の位相と上記基準クロック信号の位相とを比較して位相差信号を出力する位相比較器と、
電流源を含み、上記位相差信号に応じて、上記電流源の電流に対応する電流を出力するチャージポンプ回路と、
上記チャージポンプ回路の上記電流源に選択的に接続される検出用コンデンサを含み、上記検出用コンデンサの電圧から基準電圧を生成する補正回路と、
上記チャージポンプ回路から出力される電流の高周波成分を除去して上記制御信号として上記発振器に供給するローパスフィルタと、
上記制御信号に含まれるリップル電流を補償するための補償電流を上記チャージポンプ回路の出力端に供給する補償回路と、
を有し、
上記分周器は、上記発振信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラの出力信号を分周して上記比較信号として出力するカウンタとを含み、
上記補償回路は、上記基準電圧に応じた電圧を出力する電圧発生器と、上記電圧発生器と上記チャージポンプ回路の出力端との間に接続されている補償用コンデンサとを含み、
上記検出用コンデンサと上記補償用コンデンサとの容量比が、上記プリスケーラの一方の分周値と、周期的に変化する上記分数分周の一周期と、上記分数分周の一方の分周値の期間とに基づいて決定され、
上記補償電流は、上記チャージポンプ回路の上記電流源の電流と上記プリスケーラの出力信号とに基づいて決定され、
上記基準電圧を生成するための上記検出用コンデンサの上記電圧は、上記プリスケーラの一方の分周値の一周期に対応する期間に上記チャージポンプ回路の上記電流源の電流により上記検出用コンデンサを充放電したものである、
周波数シンセサイザ。 - 上記検出用コンデンサにおける第１の充放電の時間と第２の充放電の時間の差が上記一方の分周値で分周された上記発振信号の一周期の期間になるように設定されており、上記第１の充放電による上記検出用コンデンサの電圧と上記第２の充放電による上記検出用コンデンサの電圧との差から上記基準電圧を生成する、請求項１に記載の周波数シンセサイザ。
- 上記電圧発生器は上記基準電圧の整数倍の電圧を上記補償用コンデンサに出力する、請求項１又は２に記載の周波数シンセサイザ。
- ＶＣＯ出力信号を生成する電圧制御可変周波数発振回路と、
上記ＶＣＯ出力信号を分周して分周出力信号を生成する可変Ｎ分周回路と、
基準クロック信号生成回路と、
分周出力信号と基準クロック信号とを比較して位相差時間信号を出力する位相比較回路と、
位相差時間信号に対応するパルス幅を持つ電流パルスを出力するチャージポンプ回路と、
上記分周回路における可変Ｎ分周によって生じるチャージポンプ出力電流のリップル成分を相殺するスプリアス補償回路と、
上記チャージポンプ回路からの出力電流と上記スプリアス補償回路からの出力電荷との和を入力して制御信号を上記発振回路に供給するローパスフィルタと、
上記スプリアス補償回路に対する電圧を生成する補償電圧生成回路と、
を有し、
上記可変Ｎ分周回路が、上記ＶＣＯ出力信号を第１の値又は第２の値で分周するプリスケーラと、上記プリスケーラ出力によって駆動されて上記位相比較回路の入力を駆動するカウンタとを含み、
上記補償電圧生成回路により生成される電圧が、プリスケーラ出力クロック周期と上記チャージポンプ回路の出力電流とに基づいている、
位相同期ループ周波数シンセサイザ。 - 上記スプリアス補償回路が、一方の端子が上記チャージポンプ回路の出力に結合された補償用コンデンサと、上記補償用コンデンサの他方の端子を駆動する電圧発生器とを有し、Ｃ×ΔＶ（Ｃは補償用コンデンサの静電容量、ΔＶは電圧発生器の電圧変化量）の電荷を上記補償用コンデンサに生成する、請求項４に記載の位相同期ループ周波数シンセサイザ。
- 上記補償電圧生成回路が、検出用コンデンサと、上記検出用コンデンサをプリチャージする第１のスイッチと、上記検出用コンデンサを上記チャージポンプ回路の出力電流に結合する第２のスイッチとを有し、
プリスケーラ出力クロック周期の間に上記検出用コンデンサに積分されるチャージポンプ回路の出力電流によって補償電圧が生成され、
上記補償用コンデンサの容量に対する上記検出用コンデンサの容量の比が、可変Ｎ分周の変化の割合に対する上記プリスケーラの分周値の比で決定される、請求項５に記載の位相同期ループ周波数シンセサイザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024940A JP4631120B2 (ja) | 2000-02-02 | 2000-02-02 | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ |
| US09/776,510 US6593783B2 (en) | 2000-02-02 | 2001-02-02 | Compensation circuit for fractional-N frequency PLL synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024940A JP4631120B2 (ja) | 2000-02-02 | 2000-02-02 | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001217712A JP2001217712A (ja) | 2001-08-10 |
| JP2001217712A5 JP2001217712A5 (ja) | 2007-03-15 |
| JP4631120B2 true JP4631120B2 (ja) | 2011-02-16 |
Family
ID=18550862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024940A Expired - Fee Related JP4631120B2 (ja) | 2000-02-02 | 2000-02-02 | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6593783B2 (ja) |
| JP (1) | JP4631120B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012984B2 (en) * | 1999-07-29 | 2006-03-14 | Tropian, Inc. | PLL noise smoothing using dual-modulus interleaving |
| KR100519482B1 (ko) * | 2002-11-30 | 2005-10-07 | 인티그런트 테크놀로지즈(주) | 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기 |
| US7038507B2 (en) * | 2003-11-14 | 2006-05-02 | Teledyne Technologies Incorporated | Frequency synthesizer having PLL with an analog phase detector |
| DE102004041656B4 (de) * | 2004-08-27 | 2007-11-08 | Infineon Technologies Ag | Phasenregelkreis und Verfahren zum Abgleichen eines Schleifenfilters |
| JP4251640B2 (ja) * | 2004-12-17 | 2009-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック生成回路及びその方法 |
| KR100717880B1 (ko) * | 2005-05-19 | 2007-05-14 | 최중호 | Sar 방식을 이용한 연속-시간 아날로그 필터의 주파수 보정 회로 |
| DE102005023909B3 (de) * | 2005-05-24 | 2006-10-12 | Infineon Technologies Ag | Digitaler Phasenregelkreis und Verfahren zur Korrektur von Störanteilen in einem Phasenregelkreis |
| US7663415B2 (en) * | 2005-12-30 | 2010-02-16 | Stmicroelectronics Pvt. Ltd. | Phase locked loop (PLL) method and architecture |
| US7656236B2 (en) | 2007-05-15 | 2010-02-02 | Teledyne Wireless, Llc | Noise canceling technique for frequency synthesizer |
| US8179045B2 (en) | 2008-04-22 | 2012-05-15 | Teledyne Wireless, Llc | Slow wave structure having offset projections comprised of a metal-dielectric composite stack |
| US20100073096A1 (en) * | 2008-09-22 | 2010-03-25 | Texas Instruments Incorporated | Micro electro-mechanical system based programmable frequency synthesizer and method of operation thereof |
| US8248167B2 (en) * | 2010-06-28 | 2012-08-21 | Mstar Semiconductor, Inc. | VCO frequency temperature compensation system for PLLs |
| US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
| US10401409B2 (en) * | 2016-04-22 | 2019-09-03 | Infineon Technologies Austria Ag | Capacitance determination circuit and method for determining a capacitance |
| US11277140B1 (en) | 2021-06-07 | 2022-03-15 | Qualcomm Incorporated | Sampling phase-locked loop |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517685A (en) * | 1993-04-27 | 1996-05-14 | Matsushita Electric Industrial Co., Ltd. | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same |
| JPH09279970A (ja) | 1996-04-17 | 1997-10-28 | Bunka Shutter Co Ltd | シャッターの障害物検知装置 |
| JP3923150B2 (ja) | 1997-10-16 | 2007-05-30 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ |
| US6236275B1 (en) * | 1997-10-24 | 2001-05-22 | Ericsson Inc. | Digital frequency synthesis by sequential fraction approximations |
| US6137372A (en) * | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6064272A (en) * | 1998-07-01 | 2000-05-16 | Conexant Systems, Inc. | Phase interpolated fractional-N frequency synthesizer with on-chip tuning |
| US6249685B1 (en) * | 1998-12-21 | 2001-06-19 | Texas Instruments Incorporated | Low power fractional pulse generation in frequency tracking multi-band fractional-N phase lock loop |
-
2000
- 2000-02-02 JP JP2000024940A patent/JP4631120B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-02 US US09/776,510 patent/US6593783B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6593783B2 (en) | 2003-07-15 |
| US20020196060A1 (en) | 2002-12-26 |
| JP2001217712A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4631120B2 (ja) | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ | |
| JP3653892B2 (ja) | フラクショナルｎ周波数シンセサイザ | |
| KR100389666B1 (ko) | Ｐｌｌ 회로 | |
| US8008955B2 (en) | Semiconductor device | |
| KR100337998B1 (ko) | 위상동기루프회로 | |
| JP2001513304A (ja) | ジッター補償されたｎ分周周波数シンセサイザー | |
| KR100880422B1 (ko) | 분수 보상방법을 갖는 분수분주 주파수 합성기 | |
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| US8089307B2 (en) | Charge transfer in a phase-locked loop | |
| US6597250B2 (en) | Low-noise and rapid response frequency synthesizer, and corresponding frequency synthesizing method | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| Fridi et al. | A low power fully-integrated 76-81 GHz ADPLL for automotive radar applications with 150 MHz/us FMCW chirp rate and-95dBc/Hz phase noise at 1 MHz offset in FDSOI | |
| CN107820681B (zh) | 目标窗口内多曲线校准的合成器的快速粗调和精调校准 | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| EP4175180A1 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
| US20070133729A1 (en) | Spread ratio fixing circuit and method for generating spread spectrum clock | |
| JP3923150B2 (ja) | 周波数シンセサイザ | |
| US7471127B2 (en) | Linear charge pump for fractional synthesis using an auxiliary charge pump | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| JP2001127598A (ja) | 周波数逓倍回路 | |
| EP0566274A1 (en) | Frequency synthesizer using phase-locked loop | |
| JP3334565B2 (ja) | 周波数シンセサイザ | |
| CN219875717U (zh) | 一种振荡器电路、频率产生单元及微处理芯片 | |
| KR100670462B1 (ko) | 분산 시간 발진기 | |
| JPH0267822A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090904 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100907 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |