CN219875717U - 一种振荡器电路、频率产生单元及微处理芯片 - Google Patents

Abstract

本申请实施例提供一种振荡器电路、频率产生单元及微处理芯片，振荡器电路包括：时钟信号电路、传输门电路、电荷泵电路和压控振荡器，所述时钟信号电路与所述传输门电路电连接，所述传输门电路与所述电荷泵电路电连接，所述电荷泵电路与所述压控振荡器电连接；所述时钟信号电路用于通过所述传输门电路发送电荷泵控制信号至所述电荷泵电路，所述电荷泵控制信号用于控制所述电荷泵电路的充放电，进而控制所述压控振荡器的工作。本申请可以保持锁相环环路带宽为一常数，将带内和带外噪声降到最低。

Description

一种振荡器电路、频率产生单元及微处理芯片

技术领域

本申请涉及电子技术领域，具体地涉及一种振荡器电路、频率产生单元及微处理芯片。

背景技术

锁相环技术被广泛的应用在集成电路中作为数字电路中的时钟源或收发机系统中的本振信号。对于不同的应用，如微处理器、数据转换器、芯片接口等，对锁相环电路提出不同的要求，如工作频率。针对不同的应用定制化设计每一个锁相环显然是耗时耗财的，因此设计宽带的锁相环电路是很有必要的。

现有技术中一种实现方案为，使用修调电路压控振荡器的增益K_VCO和电荷泵充放电电流ICP实现环路带宽保持在一定的范围内。但是，该方案需要增加输入端口，且需要手动配置，参考频率和输出频率一旦变化就需要重新配置锁相环，增加工作量，降低效率；另外，即使每次重新配置也只能把带宽稳定到一定的范围，不能够保持一个恒定值。

实用新型内容

有鉴于此，本申请提供一种振荡器电路、频率产生单元及微处理芯片，以利于解决现有技术中需要增加输入端口，且需要手动配置，参考频率和输出频率一旦变化就需要重新配置锁相环，增加工作量，降低效率；另外，即使每次重新配置也只能把带宽稳定到一定的范围，不能够保持一个恒定值的问题。

第一方面，本申请实施例提供了一种振荡器电路，包括：

时钟信号电路、传输门电路、电荷泵电路和压控振荡器，所述时钟信号电路与所述传输门电路电连接，所述传输门电路与所述电荷泵电路电连接，所述电荷泵电路与所述压控振荡器电连接；

所述时钟信号电路用于通过所述传输门电路发送电荷泵控制信号至所述电荷泵电路，所述电荷泵控制信号用于控制所述电荷泵电路的充放电，进而控制所述压控振荡器的工作。

采用本申请实施例提供的振荡器电路，可以保持锁相环环路带宽为一常数，将带内和带外噪声降到最低。

在一种可能的实现方式中，所述振荡器电路还包括开关电路，所述开关电路的控制端与所述时钟信号电路电连接；

所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵，所述第一电荷泵和所述第二电荷泵的输出端与所述开关电路的输入端电连接，所述开关电路的输出端与所述第三电荷泵的输入端电连接，所述时钟信号电路用于向所述开关电路发送开关控制信号，所述开关控制信号用于控制所述开关电路的通断，进而控制所述第一电荷泵、所述第二电荷泵和所述第三电荷泵的连接；

或者，所述电荷泵电路包括第一电荷泵和第三电荷泵，所述第一电荷泵的输出端与所述开关电路的输入端电连接，所述开关电路的输出端与所述第三电荷泵的输入端电连接，所述时钟信号电路用于向所述开关电路发送开关控制信号，所述开关控制信号用于控制所述开关电路的通断，进而控制所述第一电荷泵和所述第三电荷泵的连接。

在本申请实施例中，第三电荷泵为主电荷泵，第一电荷泵和第二电荷泵为辅助电荷泵，电流较小，用于初期的快速启动。

在一种可能的实现方式中，当所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵时，所述传输门电路包括第一传输门电路和第二传输门电路；

所述时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号；

所述第一传输门电路的输入端与所述时钟信号电路的第一输出端电连接，所述第一传输门电路的输入端用于接收所述时钟信号电路的第一输出端输出的第一时钟信号，并在所述第一传输门电路的第一输出端和第二输出端分别输出第一电荷泵控制信号和第二电荷泵控制信号；

所述第一电荷泵的输入端与所述第一传输门电路的第一输出端电连接，所述第一电荷泵的输入端用于接收所述第一传输门电路的第一输出端输出的第一电荷泵控制信号；

所述第二电荷泵的输入端与所述第一传输门电路的第二输出端电连接，所述第二电荷泵的输入端用于接收所述第一传输门电路的第二输出端输出的第二电荷泵控制信号；

所述第二传输门电路的输入端与所述时钟信号电路的第二输出端电连接，所述第二传输门电路的输入端用于接收所述时钟信号电路的第二输出端输出的第二时钟信号，并在所述第二传输门电路的输出端输出第三电荷泵控制信号；

所述第三电荷泵的输入端与所述第二传输门电路的输出端电连接，所述第三电荷泵的输入端用于接收所述第二传输门电路的输出端输出的第三电荷泵控制信号；

所述开关电路的输入端分别与所述第一电荷泵的输出端和所述第二电荷泵的输出端电连接，所述开关电路的控制端与所述时钟信号电路的第三输出端电连接，所述开关电路的控制端用于接收所述时钟信号电路的第三输出端输出的第三时钟信号，使得所述第一电荷泵和所述第二电荷泵的电流周期性的输出到所述第三电荷泵；

所述压控振荡器的输入端分别与所述第一电荷泵、所述第二电荷泵和所述第三电荷泵的输出端电连接。

在一种可能的实现方式中，当所述电荷泵电路包括第一电荷泵和第三电荷泵时，所述传输门电路包括第一传输门电路和第二传输门电路；

所述时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号；

所述第一传输门电路的输入端与所述时钟信号电路的第一输出端电连接，所述第一传输门电路的输入端用于接收所述时钟信号电路的第一输出端输出的第一时钟信号，并在所述第一传输门电路的第一输出端输出第一电荷泵控制信号；

所述第一电荷泵的输入端与所述第一传输门电路的第一输出端电连接，所述第一电荷泵的输入端用于接收所述第一传输门电路的第一输出端输出的第一电荷泵控制信号；

所述第二传输门电路的输入端与所述时钟信号电路的第二输出端电连接，所述第二传输门电路的输入端用于接收所述时钟信号电路的第二输出端输出的第二时钟信号，并在所述第二传输门电路的输出端输出第三电荷泵控制信号；

所述第三电荷泵的输入端与所述第二传输门电路的输出端电连接，所述第三电荷泵的输入端用于接收所述第二传输门电路的输出端输出的第三电荷泵控制信号；

所述开关电路的输入端与所述第一电荷泵的输出端电连接，所述开关电路的控制端与所述时钟信号电路的第三输出端电连接，所述开关电路的控制端用于接收所述时钟信号电路的第三输出端输出的第三时钟信号，使得所述第一电荷泵的电流周期性的输出到所述第三电荷泵；

所述压控振荡器的输入端分别与所述第一电荷泵和所述第三电荷泵的输出端电连接。

在一种可能的实现方式中，所述时钟信号电路包括：

鉴相器，所述鉴相器的输出端用于输出一对相互反相的UP信号和DN信号；

分频器，所述分频器的输入端与所述鉴相器的输出端电连接，所述分频器用于对所述UP信号和所述DN信号进行分频，并在所述分频器的输出端输出一对相互反相的CK信号和CKN信号；

其中，所述第一时钟信号包括所述UP信号、所述DN信号、所述CK信号和所述CKN信号；所述第二时钟信号包括所述UP信号和所述DN信号；所述第三时钟信号包括所述CK信号和所述CKN信号。

在一种可能的实现方式中，所述时钟信号电路还包括：

第三传输门电路，所述第三传输门电路的输入端与所述鉴相器的输出端电连接，所述第三传输门电路的输出端与所述分频器的输入端电连接。

在一种可能的实现方式中，所述第三传输门电路包括非门和与非门的组合电路，所述非门和与非门的组合电路用于对所述鉴相器输出的UP信号和DN信号进行处理，并生成所述分频器的输入信号。

在一种可能的实现方式中，所述第一传输门电路包括与门和非门的组合电路；

当所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵时，所述与门和非门的组合电路用于对所述鉴相器输出的UP信号和DN信号以及所述分频器输出的CK信号和CKN信号进行处理，并生成第一电荷泵控制信号和第二电荷泵控制信号；

当所述电荷泵电路包括第一电荷泵和第三电荷泵时，所述与门和非门的组合电路用于对所述鉴相器输出的UP信号和DN信号以及所述分频器输出的CK信号和CKN信号进行处理，并生成第一电荷泵控制信号。

在本申请实施例中，分频器将UP信号和DN信号进行分频产生CK信号和CKN信号，再和UP信号和DN信号组合逻辑用于控制第一电荷泵和第二电荷泵在锁相环电路刚启动时，交替工作给第三电荷泵提供电流，可以快速实现起振。

在一种可能的实现方式中，所述第一电荷泵的输入端用于接收所述第一电荷泵控制信号，并输出第一电压信号V0。

在一种可能的实现方式中，所述第二电荷泵的输入端用于接收所述第二电荷泵控制信号，并输出第二电压信号V1。

在一种可能的实现方式中，所述第二传输门电路包括非门的组合电路，所述非门的组合电路用于对所述鉴相器输出的UP信号和DN信号进行处理，并生成第三电荷泵控制信号。

在本申请实施例中，经过两个非门后的信号与原信号相比相位(发生了延时)不同，驱动能力不同(示例性的，UPB到UPB0进行了驱动的加强)，甚至波形都不完全相同，buff对原波形进行了整形。

在一种可能的实现方式中，所述第三电荷泵的输入端用于接收所述第三电荷泵控制信号，所述第三电荷泵控制信号用于控制所述第三电荷泵充放电，进而控制所述压控振荡器的工作。

在本申请实施例中，第三电荷泵通过UP信号和DN信号直接控制，可以提高第三电荷泵的响应速度。

在一种可能的实现方式中，所述开关电路包括：

第四传输门电路，所述第四传输门电路的输入端与所述分频器的第一输出端电连接，所述第四传输门电路的输入端用于接收所述分频器的第一输出端输出的CK信号；

第一晶体管，所述第一晶体管的栅极与所述第四传输门电路的输出端电连接，所述第一晶体管的源极与所述第一电荷泵的输出端电连接，所述第一晶体管的漏极与所述开关电路的输出端电连接；

第五传输门电路，所述第五传输门电路的输入端与所述分频器的第二输出端电连接，所述第五传输门电路的输入端用于接收所述分频器的第二输出端输出的CKN信号；

第二晶体管，所述第二晶体管的栅极与所述第五传输门电路的输出端电连接，所述第二晶体管的源极与所述第二电荷泵的输出端电连接，所述第二晶体管的漏极与所述开关电路的输出端电连接。

第二方面，本申请实施例提供了一种频率产生单元，包括：控制模块、模数转换电路、数模转换电路、第一开关、第二开关、环路滤波器、锁相环和第一方面中任一项所述的振荡器电路；

所述控制模块的第一端分别与所述数模转换电路的第一端和所述第二开关的控制端电连接，所述数模转换电路的第二端通过所述第二开关与所述环路滤波器的第一端电连接，所述环路滤波器的第二端与所述振荡器电路的第一端电连接；所述控制模块用于在接收到频率锁定信号后控制所述第二开关导通，通过所述数模转换电路对初始压控电压进行数模转换处理，将所述数模转换处理后的初始压控电压传输至所述环路滤波器作为预置电压加在所述振荡器电路上；

所述振荡器电路的第二端与所述锁相环的第一端电连接；所述振荡器电路用于根据所述预置电压产生振荡反应，输出与所述预置电压对应的射频信号至所述锁相环；

所述控制模块的第二端与所述锁相环的第二端电连接，所述锁相环的第三端与所述环路滤波器电连接；所述控制模块还用于在接收到频率锁定信号后向所述锁相环发送频率设置信号，所述锁相环对所述频率设置信号中的频率与所述射频信号中的频率进行比较，根据频率比较结果输出脉冲信号至所述环路滤波器，以调节所述环路滤波器加在所述振荡器电路上的电压，最终实现频率锁定；

所述控制模块的第三端分别与所述模数转换电路的第一端和所述第一开关的控制端电连接，所述模数转换电路的第二端通过所述第一开关与所述环路滤波器的第一端电连接；所述控制模块还用于控制所述第一开关导通，通过所述模数转换电路读取所述环路滤波器上的锁定压控电压，并经所述模数转换电路进行模数转换处理，将模数转换处理后的锁定压控电压作为初始压控电压传输到所述控制模块中保存。

在本申请实施例中，将振荡器电路应用于频率产生单元，使得频率产生单元可以产生更加稳定的频率。

第三方面，本申请实施例提供了一种微处理芯片，所述微处理芯片包括第一方面中任一项所述的振荡器电路。

在本申请实施例中，将振荡器电路应用于时钟芯片可以产生更加稳定的频率，然后进行分频，使得时钟芯片的时钟信号更加准确。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种锁相环的基本结构框图；

图2为本申请实施例提供的一种振荡器电路的结构框图；

图3为本申请实施例提供的另一种振荡器电路的结构框图；

图4为本申请实施例提供的一种时钟信号电路的示意图；

图5为本申请实施例提供的一种第一传输门电路的示意图；

图6为本申请实施例提供的一种第一电荷泵的示意图；

图7为本申请实施例提供的一种第二电荷泵的示意图；

图8为本申请实施例提供的一种第二传输门电路的示意图；

图9为本申请实施例提供的一种第三电荷泵的示意图；

图10为本申请实施例提供的一种开关电路的示意图；

图11为本申请实施例提供的一种振荡器电路的等效电路图；

图12为本申请实施例提供的另一种振荡器电路的结构框图；

图13为本申请实施例提供的一种频率产生单元的结构框图；

图14为本申请实施例提供的一种微处理芯片的结构框图；

图15为本申请实施例提供的另一种微处理芯片的结构框图；

图16为本申请实施例提供的另一种微处理芯片的结构框图；

图17为本申请实施例提供的一种时钟芯片的结构框图。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

参见图1，为本申请实施例提供的一种锁相环的基本结构框图。如图1所示，锁相环通常由鉴相器(Phase Detector，PD)、滤波器(Loop Filter，LF)和压控振荡器(VoltageControlled Oscillator，VCO)3部分组成前向通路，由分频器组成频率相位的反馈通路。鉴相器可以检测输入信号和反馈信号的相位差，并根据检测的相位差输出电压信号，经低通滤波器滤波后形成压控振荡器的控制电压，对压控振荡器的输出信号的频率实施控制，再通过反馈通路把压控振荡器的输出信号的频率、相位反馈到鉴相器。锁相环在工作过程中，当输出信号的频率成比例地反映输入信号的频率时，鉴相器的输入信号和反馈信号的相位相同，锁相环处于锁定状态。

锁相环技术被广泛的应用在集成电路中作为数字电路中的时钟源或收发机系统中的本振信号。对于不同的应用，如微处理器、数据转换器、芯片接口等，对锁相环电路提出不同的要求，如工作频率。针对不同的应用定制化设计每一个锁相环显然是耗时耗财的，因此设计宽带恒定的锁相环电路是很有必要的。

现有技术中一种实现方案为，使用修调电路压控振荡器的增益K_VCO和电荷泵充放电电流ICP实现环路带宽保持在一定的范围内。但是，该方案需要增加输入端口，且需要手动配置，参考频率和输出频率一旦变化就需要重新配置锁相环，增加工作量，降低效率；另外，即使每次重新配置也只能把带宽稳定到一定的范围，不能够保持一个恒定值。

针对该问题，本申请实施例提供了一种振荡器电路，可以保持锁相环环路带宽为一常数，进而将带内和带外噪声降到最低。在下文中结合附图进行详细说明。

参见图2，为本申请实施例提供的一种振荡器电路的结构框图。如图2所示，该振荡器电路包括时钟信号电路、传输门电路、电荷泵电路和压控振荡器，时钟信号电路与传输门电路电连接，传输门电路与电荷泵电路电连接，电荷泵电路与压控振荡器电连接；时钟信号电路用于通过传输门电路发送电荷泵控制信号至电荷泵电路，电荷泵控制信号用于控制电荷泵电路的充放电，进而控制压控振荡器的工作。通过该振荡器电路，可以保持锁相环环路带宽为一常数，进而将带内和带外噪声降到最低。

在一种可能的实现方式中，振荡器电路还包括开关电路，开关电路的控制端与时钟信号电路电连接；电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵，第一电荷泵和第二电荷泵的输出端与开关电路的输入端电连接，开关电路的输出端与第三电荷泵的输入端电连接，时钟信号电路用于向开关电路发送开关控制信号，开关控制信号用于控制开关电路的通断，进而控制第一电荷泵、第二电荷泵和第三电荷泵的连接。在本申请实施例中，第三电荷泵为主电荷泵，第一电荷泵和第二电荷泵为辅助电荷泵，通过开关电路周期性地让第一电荷泵和第二电荷泵的电流输出至第三电荷泵，可以实现初期的快速启动。

在另一种可能的实现方式中，电荷泵电路包括第一电荷泵和第三电荷泵，第一电荷泵的输出端与开关电路的输入端电连接，开关电路的输出端与第三电荷泵的输入端电连接，时钟信号电路用于向开关电路发送开关控制信号，开关控制信号用于控制开关电路的通断，进而控制第一电荷泵和第三电荷泵的连接。该实现方式与上述实现方式的不同之处在于，仅存在一个辅助电荷泵，即第一电荷泵。通过开关电路周期性地让第一电荷泵的电流输出至第三电荷泵，同样可以实现初期的快速启动。

为了便于理解，下面结合具体实现方案对本申请实施例提供的振荡器电路进行详细说明。

参见图3，为本申请实施例提供的另一种振荡器电路的结构框图。如图3所示，该振荡器电路包括时钟信号电路、第一传输门电路、第二传输门电路、第一电荷泵、第二电荷泵、第三电荷泵、开关电路和压控振荡器。其中，第三电荷泵为主电荷泵，第一电荷泵、第二电荷泵为辅助电荷泵，电流较小，用于初期的快速启动。

具体地，时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号。在一种可能的实现方式中，时钟信号电路包括鉴相器和分频器。其中，鉴相器的输出端用于输出一对相互反相的UP信号和DN信号；分频器的输入端与鉴相器的输出端电连接，分频器用于对UP信号和DN信号进行分频，并在分频器的输出端输出一对相互反相的CK信号和CKN信号。具体实现中，分频器可以对UP信号和DN信号进行二分频，产生CK信号和CKN信号。需要指出的是，该UP信号、DN信号、CK信号和CKN信号对应于上述第一时钟信号；UP信号和DN信号对应于上述第二时钟信号；CK信号和CKN信号对应于上述第三时钟信号。

在一种可能的实现方式中，时钟信号电路还包括第三传输门电路，第三传输门电路的输入端与鉴相器的输出端电连接，第三传输门电路的输出端与分频器的输入端电连接。具体地，第三传输门电路包括非门和与非门的组合电路，所述非门和与非门的组合电路用于对所述鉴相器输出的UP信号和DN信号进行处理，并生成所述分频器的输入信号。

参见图4，为本申请实施例提供的一种时钟信号电路的示意图。如图4所示，第三传输门电路，包括：第一非门NOT1，第一非门NOT1的输入端与鉴相器的第一输出端电连接，第一非门NOT1的输入端用于接收鉴相器的第一输出端输出的UP信号；第二非门NOT2，第二非门NOT2的输入端与鉴相器的第二输出端电连接，第二非门NOT2的输入端用于接收鉴相器的第二输出端输出的DN信号；第一与非门NAND1，第一与非门NAND1的第一输入端与第一非门NOT1的输出端电连接，第一与非门NAND1的第二输入端与第二非门NOT2的输出端电连接；第二与非门NAND2，第二与非门NAND2的第一输入端与第一非门NOT1的输出端电连接，第二与非门NAND2的第二输入端与第二非门NOT2的输出端电连接；第三非门NOT3，第三非门NOT3的输入端分别与第一与非门NAND1和第二与非门NAND2的输出端电连接；第四非门NOT4，第四非门NOT4的输入端与第三非门NOT3的输出端电连接，第四非门NOT4的输出端与分频器的输入端电连接。需要指出的是，本领域技术人员可以根据实际应用场景，对图4中的非门和与非门的组合电路进行适应性调整，本申请实施例对此不作具体限制。

请继续参阅图3，第一传输门电路的输入端与时钟信号电路的第一输出端电连接，第一传输门电路的输入端用于接收时钟信号电路的第一输出端输出的第一时钟信号，并在第一传输门电路的第一输出端和第二输出端分别输出第一电荷泵控制信号和第二电荷泵控制信号。如上文所述，第一时钟信号包括UP信号、DN信号、CK信号和CKN信号。也就是说，在本申请实施例中，第一传输门电路对鉴相器输出的一对UP信号和DN信号以及分频器输出的一对CK信号和CKN信号通过组合逻辑产生第一电荷泵和第二电荷泵的控制信号。

在一种可能的实现方式中，第一传输门电路包括与门和非门的组合电路。当电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵时，与门和非门的组合电路用于对鉴相器输出的UP信号和DN信号以及分频器输出的CK信号和CKN信号进行处理，并生成第一电荷泵控制信号和第二电荷泵控制信号。

参见图5，为本申请实施例提供的一种第一传输门电路的示意图。如图5所示，该第一传输门电路包括：第一与门AND1，第一与门AND1的第一输入端与鉴相器的第一输出端电连接，用于接收鉴相器的第一输出端输出的UP信号；第一与门AND1的第二输入端与分频器的第一输出端电连接，用于接收分频器的第一输出端输出的CK信号；第五非门NOT5，第五非门NOT5的输入端与第一与门AND1的输出端电连接，第五非门NOT5的输出端用于输出UPB01信号；第六非门NOT6，第六非门NOT6的输入端与第五非门NOT5的输出端电连接，第六非门NOT6的输出端用于输出UP01信号；第二与门AND2，第二与门AND2的第一输入端与鉴相器的第二输出端电连接，用于接收鉴相器的第二输出端输出的DN信号；第二与门AND2的第二输入端与分频器的第一输出端电连接，用于接收分频器的第一输出端输出的CK信号；第七非门NOT7，第七非门NOT7的输入端与第二与门AND2的输出端电连接，第七非门NOT7的输出端用于输出DNB01信号；第八非门NOT8，第八非门NOT8的输入端与第七非门NOT7的输出端电连接，第八非门NOT8的输出端用于输出DN01信号；第三与门AND3，第三与门AND3的第一输入端与鉴相器的第一输出端电连接，用于接收鉴相器的第一输出端输出的UP信号；第三与门AND3的第二输入端与分频器的第二输出端电连接，用于接收分频器的第二输出端输出的CKN信号；第九非门NOT9，第九非门NOT9的输入端与第三与门AND3的输出端电连接，第九非门NOT9的输出端用于输出UPB02信号；第十非门NOT10，第十非门NOT10的输入端与第九非门NOT9的输出端电连接，第十非门NOT10的输出端用于输出UP02信号；第四与门AND4，第四与门AND4的第一输入端与鉴相器的第二输出端电连接，用于接收鉴相器的第二输出端输出的DN信号；第四与门AND4的第二输入端与分频器的第二输出端电连接，用于接收分频器的第二输出端输出的CKN信号；第十一非门NOT11，第十一非门NOT11的输入端与第四与门AND4的输出端电连接，第十一非门NOT11的输出端用于输出DNB02信号；第十二非门NOT12，第十二非门NOT12的输入端与第十一非门NOT11的输出端电连接，第十二非门NOT12的输出端用于输出DN02信号。需要指出的是，本领域技术人员可以根据实际应用场景，对图5中的与门和非门的组合电路进行适应性调整，本申请实施例对此不作具体限制。

在本申请实施例中，分频器将UP信号和DN信号进行分频产生CK信号和CKN信号，再和UP信号和DN信号组合逻辑用于控制第一电荷泵和第二电荷泵在锁相环电路刚启动时，交替工作给第三电荷泵提供电流，可以快速实现起振。

请继续参阅图3，第一电荷泵的输入端与第一传输门电路的第一输出端电连接，第一电荷泵的输入端用于接收第一传输门电路的第一输出端输出的第一电荷泵控制信号，并输出第一电压信号V0。

参见图6，为本申请实施例提供的一种第一电荷泵的示意图。如图6并结合上述图5所示，第一电荷泵的第一输入端与第六非门NOT6的输出端电连接，用于接收第六非门NOT6的输出端输出的UP01信号；第一电荷泵的第二输入端与第五非门NOT5的输出端电连接，用于接收第五非门NOT5的输出端输出的UPB01信号；第一电荷泵的第三输入端与第七非门NOT7的输出端电连接，用于接收第七非门NOT7的输出端输出的DNB01信号；第一电荷泵的第四输入端与第八非门NOT8的输出端电连接，用于接收第八非门NOT8的输出端输出的DN01信号；第一电荷泵的输出端用于输出第一电压信号V0。另外，在第一电荷泵的第一输入端和第三输入端之间的节点接钳位电平NVBI1，以免该点电位发生较大的变化。

请继续参阅图3，第二电荷泵的输入端与第一传输门电路的第二输出端电连接，第二电荷泵的输入端用于接收第一传输门电路的第二输出端输出的第二电荷泵控制信号，并输出第二电压信号V1。

参见图7，为本申请实施例提供的一种第二电荷泵的示意图。如图7并结合上述图5所示，第二电荷泵的第一输入端与第十非门NOT10的输出端电连接，用于接收第十非门NOT10的输出端输出的UP02信号；第二电荷泵的第二输入端与第九非门NOT9的输出端电连接，用于接收第九非门NOT9的输出端输出的UPB02信号；第二电荷泵的第三输入端与第十一非门NOT11的输出端电连接，用于接收第十一非门NOT11的输出端输出的DNB02信号；第二电荷泵的第四输入端与第十二非门NOT12的输出端电连接，用于接收第十二非门NOT12的输出端输出的DN02信号；第二电荷泵的输出端用于输出第二电压信号V1。另外，在第二电荷泵的第一输入端和第三输入端之间的节点接钳位电平NVBI1，以免该点电位发生较大的变化。

请继续参阅图3，第二传输门电路的输入端与时钟信号电路的第二输出端电连接，第二传输门电路的输入端用于接收时钟信号电路的第二输出端输出的第二时钟信号，并在第二传输门电路的输出端输出第三电荷泵控制信号。如上文，第二时钟信号包括UP信号和DN信号。也就是说，第三传输门电路对鉴相器输出的一对UP信号和DN信号通过组合逻辑产生第三电荷泵的控制信号。

在一种可能的实现方式中，第二传输门电路包括非门的组合电路，非门的组合电路用于对鉴相器输出的UP信号和DN信号进行处理，并生成第三电荷泵控制信号。

参见图8，为本申请实施例提供的一种第二传输门电路的示意图。如图8所示，该第二传输门电路，包括：第十三非门NOT13，第十三非门NOT13的输入端与鉴相器的第一输出端电连接，第十三非门NOT13的输入端用于接收鉴相器的第一输出端输出的UP信号；第十四非门NOT14，第十四非门NOT14的输入端与第十三非门NOT13的输出端电连接；第十五非门NOT15，第十五非门NOT15的输入端与第十四非门NOT14的输出端电连接，第十五非门NOT15的输出端用于输出UPBO信号；第十六非门NOT16，第十六非门NOT16的输入端与第十四非门NOT14的输出端电连接；第十七非门NOT17，第十七非门NOT17的输入端与第十六非门NOT16的输出端电连接，第十七非门NOT17的输出端用于输出UPO信号；第十八非门NOT18，第十八非门NOT18的输入端与鉴相器的第二输出端电连接，第十八非门NOT18的输入端用于接收鉴相器的第二输出端输出的DN信号；第十九非门NOT19，第十九非门NOT19的输入端与第十八非门NOT18的输出端电连接；第二十非门NOT20，第二十非门NOT20的输入端与第十九非门NOT19的输出端电连接，第二十非门NOT20的输出端用于输出DNBO信号；第二十一非门NOT21，第二十一非门NOT21的输入端与第十九非门NOT19的输出端电连接；第二十二非门NOT22，第二十二非门NOT22的输入端与第二十一非门NOT21的输出端电连接，第二十二非门NOT22的输出端用于输出DNO信号。需要指出的是，本领域技术人员可以根据实际应用场景，对图8中的非门的组合电路进行适应性调整，本申请实施例对此不作具体限制。

请继续参阅图3，第三电荷泵的第一输入端与第二传输门电路的输出端电连接，第三电荷泵的第一输入端用于接收第二传输门电路的输出端输出的第三电荷泵控制信号，该第三电荷泵控制信号用于控制所述第三电荷泵充放电，进而控制压控振荡器的工作。

参见图9，为本申请实施例提供的一种第三电荷泵的示意图。如图9所示，第三电荷泵的第一输入端与第十七非门NOT17的输出端电连接，用于接收第十七非门NOT17的输出端输出的UPO信号；第三电荷泵的第二输入端与第十五非门NOT15的输出端电连接，用于接收第十五非门NOT15的输出端输出的UPBO信号；第三电荷泵的第三输入端与第二十非门NOT20的输出端电连接，用于接收第二十非门NOT20的输出端输出的DNBO信号；第三电荷泵的第四输入端与第二十二非门NOT22的输出端电连接，用于接收第二十二非门NOT22的输出端输出的DNO信号。需要指出的是，经过两个非门后的信号与原信号相比相位(发生了延时)不同，驱动能力不同(示例性的，UPB到UPB0进行了驱动的加强)，甚至波形都不完全相同，buff对原波形进行了整形。

在本申请实施例中，第三电荷泵通过UP信号和DN信号直接控制，可以提高第三电荷泵的响应速度。

请继续参阅图3，开关电路的输入端分别与第一电荷泵的输出端和第二电荷泵的输出端电连接，开关电路的控制端与钟信号电路的第三输出端电连接，开关电路的控制端用于接收钟信号电路的第三输出端输出的第三时钟信号，使得第一电荷泵和第二电荷泵的电流周期性的输出到第三电荷泵。

参见图10，为本申请实施例提供的一种开关电路的示意图。如图10所示，该开关电路包括：第四传输门电路，第四传输门电路的输入端与分频器的第一输出端电连接，第四传输门电路的输入端用于接收分频器的第一输出端输出的CK信号；第一晶体管Q1，第一晶体管Q1的栅极与第四传输门电路的输出端电连接，第一晶体管Q1的源极与第一电荷泵的输出端电连接，第一晶体管Q1的漏极与开关电路的输出端电连接；第五传输门电路，第五传输门电路的输入端与分频器的第二输出端电连接，第五传输门电路的输入端用于接收分频器的第二输出端输出的CKN信号；第二晶体管Q2，第二晶体管Q2的栅极与第五传输门电路的输出端电连接，第二晶体管Q2的源极与第二电荷泵的输出端电连接，第二晶体管Q2的漏极与开关电路的输出端电连接。

在本申请实施例中，CK信号和CKN信号驱动两组传输门电路(第四传输门电路和第五传输门电路)和晶体管开关(第一晶体管Q1和第二晶体管Q2)，让第一电荷泵和第二电荷泵的电流周期性的输出到第三电荷泵。另外，开关电路通过周期性的开关可以模拟一个电阻，电阻值和时钟频率相关，即电阻值与CK信号和CKN信号的频率相关。

请继续参阅图3，压控振荡器的输入端分别与第一电荷泵、第二电荷泵和第三电荷泵的输出端电连接。

本申请实施例提供的振荡器电路可以保持锁相环环路带宽为一常数，将带内和带外噪声降到最低。为了便于理解，下面对其工作原理进行说明。

参见图11，为本申请实施例提供的一种振荡器电路的等效电路图。其中，I0＝I1＝I2，I3＝ICP，C1等于第一电荷泵和第二电荷泵的负载电容，C2等于第三电荷泵的负载电容，可变电阻R2由开关电路模拟。

可理解，电量、电流和时间的关系为：Q＝I×t，其中，Q为电量，I为电流，t为时间；电压、电量和电容的关系为：U＝Q/C，其中，U为电压，Q为电量，C为电容。

在时间段t的时间内电流I0给C1充电，根据上述关系式可以确定电压U0＝(I0*t)/C1。

在时间T内开关电路打开给电容C2充电，达到稳定状态时电容C1上的电压等于电容C2上的电压，电压由下式给出：U＝(I0*t)/(C1+C2)。其中，流过等效电阻R2的电量Q2＝(I0*t)/(C1+C2)*C2；开关打开时间1/2f，f为参考频率的二分之一；平均电流I＝Q2/(1/2f)＝2f*C2*(I0*t)/(C1+C2)；电容C2上的电压在时间1/2f内由0变到U，等效电阻R2＝U/I＝((I0*t)/(C1+C2))/(2f*C2(I0*t)/(C1+C2))＝1/2fC2。

由上式可以看出，电阻R2与参考频率f和电容C2的乘积成反比。由于电容C2是定值，因此电阻R2只跟参考频率有关，参考频率越大等效电阻越小，参考频率越小，等效电阻就越大。

第三电荷泵的充放电电流I3来自于电流镜ICP。当参考频率不变，分频比增大时，Vout变高，VCTL被拉低，电流镜电流ICP增大，VCO频率增大，ICP与分频比成正比，即ICP＝mN。将等效电阻的公式带入锁相环环路带宽公式：

ω_c＝(R2*ICP*k*f*K_VCO)/N＝(m*k*K_VCO)/2C2，其中，k和m是常数，K_VCO是VCO的增益，K_VCO为常数，N是分频比，f是参考频率)。可理解，化简后的环路带宽为一个常数。

参见图12，为本申请实施例提供的另一种振荡器电路的结构框图。如图12所示，该振荡器电路与图3所示的振荡器电路的不同之处在于，在本申请实施例中，电荷泵电路只包括第一电荷泵和第三电荷泵。具体地，时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号；第一传输门电路的输入端与时钟信号电路的第一输出端电连接，第一传输门电路的输入端用于接收时钟信号电路的第一输出端输出的第一时钟信号，并在第一传输门电路的第一输出端输出第一电荷泵控制信号；第一电荷泵的输入端与第一传输门电路的第一输出端电连接，第一电荷泵的输入端用于接收第一传输门电路的第一输出端输出的第一电荷泵控制信号；第二传输门电路的输入端与时钟信号电路的第二输出端电连接，第二传输门电路的输入端用于接收时钟信号电路的第二输出端输出的第二时钟信号，并在第二传输门电路的输出端输出第三电荷泵控制信号；第三电荷泵的输入端与第二传输门电路的输出端电连接，第三电荷泵的输入端用于接收第二传输门电路的输出端输出的第三电荷泵控制信号；开关电路的输入端与第一电荷泵的输出端电连接，开关电路的控制端与钟信号电路的第三输出端电连接，开关电路的控制端用于接收时钟信号电路的第三输出端输出的第三时钟信号，使得第一电荷泵的电流周期性的输出到第三电荷泵；压控振荡器的输入端分别与第一电荷泵和第三电荷泵的输出端电连接。

也就是说，在本申请实施例中仅存在一个辅助电荷泵(第一电荷泵)，仅通过第一电荷泵为主电荷泵(第三电荷泵)提供电流，实现初期的快速启动。当然，本领域技术人员还可以根据实际需要设置更多数量的辅助电荷泵，本申请实施例对此不做具体限制。

另外，本申请实施例涉及的具体内容可以参见图3所示实施例的描述，为了表述简洁，在此不再赘述。

与上述振荡器电路相对应，本申请实施例还提供了一种频率产生单元。

参见图13，为本申请实施例提供的一种频率产生单元的结构框图。如图13所示，该频率产生单元包括控制模块、模数转换电路ADC、数模转换电路DAC、第一开关Switch1、第二开关Switch2、环路滤波器、锁相环和上述实施例的振荡器电路。其中，控制模块的第一端分别与数模转换电路DAC的第一端和第二开关Switch2的控制端电连接，数模转换电路DAC的第二端通过第二开关Switch2与环路滤波器的第一端电连接，环路滤波器的第二端与振荡器电路的第一端电连接；控制模块用于在接收到频率锁定信号后控制第二开关Switch2导通，通过数模转换电路DAC对初始压控电压进行数模转换处理，将数模转换处理后的初始压控电压传输至环路滤波器作为预置电压加在振荡器电路上；振荡器电路的第二端与锁相环的第一端电连接；振荡器电路用于根据预置电压产生振荡反应，输出与预置电压对应的射频信号至锁相环；控制模块的第二端与锁相环的第二端电连接，锁相环的第三端与环路滤波器电连接；控制模块还用于在接收到频率锁定信号后向锁相环发送频率设置信号，锁相环对频率设置信号中的频率与射频信号中的频率进行比较，根据频率比较结果输出脉冲信号至环路滤波器，以调节环路滤波器加在振荡器电路上的电压，最终实现频率锁定；控制模块的第三端分别与模数转换电路ADC的第一端和第一开关Switch1的控制端电连接，模数转换电路ADC的第二端通过第一开关Switch1与环路滤波器的第一端电连接；控制模块还用于控制第一开关Switch1导通，通过模数转换电路ADC读取环路滤波器上的锁定压控电压，并经模数转换电路ADC进行模数转换处理，将模数转换处理后的锁定压控电压作为初始压控电压传输到控制模块中保存。

具体实现中，控制模块可以为CPU或其它具有数据处理能力的功能单元，本申请实施例对此不作具体限制。

与上述振荡器电路相对应，本申请实施例还提供了一种微处理芯片。

参见图14，为本申请实施例提供的一种微处理芯片的结构框图。如图14所示，微处理芯片包括振荡器电路，该振荡器电路为图2-图12所示的振荡器电路。具体实现中，该微处理芯片可以为控制模块、DSP、MPU、微型CPU等能够处理数字信号、模拟信号，或者起到信号控制功能、指令处理和运算等功能的微型中央控制芯片、片上系统芯片，本申请实施例对其表现形式不作具体限制。另外，关于振荡器电路的具体内容可以参见上述实施例的描述，为了表述简洁，在此不再赘述。

参见图15，为本申请实施例提供的另一种微处理芯片的结构框图。如图15所示，微处理芯片包括频率产生单元，频率产生单元包括振荡器电路。其中，该频率产生单元为图13所示的频率产生单元；振荡器电路为图2-图12所示的振荡器电路。关于频率产生单元和振荡器电路的具体内容可以参见上述实施例的描述，为了表述简洁，在此不再赘述。

参见图16，为本申请实施例提供的另一种微处理芯片的结构框图。如图16所示，微处理芯片包括时钟芯片，时钟芯片包括振荡器电路。其中，该振荡器电路为图2-图12所示的振荡器电路。其中，时钟芯片用于提供精确的实时时间，或者为电子系统提供精确的时间基准，实时时钟芯片大多采用精度较高的晶体振荡器作为时钟源。

参见图17，为本申请实施例提供的一种时钟芯片的结构框图。如图17所示，该时钟芯片包括振荡器电路和分频器。振荡器电路的核心是晶振，晶振频率为32768Hz。它为分频器提供精确的与低功耗的实基信号，它可以用于产生秒、分、时、日等信息。另外，在时钟芯片中还包括控制逻辑单元和地址寄存器，用于与外部进行相关指令的交互。关于振荡器电路的具体内容可以参见上述实施例的描述，为了表述简洁，在此不再赘述。

在本申请实施例中，将振荡器电路应用于时钟芯片可以产生更加稳定的频率，然后进行分频。

申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，简称ROM)、随机存取存储器(random access memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种振荡器电路，其特征在于，包括：

时钟信号电路、传输门电路、电荷泵电路和压控振荡器，所述时钟信号电路与所述传输门电路电连接，所述传输门电路与所述电荷泵电路电连接，所述电荷泵电路与所述压控振荡器电连接；

所述时钟信号电路用于通过所述传输门电路发送电荷泵控制信号至所述电荷泵电路，所述电荷泵控制信号用于控制所述电荷泵电路的充放电，进而控制所述压控振荡器的工作。

2.根据权利要求1所述的振荡器电路，其特征在于，所述振荡器电路还包括开关电路，所述开关电路的控制端与所述时钟信号电路电连接；

所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵，所述第一电荷泵和所述第二电荷泵的输出端与所述开关电路的输入端电连接，所述开关电路的输出端与所述第三电荷泵的输入端电连接，所述时钟信号电路用于向所述开关电路发送开关控制信号，所述开关控制信号用于控制所述开关电路的通断，进而控制所述第一电荷泵、所述第二电荷泵和所述第三电荷泵的连接；

或者，所述电荷泵电路包括第一电荷泵和第三电荷泵，所述第一电荷泵的输出端与所述开关电路的输入端电连接，所述开关电路的输出端与所述第三电荷泵的输入端电连接，所述时钟信号电路用于向所述开关电路发送开关控制信号，所述开关控制信号用于控制所述开关电路的通断，进而控制所述第一电荷泵和所述第三电荷泵的连接。

3.根据权利要求2所述的振荡器电路，其特征在于，当所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵时，所述传输门电路包括第一传输门电路和第二传输门电路；

所述时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号；

所述第一传输门电路的输入端与所述时钟信号电路的第一输出端电连接，所述第一传输门电路的输入端用于接收所述时钟信号电路的第一输出端输出的第一时钟信号，并在所述第一传输门电路的第一输出端和第二输出端分别输出第一电荷泵控制信号和第二电荷泵控制信号；

所述第一电荷泵的输入端与所述第一传输门电路的第一输出端电连接，所述第一电荷泵的输入端用于接收所述第一传输门电路的第一输出端输出的第一电荷泵控制信号；

所述第二电荷泵的输入端与所述第一传输门电路的第二输出端电连接，所述第二电荷泵的输入端用于接收所述第一传输门电路的第二输出端输出的第二电荷泵控制信号；

所述第二传输门电路的输入端与所述时钟信号电路的第二输出端电连接，所述第二传输门电路的输入端用于接收所述时钟信号电路的第二输出端输出的第二时钟信号，并在所述第二传输门电路的输出端输出第三电荷泵控制信号；

所述第三电荷泵的输入端与所述第二传输门电路的输出端电连接，所述第三电荷泵的输入端用于接收所述第二传输门电路的输出端输出的第三电荷泵控制信号；

所述开关电路的输入端分别与所述第一电荷泵的输出端和所述第二电荷泵的输出端电连接，所述开关电路的控制端与所述钟信号电路的第三输出端电连接，所述开关电路的控制端用于接收所述时钟信号电路的第三输出端输出的第三时钟信号，使得所述第一电荷泵和所述第二电荷泵的电流周期性的输出到所述第三电荷泵；

所述压控振荡器的输入端分别与所述第一电荷泵、所述第二电荷泵和所述第三电荷泵的输出端电连接。

4.根据权利要求2所述的振荡器电路，其特征在于，当所述电荷泵电路包括第一电荷泵和第三电荷泵时，所述传输门电路包括第一传输门电路和第二传输门电路；

所述时钟信号电路的第一输出端、第二输出端和第三输出端用于分别输出第一时钟信号、第二时钟信号和第三时钟信号；

所述第一传输门电路的输入端与所述时钟信号电路的第一输出端电连接，所述第一传输门电路的输入端用于接收所述时钟信号电路的第一输出端输出的第一时钟信号，并在所述第一传输门电路的第一输出端输出第一电荷泵控制信号；

所述第一电荷泵的输入端与所述第一传输门电路的第一输出端电连接，所述第一电荷泵的输入端用于接收所述第一传输门电路的第一输出端输出的第一电荷泵控制信号；

所述第二传输门电路的输入端与所述时钟信号电路的第二输出端电连接，所述第二传输门电路的输入端用于接收所述时钟信号电路的第二输出端输出的第二时钟信号，并在所述第二传输门电路的输出端输出第三电荷泵控制信号；

所述第三电荷泵的输入端与所述第二传输门电路的输出端电连接，所述第三电荷泵的输入端用于接收所述第二传输门电路的输出端输出的第三电荷泵控制信号；

所述开关电路的输入端与所述第一电荷泵的输出端电连接，所述开关电路的控制端与所述钟信号电路的第三输出端电连接，所述开关电路的控制端用于接收所述时钟信号电路的第三输出端输出的第三时钟信号，使得所述第一电荷泵的电流周期性的输出到所述第三电荷泵；

所述压控振荡器的输入端分别与所述第一电荷泵和所述第三电荷泵的输出端电连接。

5.根据权利要求3或4所述的振荡器电路，其特征在于，所述时钟信号电路包括：

鉴相器，所述鉴相器的输出端用于输出一对相互反相的UP信号和DN信号；

分频器，所述分频器的输入端与所述鉴相器的输出端电连接，所述分频器用于对所述UP信号和所述DN信号进行分频，并在所述分频器的输出端输出一对相互反相的CK信号和CKN信号；

其中，所述第一时钟信号包括所述UP信号、所述DN信号、所述CK信号和所述CKN信号；所述第二时钟信号包括所述UP信号和所述DN信号；所述第三时钟信号包括所述CK信号和所述CKN信号。

6.根据权利要求5所述的振荡器电路，其特征在于，所述时钟信号电路还包括：

第三传输门电路，所述第三传输门电路的输入端与所述鉴相器的输出端电连接，所述第三传输门电路的输出端与所述分频器的输入端电连接。

7.根据权利要求6所述的振荡器电路，其特征在于，所述第三传输门电路包括非门和与非门的组合电路，所述非门和与非门的组合电路用于对所述鉴相器输出的UP信号和DN信号进行处理，并生成所述分频器的输入信号。

8.根据权利要求5所述的振荡器电路，其特征在于，所述第一传输门电路包括与门和非门的组合电路；

当所述电荷泵电路包括第一电荷泵、第二电荷泵和第三电荷泵时，所述与门和非门的组合电路用于对所述鉴相器输出的UP信号和DN信号以及所述分频器输出的CK信号和CKN信号进行处理，并生成第一电荷泵控制信号和第二电荷泵控制信号；

当所述电荷泵电路包括第一电荷泵和第三电荷泵时，所述与门和非门的组合电路用于对所述鉴相器输出的UP信号和DN信号以及所述分频器输出的CK信号和CKN信号进行处理，并生成第一电荷泵控制信号。

9.根据权利要求8所述的振荡器电路，其特征在于，所述第一电荷泵的输入端用于接收所述第一电荷泵控制信号，并输出第一电压信号V0；所述第二电荷泵的输入端用于接收所述第二电荷泵控制信号，并输出第二电压信号V1。

10.根据权利要求5所述的振荡器电路，其特征在于，所述第二传输门电路包括非门的组合电路，所述非门的组合电路用于对所述鉴相器输出的UP信号和DN信号进行处理，并生成第三电荷泵控制信号。

11.根据权利要求10所述的振荡器电路，其特征在于，所述第三电荷泵的输入端用于接收所述第三电荷泵控制信号，所述第三电荷泵控制信号用于控制所述第三电荷泵充放电，进而控制所述压控振荡器的工作。

12.根据权利要求5所述的振荡器电路，其特征在于，所述开关电路包括：

第四传输门电路，所述第四传输门电路的输入端与所述分频器的第一输出端电连接，所述第四传输门电路的输入端用于接收所述分频器的第一输出端输出的CK信号；

第一晶体管，所述第一晶体管的栅极与所述第四传输门电路的输出端电连接，所述第一晶体管的源极与所述第一电荷泵的输出端电连接，所述第一晶体管的漏极与所述开关电路的输出端电连接；

第五传输门电路，所述第五传输门电路的输入端与所述分频器的第二输出端电连接，所述第五传输门电路的输入端用于接收所述分频器的第二输出端输出的CKN信号；

第二晶体管，所述第二晶体管的栅极与所述第五传输门电路的输出端电连接，所述第二晶体管的源极与所述第二电荷泵的输出端电连接，所述第二晶体管的漏极与所述开关电路的输出端电连接。

13.一种频率产生单元，其特征在于，包括：控制模块、模数转换电路、数模转换电路、第一开关、第二开关、环路滤波器、锁相环和权利要求1-12任一项所述的振荡器电路；

所述控制模块的第一端分别与所述数模转换电路的第一端和所述第二开关的控制端电连接，所述数模转换电路的第二端通过所述第二开关与所述环路滤波器的第一端电连接，所述环路滤波器的第二端与所述振荡器电路的第一端电连接；所述控制模块用于在接收到频率锁定信号后控制所述第二开关导通，通过所述数模转换电路对初始压控电压进行数模转换处理，将所述数模转换处理后的初始压控电压传输至所述环路滤波器作为预置电压加在所述振荡器电路上；

所述振荡器电路的第二端与所述锁相环的第一端电连接；所述振荡器电路用于根据所述预置电压产生振荡反应，输出与所述预置电压对应的射频信号至所述锁相环；

所述控制模块的第二端与所述锁相环的第二端电连接，所述锁相环的第三端与所述环路滤波器电连接；所述控制模块还用于在接收到频率锁定信号后向所述锁相环发送频率设置信号，所述锁相环对所述频率设置信号中的频率与所述射频信号中的频率进行比较，根据频率比较结果输出脉冲信号至所述环路滤波器，以调节所述环路滤波器加在所述振荡器电路上的电压，最终实现频率锁定；

所述控制模块的第三端分别与所述模数转换电路的第一端和所述第一开关的控制端电连接，所述模数转换电路的第二端通过所述第一开关与所述环路滤波器的第一端电连接；所述控制模块还用于控制所述第一开关导通，通过所述模数转换电路读取所述环路滤波器上的锁定压控电压，并经所述模数转换电路进行模数转换处理，将模数转换处理后的锁定压控电压作为初始压控电压传输到所述控制模块中保存。

14.一种微处理芯片，其特征在于，所述微处理芯片包括权利要求1-12任一项所述的振荡器电路。