KR100717880B1

KR100717880B1 - Sar 방식을 이용한 연속-시간 아날로그 필터의 주파수 보정 회로

Info

Publication number: KR100717880B1
Application number: KR1020050041928A
Authority: KR
Inventors: 최중호
Original assignee: 최중호; 한국전자통신연구원
Priority date: 2005-05-19
Filing date: 2005-05-19
Publication date: 2007-05-14
Also published as: KR20060119242A

Abstract

본 발명은 연속-시간 아날로그 필터의 주파수 보정 시간을 빠르게 하기 위한 SAR(Successive Approximation Register) 방식의 주파수 보정 기법에 관한 것으로, 이러한 방식의 보정 코드 발생기는 최 상위 비트에서부터 시작하여 2진 가중치를 낮추어가면서 순차적으로 각 비트의 코드를 결정한다.

보정 해상도가 N 비트일 경우, 전형적인 주파수 보정 기법을 사용하면 주파수 보정 시간이 2^N 클럭 주기만큼 소요되는 것에 비해, 본 발명의 보정 기법을 사용하면 주파수 보정 시간이 N 클럭 주기만큼만 소요되기 때문에 높은 보정 해상도를 요구하는 시스템에 사용되는 연속-시간 아날로그 필터에서 주파수 보정을 위해 소요되는 시간을 효과적으로 단축시킬 수 있다.

CMOS 연속-시간 필터, 주파수 보정회로, SAR 보정 기법

Description

SAR 방식을 이용한 연속-시간 아날로그 필터의 주파수 보정 회로{The frequency tuning circuit for continuous-time analog filter using the SAR scheme}

도 1은 적분기를 이용한 주파수 보정 회로의 회로도

도 2는 단조 감소 방식의 주파수 보정 타이밍도 및 동작 예시

도 3은 SAR(Successive Approximation Register) 기법의 동작 원리

도 4는 SAR 방식 주파수 보정 코드 발생기의 회로도

도 5는 SAR 방식 주파수 보정의 타이밍도 및 동작 예시

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 기준 클럭 2a(2b) : 보정 적분기 출력

3a(3b) : 기준 전압 4 : 비교기 출력

5 : 적분기 동작 조절 신호 6 : 보정 코드

7 : 보정 출력 코드 13 : 보정 동작 클럭

14 : 리셋(reset) 신호

본 발명은 SAR(Successive Approximation Register) 방식을 이용한 연속-시간 아날로그 필터의 주파수 보정 기법에 관한 것으로, 특히 수동 소자인 저항과 커패시터의 비에 의해 차단 주파수가 결정되는 액티브(Active)-RC 필터에서 공정 및 환경의 변화에 따라 변하는 소자의 크기를 감지하여 차단 주파수를 빠른 시간 내에 일정한 오차 범위 이내로 보정하는 기법에 관한 것이다.

일반적으로, 액티브(Active)-RC 필터의 주파수 보정에는 적분기를 사용한다. 도 1은 적분기를 이용하여 N 비트의 보정 해상도를 갖도록 구성한 주파수 보정 회로의 회로도이다. 주파수 보정회로는 보정 적분기, 비교기, 보정 코드 발생기, 클럭 발생기의 세부 블록으로 나뉘어 진다. 보정 적분기는 필터에서 사용되는 연산 증폭기로 구성되며 고정된 저항과 가변 커패시턴스에 의해 주파수 특성이 결정된다. 가변 커패시턴스는 보정 코드(6)에 의해 조절되는 스위치와 이것에 연결된 N 비트의 커패시터 어레이로 이루어지며 보정 적분기의 적분 동작 시간은 외부에서 인가한 기준 클럭(1)에 의해 조절된다. 비교기는 적분기 출력 전압(2a, 2b)의 정점과 기준 전압(3a, 3b)을 동작 주기마다 차동적으로 비교하여 그 결과(4)를 보정 코드 발생기로 보내게 된다. 이때, 정점에서의 적분기 출력 전압의 차이(2a-2b)가 기준 전압의 차이(3a-3b)보다 크면 비교기의 출력(4)은 1이 되고 반대로, 정점에서의 적분기 출력 전압의 차이(2a-2b)가 기준 전압의 차이(3a-3b)보다 작으면 비교기의 출력(4)은 0이 된다. 그리고 보정 코드 발생기는 연산 증폭기와 비교기의 동작 시간을 조절하는 신호(5)를 만들고 비교기의 출력(4)을 인식하여 출력이 0이면 상기와 같은 일련의 보정 과정을 반복하고 1이면 보정 동작을 완료하여 보정 출력 코드(7)를 필터로 보내는 역할을 하게 된다. 이러한 보정 출력 코드에 의해 커패시터 어레이의 연결이 조절되어 가변 커패시턴스의 크기가 결정된다.

상기에서 언급한 적분기 출력 전압(2a 또는 2b)의 정점은 하기의 수학식 1과 같이 구할 수 있다.

[수학식 1]

주파수 보정 회로의 궁극적인 목표는 적분기 출력 전압의 정점이 기준 전압과 같아지는 시점을 찾는 것이므로 수학식 1에서 사용된 기준 클럭 주파수는 수동 소자의 크기가 공정 및 환경의 변화에 따라 변하지 않는다고 가정하였을 때의 이상적인 저항과 커패시턴스의 곱에 의해 결정된다. 가변 커패시턴스는 단위 커패시터(C)에 2진 가중치를 인가하여 배열한 커패시터 어레이(C, 2C, 4C,…, NC)를 N 비트의 보정 코드에 따라 연결시킨 커패시턴스에 최소의 커패시터(C_min)가 더해져서 결정된다. 가변 커패시턴스를 보정 코드를 이용하여 표현하면 하기의 수학식 2와 같아진다.

[수학식 2]

종래의 주파수 보정 회로에서는 상기의 보정 코드(6)를 최대에서 최소로 순차적으로 감소시키는 단조 감소 방식이나 반대로 최소에서 최대로 순차적으로 증가시키는 단조 증가 방식의 보정 코드 발생기가 주로 사용되었다.

도 2는 보정 해상도를 5 비트라고 가정하였을 때, 단조 감소 방식의 주파수 보정 타이밍도와 동작 예시를 보여주고 있다. 단조 감소 방식이므로 보정 코드(6)가 최대 크기 11111에서 최소 크기 00000까지 1 LSB씩 순차적으로 변하게 되고, 이렇게 발생한 코드는 보정 적분기의 가변 커패시턴스를 결정하는 역할을 한다. 즉, 보정 코드가 11111이라면, 모든 커패시터가 연결되어 회로 상에서 표현할 수 있는 가장 큰 커패시턴스를 갖게 된다. 수학식 1에서 가변 커패시턴스 이외의 변수는 일정하게 유지된다고 가정하였을 때, 적분기의 가변 커패시턴스가 커지면 RC 시상수도 커지게 되므로 일정 적분 시간 동안 적분을 마친 적분기 출력 전압의 정점은 작아지게 되고 시간에 따른 적분기 출력의 변화율도 작아지게 된다. 보정 코드가 11111이어서 가변 커패시턴스가 가장 클 때의 적분기 출력 파형은 도 2에 표시된 (8)의 구간이다. 그리고 보정 코드가 1 LSB씩 작아질수록 시간에 따른 적분기 출력의 변화율이 커져서 결국에는 도 2의 (9) 구간과 같이 기준 전압에 비해 적분기 출력 전압의 정점이 커지는 지점이 생기게 된다. 비교기의 출력(4)은 이 순간 변하게 되며 당시의 보정 코드(6)를 최종적인 보정 출력 코드(7)로 내보내고 이 값을 지속적으로 유지하게 된다. 만일, 단조 증가 방식의 회로를 사용하였다면, 상기와는 반대로 보정코드가 00000에서부터 시작하여 11111까지 1 LSB 씩 순차적으로 늘어나면서 기준 전압에 비해 적분기 정점 출력 전압이 작아지는 시점을 인식하여 출력을 발생시키게 된다. 상기된 바와 같이, 이러한 단조 감소(또는 증가) 방식의 보정 회로는 1 LSB 씩 순차적으로 변화하는 것이기 때문에 보정 해상도가 N 비트일 때 최 대 2^N 배의 클럭 주기에 해당하는 시간이 사용된다. 그러므로 정밀한 보정을 필요로 하는 시스템 일수록 보정 해상도 N이 증가하게 되어 주파수를 보정하기 위해 2^N에 비례하는 많은 시간이 소요된다는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, SAR(Successive Approximation Register) 기법을 이용하여 주파수 보정 회로에 사용되는 적분기의 보정 코드를 생성함으로써 보정 해상도가 높은 경우에도 주파수 보정을 단시간 내에 효과적으로 완료할 수 있는 회로를 제공하는 것을 목적으로 한다.

상기에서 언급한 SAR 기법은 본 발명의 대표적인 내용으로 도 3을 참조하여 동작 원리를 설명하면 다음과 같다.

도 3에 지정된 영역인 최대 값(10)과 최소 값(11)의 구간 사이에 식별해 내고자하는 목표 값(12)이 있다. 이것을 3 비트의 해상도로 구별해 내고자 할 경우, 8 개의 구간으로 나누어 제일 먼저 지정된 영역의 1/2에 해당하는 기준 값과 목표 값을 비교하게 된다. 그 결과, 목표 값이 기준 값보다 작으므로 3 비트 코드의 최 상위 비트는 0으로 고정된다. 최 상위 비트가 0이라는 것은 지정 영역을 절반으로 나누었을 때의 상위 1/2은 고려 대상에서 제외할 수 있음을 의미한다. 그리고 다음 동작 주기에는 하위 1/2 영역을 다시 절반으로 나누어, 즉, 1/4에 해당하는 기준 값을 목표 값과 비교하게 된다. 그 결과, 목표 값이 기준 값보다 크므로 3 비트 코드의 두 번째 비트는 1로 고정시키게 된다. 다음의 동작 주기에도 유사한 방식으로 1/8에 해당하는 기준 값과 목표 값을 비교하게 되고 그 결과 최 하위 비트는 0이 된다. 최종적으로 식별 작업을 3회 반복하여 010이라는 코드를 출력하게 된 것이다. 식별 해상도를 개선시키기 위하여 상기의 경우보다 비트 수를 증가시킨다고 하여도 동일한 방식으로 연산을 진행할 수 있고, 반복적인 식별 작업을 해상도 N에 비례하는 횟수만큼만 수행하면 언제든지 최종 출력 결과를 얻을 수 있다.

도 4는 5 비트 해상도를 갖는 SAR 방식 주파수 보정 코드 발생기의 회로도이다. 이 도면을 이용하여 본 발명 회로의 구성 및 동작을 설명한다.

도 4의 회로는 D-플립플롭으로 구성되어 있는 레지스터가 A행과 B행의 두 가지 종류로 배치되어 있다. 이 때, A행의 레지스터들은 리셋(reset) 신호(14)를 인가하면 초기 출력 코드가 모두 1로 설정되어 있다가 보정 동작 클럭(13)에 동기화 되어 최상위 비트(A₅)에서부터 시작해 순차적으로 1 비트씩 내려가면서 출력 코드를 0으로 바꾼다(A₅～A₀). B행의 레지스터들은 이와는 반대로, 초기 출력 코드가 모두 0으로 설정되어 있다. 그리고 비교기의 출력을 입력으로 받아들여 출력 코드를 생성하게 되는데, B행의 레지스터들은 보정 동작 클럭에 동기를 맞추지 않고 한 클럭 주기마다 생성되는 A행 레지스터의 출력에 맞추어 코드를 내보내게 된다. 이와 같은 방식으로 결정된 A행의 출력 코드와 B행의 출력 코드는 각각 OR 게이트를 통과하여 보정 출력 코드(7)를 발생시키게 된다.

도 5는 5 비트 SAR 방식 주파수 보정 타이밍도 및 최종적인 보정 출력 코드가 11000이 나온다고 가정하였을 때의 동작 예시이다. 첫 번째 보정 클럭 주기에서 보면, 정점에서의 적분기 출력 전압의 차이(2a-2b)가 기준 전압의 차이(3a-3b)보다 크기 때문에 비교기의 출력(4)은 1이 되어 보정 출력 코드(7)의 최 상위 비트는 최종적으로 1이 된다. 두 번 째 보정 클럭 주기에서도 마찬가지로 비교기의 출력(4)이 1이 된다. 그리고 세 번째 보정 클럭 주기에서는 정점에서의 적분기 출력 전압의 차이(2a-2b)가 기준 전압의 차이(3a-3b)보다 작기 때문에 비교기의 출력(4)은 0이 되어 보정 출력 코드(7)의 상위 세 번째 비트는 최종적으로 0이 된다. 같은 방식으로 5 클럭 주기 동안 반복하여 연산하면 11000의 코드가 나오게 된다.

이와 같이, SAR 방식의 보정 회로는 보정 코드가 1 LSB 씩 순차적으로 변화하는 것이 아니라 코드의 최 상위 비트에서부터 시작하여 2진 가중치를 낮추어가면서 순차적으로 하위 비트로 비교를 진행하기 때문에 보정 해상도가 N 비트일 때 N 배의 클럭 주기만 사용된다. 그러므로 보정 해상도 N이 증가할수록 단조 감소 방식의 주파수 보정 기법에 비해 빠른 시간 내에 주파수 보정 동작을 완료할 수 있다.

일례로, 10 비트 보정 해상도를 갖는 시스템에서 단조 감소 방식을 사용하면 시스템을 초기화 하는 시점마다 주파수를 보정하기 위해 최대 1024 배의 클럭 주기를 필요로 하게 되지만 SAR 방식을 사용하면 어떠한 상황에서도 10 배의 클럭 주기만큼만 사용하면 된다.

이상에서 상세히 설명한 바와 같이, 본 발명의 주파수 보정 기법은 다음과 같은 효과가 있다.

본 발명은 주파수 보정회로의 보정 코드 발생기에서 생성하는 보정 코드를 성공-실패(Successive-Fail) 방식을 통해 N 비트 코드의 최 상위 비트에서부터 시작하여 2진 가중치를 낮추어가면서 순차적으로 하위 비트로 비교를 진행하기 때문에 주파수 보정 시간이 N 클럭 주기만큼만 소요되므로 높은 보상 해상도를 요구하는 시스템에서 사용되는 연속-시간 아날로그 필터의 초기 보정 시간을 효과적으로 단축시킬 수 있다.

Claims

액티브(Active)-RC 타입의 연속-시간 아날로그 필터의 주파수를 보정하는 주파수 보정회로 있어서,

기준 클럭에 의해 조절되는 적분 동작시간 동안 보정 코드에 응답하여 RC 시상수를 결정하는 보정 적분기;

상기 보정 적분기의 출력전압의 정점과 기준전압을 차동적으로 비교하는 비교기; 및

상기 비교기의 출력에 응답하여 SAR(Successive Approximation Register) 방식으로 상기 보정 코드를 생성하는 보정 코드 발생기를 포함하되,

상기 보정 코드 발생기는,

상기 기준 클럭을 분주하는 분주기;

리셋 신호에 응답하여 제1 출력 코드의 초기값이 모두 '1'로 설정되어 있다가 상기 분주기로부터 출력되는 보정 동작 클럭에 동기되어 최상위 비트에서부터 순차적으로 1비트씩 감소시켜 상기 제1 출력 코드를 출력하는 제1 레지스터부;

상기 리셋 신호에 의해 제2 출력 코드의 초기값이 모두 '0'으로 설정되어 있다가 상기 제1 출력 코드에 동기되어 입력되는 상기 비교기의 출력에 따라 상기 제2 출력 코드를 변경하여 출력하는 제2 레지스터부; 및

상기 제1 출력 코드와 상기 제2 출력 코드를 논리합하여 상기 보정 코드를 생성하는 논리합 게이트

를 포함하는 주파수 보정회로.