WO2021245843A1 - 自己校正機能付きadコンバータ - Google Patents
自己校正機能付きadコンバータ Download PDFInfo
- Publication number
- WO2021245843A1 WO2021245843A1 PCT/JP2020/021959 JP2020021959W WO2021245843A1 WO 2021245843 A1 WO2021245843 A1 WO 2021245843A1 JP 2020021959 W JP2020021959 W JP 2020021959W WO 2021245843 A1 WO2021245843 A1 WO 2021245843A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- unit
- calibration
- integration
- integrations
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Definitions
- the present invention relates to an AD converter with a self-calibration function that does not require a measuring instrument for calibration.
- the AD converter consists of a DA converter that outputs a known voltage and a comparator, and the smallest DA converter that sequentially changes the output value of the DA converter and changes the output of the comparator from a low output voltage to a high output voltage.
- the digital value when the output value of is set is used as the conversion value of the AD converter (Non-Patent Document 1). Fluctuations due to the offset of the DA converter and changes in linearity over time lead to changes over time in the AD converter.
- Typical DA converters include an R-2R ladder circuit, a resistance string circuit (Non-Patent Document 2), and a PWM circuit (Non-Patent Document 3).
- R-2R ladder circuit it is possible to configure a variable signal source with high resolution and high accuracy with a relatively small number of resistance elements.
- a resistor with high accuracy is required on the MSB side.
- the resistance string circuit has low power consumption and high monotonous increase, but since the linearity of the output with respect to the setting code depends on the uniformity of the resistance element and the layout, trial and error of layout design and manufacturing is required.
- the PWM circuit has the advantage of stable performance because it does not require a resistor element sequence and can be manufactured only with a digital circuit, but it is high for removing ripple noise that appears in the output.
- the next low-pass filter needs to be designed and manufactured with high frequency accuracy.
- Non-Patent Document 2 the offset voltage of the comparator, the unit voltage of the DA converter and its linearity change over time. Therefore, in order to maintain the conversion accuracy for a long period of time, periodic calibration is indispensable (Non-Patent Document 2).
- the present invention has been made in view of this problem, and an object of the present invention is to provide an AD converter with a self-calibration function that does not require a measuring instrument for calibration.
- the AD converter with a self-calibration function is an AD converter with a self-calibration function that does not require a measuring instrument for calibration, and has a reference voltage unit that generates a reference voltage and an input voltage at the time of conversion. Is set as the initial value, and at the time of calibration, any one of the predetermined voltages including the reference voltage specified by the calibration control unit is set as the initial value, and the unit voltage, which is the unit of the amount of change in the integrated voltage, is integrated into the initial value.
- the integration conversion unit and the integration conversion unit which repeats until the integrated voltage exceeds the threshold voltage, the unit voltage is integrated with the initial value at the time of conversion, and the integration exceeds the threshold voltage.
- the calibration control unit that counts the number of calibration integrations, which is the number of integrations for calibrating each of the values of the error coefficient of integration, which is the coefficient of the number of integrations, and the said from the initial value at the time of conversion. It is provided with an integration error correction conversion control unit that corrects an error from the product of the integration number and the unit voltage by using the conversion integration number which is the integration number and the calibration integration number and converts the input voltage into a digital value. Is the gist.
- FIG. 1 It is a functional block diagram which shows the structural example of the AD compactor with self-calibration function which concerns on 1st Embodiment of this invention. It is a figure which shows the circuit model of the integration circuit shown in FIG. It is a flowchart which shows the processing procedure of the offset measurement processing part shown in FIG. It is a figure which shows the relationship between the integrated voltage and current value in the integrated circuit shown in FIG. 1 and the integrated number of times. It is a flowchart which shows the processing procedure of the offset unit voltage correlation coefficient processing part shown in FIG. It is a flowchart which shows the processing procedure of the unit voltage measuring processing part shown in FIG. It is a flowchart which shows the processing procedure of the difference voltage measurement processing part shown in FIG.
- FIG. 1 It is a figure which shows the equivalent circuit model of the difference calculation part shown in FIG. It is a flowchart which shows the processing procedure of the calibration intermediate voltage measurement processing part shown in FIG. It is a flowchart which shows the processing procedure of the differential intermediate voltage measurement processing unit shown in FIG. It is a functional block diagram which shows the structural example of the modification of the AD compactor with a self-calibration function shown in FIG. It is a flowchart which shows the processing procedure of the unit voltage correlation measurement processing unit shown in FIG. It is a functional block diagram which shows the structural example of the other modification of the AD compactor with a self-calibration function shown in FIG. It is a functional block diagram which shows the structural example of the AD compactor with self-calibration function which concerns on 2nd Embodiment of this invention.
- FIG. 1 is a block diagram showing a configuration example of an AD converter with a self-calibration function according to the first embodiment of the present invention.
- the integrated voltage generated by integrating the unit voltage with the input voltage as the initial value in the integrating circuit 32 is compared with the threshold voltage by the comparator 35, and the input voltage is converted into a digital value.
- the AD converter 100 uses one of a reference voltage unit 10 for generating a reference voltage and a predetermined voltage including a reference voltage specified by the calibration control unit at the time of calibration with the input voltage as the initial value at the time of conversion as the initial value. Then, the operation of integrating the unit voltage, which is the unit of the amount of change in the integrated voltage, to the initial value is repeated until the integrated voltage exceeds the threshold voltage, and the integration conversion unit 30 and the integration conversion unit 30 are controlled to perform conversion. Integrates the unit voltage into the initial value and counts the number of integrations that exceed the threshold voltage.
- Calibration control unit 21 that counts the number of calibration integrations, which is the number of integrations for calibrating each of the values of the integration error coefficient, which represents the error from the product of And, integration error correction conversion control that corrects the error from the product of the integration number and unit voltage using the conversion integration number and calibration integration number, which are the integration times from the initial value at the time of conversion, and converts the input voltage to a digital value.
- a unit 22 is provided.
- FIG. 2 shows a circuit model of the integration circuit 32.
- the current source 323 (Io) is connected between the node of the power supply voltage Vd and the capacitance Co.
- the resistor Rp that exists parasitically when the current source is composed of semiconductor transistors is connected in parallel with the current source 323 (Io).
- Terminal Vo is the output.
- a dielectric having a large dielectric constant is used for the capacitance in order to obtain a large capacitance in a small area, and it is known that the dielectric constant of this dielectric has a voltage dependence.
- the relational expression between the capacitance value Co and the voltage Vo when the simplest voltage dependence is taken into consideration is expressed by the following equation.
- ⁇ c represents the first-order component of the voltage dependence of the capacitance Co.
- Co 0 is the capacitance value at 0V.
- the charge Qo stored in the capacitance Co from the equation (1) is expressed by the following equation.
- the voltage Vo, k when the integration is repeated k times is expressed by using the unit time ⁇ t of the integration and the voltage Vo, k-1 when the integration is repeated k-1 times. It is expressed by the following formula from 7).
- Equation (8) VG represents the unit voltage and ⁇ 1 represents the integration error. Equation (8) can be expressed in the following geometric series format.
- Vo and k are expressed by the following equations by substituting equation (10).
- ⁇ 2 is an error coefficient at the coarse unit voltage.
- the integrated voltage Vot when there is no parasitic resistance of the current source and non-linearity of capacitance is expressed by the following equation (15).
- the coarse unit voltage VG2 the fine adjustment unit voltage VG1, and the offset of the comparator may be calibrated, but the parasitic resistance of the current source 323 (Io). If there is a non-linearity of the capacitance, it is necessary to calibrate the error coefficient as well.
- the integration conversion unit 30 of the AD converter 100 of FIG. 1 includes a threshold voltage unit 34 that gives a threshold voltage, and a comparator 35 that compares the threshold voltage and the integrated voltage and outputs a determination signal.
- the integrating circuit 32 that integrates the unit voltage after holding the difference between the initial value or the initial value and the base voltage or the calibration intermediate voltage, the switching unit 31 that gives the initial value to the integration circuit 32, and the calibration intermediate voltage at the time of calibration. It is composed of a calibration intermediate voltage unit 33 to be given.
- the integration circuit 32 has a SW1 that switches between an initial value giving state and an integration state, a current source 323 and a capacitance Co used for integration, a base voltage unit 320 that applies a base voltage, and an initial value and a base voltage or a calibration intermediate voltage.
- a difference calculation unit 322 for connecting one terminal of the capacitance Co and the base voltage unit 320 or the calibration intermediate voltage unit 33 is provided.
- the switching unit 31, SW1 and the differential calculation unit 322 are controlled by the operation control signal from the control unit 20.
- the calibration control unit 21 of the control unit 20 has an offset measurement processing unit 210, an offset unit voltage correlation measurement processing unit 211, a differential voltage measurement processing unit 212, a unit voltage measurement processing unit 213, and an integrated error coefficient measurement processing unit 23.
- the calibration process including the offset measurement process, the offset unit voltage correlation measurement process, the unit voltage measurement process, the differential voltage measurement process, and the integrated error coefficient measurement process is performed.
- the integrated error coefficient measurement process is composed of a calibration intermediate voltage measurement process and a differential intermediate voltage measurement process.
- FIG. 3 shows the processing flow of the offset measurement processing unit 210.
- the reference voltage precharge step S210a with the switching unit 31 a10 and c10 connected, the SW1 a1 and b1 are connected, the difference calculation unit 322 a20 and b20 are connected, and the charge corresponding to the reference voltage is precharged to Co. Charge.
- the offset measurement step S210b a1 and d1 of SW1 are connected, and the state change of the determination signal is monitored to integrate until the integrated voltage exceeds the threshold voltage.
- the integration first the coarse adjustment positive unit voltage VG2 is used for integration, and then the fine adjustment positive unit voltage VG1 is used for integration.
- the storage step S210c the number of integrations integrated with the coarse adjustment positive unit voltage VG2 and the number of integrations integrated with the fine adjustment positive unit voltage VG1 are stored.
- FIGS. 4A and 4B show the relationship between the integrated voltage and current value in the integrating circuit 32 and the integrated number k.
- a1 and d1 of SW1 are connected and the current of I2 from the current source 323 flows not only to Co but also to the resistance part.
- the resistance of the resistor is Rg
- the voltage of RgI2 is superimposed on the integrated voltage at the moment when the current of I2 is flowing.
- the voltage when the voltage generated in the resistance portion is superimposed on the integrated voltage when the current generating VG2 is flowing from the current source 323 is the sum of the threshold voltage and the offset voltage of the comparator 35.
- the current of the current source 323 is switched to the current that causes VG1.
- ko2 is defined as the number of coarse adjustment offset integrations.
- ko1 is defined as the number of fine adjustment offset integrations.
- FIG. 5 shows the processing flow of the offset unit voltage correlation measurement process. Since the reference voltage precharge step S211a is the same as that in FIG. 3, the description thereof is omitted.
- the preliminary integration step S211b integration is performed using VG2 with an integration number that is one less than the coarse adjustment offset integration number ko2 obtained in the offset measurement process.
- the fine adjustment integration number step S211c integration is performed with VG1 until the sum of the threshold voltage and the offset voltage becomes the integration voltage. If the sum of the threshold voltage and the offset voltage is equal to the sum of the threshold voltage and the offset voltage in the kp1 + 1st integration with VG1, kp1 is defined as the number of offset correlation integrations. For kp1, the following equation holds.
- the storage step S211d kp1 is stored.
- FIG. 6 shows the processing flow of the unit voltage measurement process.
- the reset step S213a with the switching units 31 a10 and d10 connected, the SW1 a1 and b1 are connected, and the difference calculation unit 322 a20 and b20 are connected to reset the accumulated charge of the capacitance Co.
- the integrated voltage is integrated until it exceeds the sum of the threshold voltage and the offset voltage by monitoring the state change of the determination signal. Assuming that the sum of the threshold voltage and the offset voltage is equal to the integrated voltage in the second integration with VG2 by this process, ki2 is defined as the number of rough adjustment unit voltage integrations.
- ki1 is defined as the number of fine adjustment unit voltage integrations. The following equation holds for ki2 and ki1. In the storage step S213c, ki1 and ki2 are stored.
- FIG. 7 shows the processing flow of the differential voltage measurement processing.
- the differential voltage charge step S212a a process of taking the difference between the integrated circuit input voltage Vins and the base voltage Vbs is performed.
- FIG. 8 shows an equivalent circuit model in this process.
- Cp represents the parasitic capacitance of the wiring and the input of the comparator 35.
- A1 and b1 of SW1 are connected, and a20 and c20 of the differential calculation unit 322 are connected to obtain the difference between Vins and Vbs (FIG. 8A).
- Vbs Vref.
- a1 and d1 of SW1 are connected, and ko2 integration is performed with VG2.
- integration is performed by VG1 until the integrated voltage exceeds the sum of the threshold voltage and the offset voltage. Assuming that the sum of the threshold voltage and the offset voltage is equal to the sum of the threshold voltage and the offset voltage at the ku1 + 1st time after starting the integration with VG1, ku1 is defined as the number of fine adjustment difference integrations. The following equation holds for ku1.
- ku1 is stored.
- FIG. 9 shows the processing flow of the calibration intermediate voltage measurement process.
- the calibration intermediate voltage precharge step S230a with the switching units a10 and e10 connected, the SW1 a1 and b1 are connected, the difference calculation unit 322 a20 and b20 are connected, and Co corresponds to the calibration intermediate voltage.
- the calibration intermediate voltage measurement step S230b a1 and d1 of SW1 are connected and the state change of the determination signal is monitored so that the integrated voltage is integrated until it exceeds the sum of the threshold voltage and the offset voltage.
- the integration first integrate with VG2 and then integrate with VG1.
- kb2 is defined as the number of rough adjustment calibration intermediate voltage integrations. Also, assuming that the sum of the threshold voltage and the offset voltage is equal to the sum of the threshold voltage and the offset voltage at the kb1 + 1th time after starting the integration with VG1, kb1 is defined as the number of fine adjustment calibration intermediate voltage integrations. In the storage step S230c, kb1 is stored.
- FIG. 10 shows the processing flow of the differential intermediate voltage measurement process.
- the differential intermediate voltage charge step S217a with a10 and c10 of the switching unit 31 connected, a1 and b1 of SW1 are connected, a20 and d20 of the difference calculation unit 322 are connected, and the reference voltage and the calibration intermediate voltage are connected to Co. Accumulates the charge corresponding to the difference. After that, it is connected to terminals other than a1 and b1 of SW1, and a20 and b20 of the differential calculation unit 322 are connected. At this time, the voltages Vo and 0 held in Co are expressed by the following equations according to the charge conservation law.
- kd1 is defined as the number of fine adjustment difference intermediate voltage integrations. The following equation holds for kd1.
- kd1 is stored.
- the calibration values of VG2, VG1, ⁇ 2, ⁇ , and Vofc are derived.
- ⁇ , VG2, and VG1 are expressed using the cumulative number of times ko2, ko1, kp1, ki2, ki1, ku1, kb2, kb1, and kd1 obtained in the calibration process, and equations (31) to ⁇ 2 are also processed in the calibration state. It is expressed by the number of integrations obtained. Therefore, VG2, VG1, ⁇ 2, and ⁇ can be obtained by the calibration process.
- the integrated error correction conversion control unit 22 carries out the integrated error correction conversion process. First, with a10 and b10 of the switching unit 31 connected and a1 and b1 of SW1 connected, check the judgment signal of the comparator 35, and if Vin ⁇ Vth, connect a20 and b20 of the difference calculation unit 322. The charge corresponding to the voltage Vin of the input terminal is stored in Co. After that, a1 and d1 of SW1 are connected, and Vin is set as the initial value and integrated with VG2 by the same process as described in FIG. 4, and then integrated with VG1. Assuming that the sum of the threshold voltage and the offset voltage is equal to the integrated voltage in the second integration with VG2, kv2 is defined as the number of rough adjustment conversion integrations. Also, assuming that the sum of the threshold voltage and the offset voltage is equal to the kv1 + 1th time after starting the integration with VG1, kv1 is defined as the number of fine adjustment conversion integrations.
- Vin is expressed by the following equation by taking the difference between the equation (18) and the equation (32).
- Vin can be converted using kv2, kv1 obtained by the integration error correction conversion process and VG1, ⁇ 2, kp1, ko1, ki2, ki1 obtained by the calibration process. can.
- Vin is expressed by the following equation by taking the difference between the equation (18) and the equation (35).
- the offset of the comparator 35 and the capacity constituting the integration unit fluctuate due to aging
- the offset of the comparator 35 and the integration circuit 32 which is the analog value output unit of the DA converter It is possible to provide an AD converter that can be calibrated and has high long-term stability.
- FIG. 11 shows a modified example of the control unit of the AD converter.
- the offset unit voltage correlation measurement processing unit 211 is used in FIG. 1
- the AD converter 200 shown in FIG. 11 uses the unit voltage correlation measurement processing unit 214. This modification is effective when the term of ⁇ 2 ko2 cannot be ignored without 1 >> ⁇ 2 ko2 in equations (16) and (21).
- FIG. 12 shows the processing flow of the unit voltage correlation measurement processing unit 214.
- the reset step S214a with the switching units 31 a10 and d10 connected, the SW1 a1 and b1 are connected, and the difference calculation unit 322 a20 and b20 are connected to reset the accumulated charge of the capacitance Co.
- ki2-1 preliminary integration step S214b a1 and d1 of SW1 are connected, and ki2-1 integration is performed with VG2.
- integration is performed by VG1 until the integrated voltage exceeds the sum of the threshold voltage and the offset voltage.
- kj1 is defined as the number of fine adjustment unit voltage correlation integrations. The following equation holds for kj1. In the storage step S214d, kj1 is stored.
- equations related to ko2, ko1 and ku1 corresponding to equations (16) and (21) when the term of ⁇ 2 ko2 is not ignored are as follows.
- ⁇ 2 is expressed by Eq. (31). Substituting the equation (40) and the equation (31) into the equation (41), using Bi, Bg, Bb, Bd composed of the following ki2, ki1, kj1, ko2, ko1, ku1, kb2, kb1, and kd1. When expanded, VG1 is represented by equation (44).
- ⁇ , VG2, VG1, and ⁇ 2 are expressed using the cumulative number of times ko2, ko1, kp1, ki2, ki1, ku1, kb2, kb1, kd1, and kj1 obtained by processing in the calibration state.
- VG2, VG1, ⁇ 2, and ⁇ can be obtained by the calibration process.
- the number of integrations in VG2 in the calibration intermediate voltage measurement process and the differential intermediate voltage measurement process is the same. Therefore, it is preferable to set Vbs ⁇ Vref / 2.
- Vbs deviates significantly from Vref / 2
- the kb2 preliminary integration step S217b and the fine adjustment integration number measurement step S217c of the flow of the difference voltage measurement processing unit 212 shown in FIG. 10 are changed to the difference intermediate voltage measurement step.
- the differential intermediate voltage measurement step the change in the state of the determination signal is monitored so that the integrated voltage is integrated until it exceeds the sum of the threshold voltage and the offset voltage.
- the integration first integrate with VG2 and then integrate with VG1.
- kd2 is defined as the number of rough adjustment difference intermediate voltage integrations. Also, assuming that the sum of the threshold voltage and the offset voltage is equal to the kd1 + 1th time after starting the integration with VG1, kd1 is defined as the number of fine-tuned difference intermediate voltage integrations. Even in this case, VG2, VG1, ⁇ 2, and ⁇ can be calibrated.
- VG2 was integrated discretely, but until the sum of the threshold value and the offset voltage is exceeded in the integration of VG2, a1 and d1 of SW1 are left connected and the current is integrated without stopping. May be good.
- the voltage after k ⁇ t seconds becomes the following equation from the equation (7).
- equation (45) becomes equivalent to equation (13), so even in this case, VG2, VG1, ⁇ 2, and ⁇ can be calibrated by the calibration process.
- FIG. 13 shows another modification of the first embodiment.
- the AD converter 300 shown in FIG. 13 has a threshold voltage as a reference voltage, an input voltage as an initial value at the time of conversion, and a unit until the integrated voltage with the reference voltage or the ground voltage as the initial value exceeds the reference voltage at the time of calibration. Integrate the voltage.
- a crossbar switch 36 was added to the integration conversion unit 30, and a polarity determination unit 24 for determining the polarity of the offset voltage of the comparator 35 was added to the control unit 20.
- the integration conversion unit 30 inputs a reference voltage to one input of the comparator 35 based on the polarity determination unit 24 for determining the polarity of the offset voltage of the comparator 35 and the control signal output by the polarity 24, and inputs the other.
- a cross bar switch 36 is provided for switching between a case where an integrated voltage is input to and a case where an integrated voltage is input to one input of the comparator 35 and a reference voltage is input to the other input.
- the polarity determination process is performed in the conversion state to determine the connection of the crossbar switch 36.
- the determination signal is monitored by the control unit 20 with the a10 and c10 of the switching unit 31 connected and the a1 and b1 of the SW1 connected, and the connection of the crossbar switch 36 is determined.
- the determination signal becomes a high potential voltage when the offset voltage of the comparator 35 is positive, and becomes a low potential voltage when the offset voltage is negative.
- FIG. 14 shows a block diagram showing a configuration example of an AD converter with a self-calibration function according to a second embodiment of the present invention.
- the AD converter 400 shown in FIG. 14 performs offset measurement processing, offset unit voltage correlation measurement processing, unit voltage measurement processing, unit voltage correlation measurement processing, differential voltage measurement processing, and integrated error coefficient measurement processing in the calibration process.
- the voltage Vo, k when the integration is repeated k times is expressed by using the unit time ⁇ t of the integration and the voltage Vo, k-1 when the integration is repeated k-1 times. It is expressed by the following formula from 49).
- Equation (50) VG represents the unit voltage, and ⁇ 1 and ⁇ o2 represent the integration error. Equation (50) can be expressed in the form of geometric series of equation (9).
- Bs1 is expressed by equation (10)
- offset measurement processing offset unit voltage correlation measurement processing, unit voltage measurement processing, unit voltage correlation measurement processing, differential voltage measurement processing, and integration error coefficient measurement processing are performed in the calibration process. Since the operation of these processes is the same as that of the first embodiment, the description thereof will be omitted.
- the coarse adjustment offset integration number ko2 and the fine adjustment offset integration number ko1 are obtained, and the following equation is established.
- the offset correlation integration count kp1 is obtained, and the following equation is obtained.
- unit voltage measurement processing by unit voltage measurement processing, unit voltage correlation measurement processing, differential voltage measurement processing, and integration error coefficient measurement processing, coarse adjustment unit voltage integration count ki2, fine adjustment unit voltage integration count ki1, fine adjustment unit voltage correlation integration count kj1, fine Obtain the adjustment difference integration count ku1, the coarse adjustment calibration intermediate voltage integration count kb2, the fine adjustment calibration intermediate voltage integration count kb1, and the fine adjustment difference intermediate voltage integration count kd1.
- the formula that holds for each number of integrations is as follows.
- Equation (25) is obtained by taking the difference between equation (54) and equation (55).
- the following equation is obtained by taking the difference between the equation (56) and the equation (57).
- Equation (27) is obtained from equation (54) and equation (58).
- the following equation is obtained by taking the difference between the equation (59) and the equation (56) and taking the difference between the equation (60) and the equation (56).
- equation (65) becomes equation (66).
- ⁇ , VG2, VG1, ⁇ 2, and ⁇ 21 use the cumulative number of times ko2, ko1, kp1, ki2, ki1, ku1, kb2, kb1, kd1, and kj1 obtained in the calibration process.
- the calibration values of ⁇ , VG2, VG1, ⁇ 2, and ⁇ 21 can be obtained by the calibration process.
- the integration error correction conversion process obtains the coarse adjustment conversion integration number kv2 and the fine adjustment conversion integration number kv1, and the input voltage Vin is When Vin ⁇ Vth, the following equation holds.
- Vin uses the calibration values of kv2 and kv1 obtained by the integration error correction conversion process and ⁇ , VG2, VG1, ⁇ 2 and ⁇ 21 obtained by the calibration process. Can be converted.
- the AD converter 400 is an AD converter with a self-calibration function that does not require a measuring instrument for calibration, and has a reference voltage unit 10 that generates a reference voltage and an input voltage at the time of conversion.
- the integration conversion unit 30 the operation of integrating the unit voltage, which is the unit of the amount of change in the integrated voltage, to the initial value is repeated until the integrated voltage exceeds the threshold voltage, with the predetermined voltage as the initial value at the time of calibration.
- the integration conversion unit 30 is controlled to integrate the unit voltage to the initial value at the time of conversion, count the number of integrations exceeding the threshold voltage, and compare the unit voltage, the integrated voltage with the threshold voltage at the time of calibration.
- the offset voltage of the comparator 35 the error coefficient of the first integration that represents the error from the product of the number of integrations and the unit voltage and is the coefficient of the number of integrations that correlates with other than the unit voltage, and the product of the number of integrations and the unit voltage.
- the calibration control unit 21 that counts the number of calibration integrations, which is the number of integrations for calibrating each of the second error coefficients that represent the error from and is the square of the number of integrations, and the integration from the initial value at the time of conversion. It is provided with an integration error correction conversion control unit 22 that corrects an error from the product of the integration number and the unit voltage by using the conversion integration number and the calibration integration number, which are the number of times, and converts the input voltage into a digital value.
- the offset of the comparator 35 and the capacity constituting the integration unit fluctuate due to aging
- the offset of the comparator 35 and the integration circuit 32 which is the analog value output unit of the DA converter It is possible to provide an AD converter that can be calibrated and has high long-term stability.
- Reference voltage unit 20 Control unit 21: Calibration control unit 22: Integration error correction conversion control unit 23: Integration error coefficient measurement processing unit 30: Integration conversion unit 31: Switching unit 32: Integration circuit 33: Calibration intermediate voltage unit 34 : Threshold voltage unit 35: Comparator 100, 200, 300, 400: AD converter with self-calibration function 210: Offset measurement processing unit 211: Offset unit voltage correlation measurement processing unit 212: Differential voltage measurement processing unit 213: Unit voltage Measurement processing unit 230: Calibration intermediate voltage measurement processing unit 231: Differential intermediate voltage measurement processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
校正のための測定器を必要としない自己校正機能付きADコンバータであって、基準電圧を生成する基準電圧部10と、変換時は入力電圧を初期値とし校正時は基準電圧を初期値とし、積算電圧の変化量の単位である単位電圧を初期値に積算する動作を、積算電圧がしきい値電圧を越えるまで繰り返す積算変換部30と、積算変換部30を制御して、変換時は初期値に単位電圧を積算してしきい値電圧を越える積算回数を計数し、校正時は単位電圧、積算電圧としきい値電圧を比較する比較器35のオフセット電圧、及び積算回数と単位電圧の積からの誤差を表し単位電圧以外の電圧と相関を持って積算回数の係数となる積算の誤差係数の値のそれぞれを校正するための積算回数である校正積算回数を計数する校正制御部21と、変換時の初期値からの積算回数である変換積算回数と校正積算回数を用いて積算回数と単位電圧の積からの誤差を補正して入力電圧をデジタル値に変換する積算誤差補正変換制御部22とを備える。
Description
本発明は、校正のための測定器を必要としない自己校正機能付きADコンバータに関する。
ADコンバータは周知のように既知の電圧を出力するDAコンバータと比較器で構成され、DAコンバータの出力値を順次変化させ比較器の出力が低出力電圧から高出力電圧に変化する最小のDAコンバータの出力値を設定した時のデジタル値をADコンバータの変換値として使用する(非特許文献1)。DAコンバータのオフセットや線形性の経時変化による変動がADコンバータの経時変化につながる。
代表的なDAコンバータにはR-2Rラダー回路、抵抗ストリング回路(非特許文献2)、PWM回路(非特許文献3)がある。R-2Rラダー回路では、比較的少ない抵抗素子数で高分解能・高精度な可変信号源を構成可能である。しかし、設定コードに対する出力の精度を高めるためにはMSB側に高い精度の抵抗が必要である。
抵抗ストリング回路は低消費電力で単調増加性が高いが、設定コードに対する出力の線形性が抵抗素子の均一性とレイアウトに依存するため、レイアウト設計と製造の試行錯誤が必要である。
PWM回路では、R-2Rラダー回路や抵抗ストリング回路のように抵抗素子列が不要でデジタル回路のみで製造できるため性能が安定しているという利点はあるが、出力に現れるリプルノイズ除去のための高次の低域通過フィルタに周波数精度の高い設計と製造が必要なる。
R-2Rラダー回路と抵抗ストリング回路に関しては、製造の最終段階での抵抗素子の調整や設定コードと出力の関係の補正により、線形性や精度を向上させることが可能である。しかし、この場合ではR-2Rラダー回路と抵抗ストリング回路の出力を確認しながら調整や補正を行うため、回路の外部に基準となる測定器が必要となる。
また、比較器のオフセット電圧、及びDAコンバータの単位電圧とその線形性は、時間が経過すれば変化する。よって、長期間にわたって変換精度を維持するためには、定期的な校正が不可欠である(非特許文献2)。
A/D変換の概要と仕組みミームス(MEMEs)のサポートページ〔令和2年5月25日検索〕、インターネット(URL: http://memes.sakura.ne.jp/memes/?page_id=1120)
DACの精度を改善するためのトリミング (1/3) EDN Japan〔令和2年5月25日検索〕、インターネット(URL: http://ednjapn.com/edn/articles/1611/08/news012.html)
裏ワザ!PWMを使って疑似D/Aコンバータを実現〔令和2年5月25日検索〕、インターネット(https://service.macnica.co.jp/library/107577)
しかしながら、比較器のオフセット電圧、及びDAコンバータの単位電圧の調整には、ADコンバータの外部に基準となる測定器が必要である。例えば遠隔地に配置されたADコンバータを校正するためには、測定器を携えて出かけなければならない。よって、遠隔地にある複数のADコンバータを校正するのは、困難であるという課題がある。
本発明は、この課題に鑑みてなされたものであり、校正のための測定器が不要な自己校正機能付きADコンバータを提供することを目的とする。
本発明の一態様に係る自己校正機能付きADコンバータは、校正のための測定器を必要としない自己校正機能付きADコンバータであって、基準電圧を生成する基準電圧部と、変換時は入力電圧を初期値とし校正時は校正制御部によって指定される基準電圧を含む所定の電圧の何れか1つを初期値とし、積算電圧の変化量の単位である単位電圧を前記初期値に積算する動作を、前記積算電圧がしきい値電圧を越えるまで繰り返す積算変換部と、前記積算変換部を制御して、変換時は前記初期値に前記単位電圧を積算して前記しきい値電圧を越える積算回数を計数し、校正時は前記単位電圧、前記積算電圧と前記しきい値電圧を比較する比較器のオフセット電圧、及び前記積算回数と前記単位電圧の積からの誤差を表し単位電圧以外の電圧と相関を持って前記積算回数の係数となる積算の誤差係数の値のそれぞれを校正するための前記積算回数である校正積算回数を計数する校正制御部と、変換時の前記初期値からの前記積算回数である変換積算回数と前記校正積算回数を用いて前記積算回数と前記単位電圧の積からの誤差を補正して前記入力電圧をデジタル値に変換する積算誤差補正変換制御部とを備えることを要旨とする。
本発明によれば、校正のために外部に測定器が不要な自己校正機能付きADコンバータを提供することができる。
以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
〔第1実施形態〕
図1は本発明にかかる第1実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図である。図1に示すADコンバータ100では、積算回路32において入力電圧を初期値として単位電圧を積算し生成した積算電圧としきい値電圧を比較器35により比較して入力電圧をデジタル値に変換する。
図1は本発明にかかる第1実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図である。図1に示すADコンバータ100では、積算回路32において入力電圧を初期値として単位電圧を積算し生成した積算電圧としきい値電圧を比較器35により比較して入力電圧をデジタル値に変換する。
ADコンバータ100は、基準電圧を生成する基準電圧部10と、変換時は入力電圧を初期値とし校正時は校正制御部によって指定される基準電圧を含む所定の電圧の何れか1つを初期値とし、積算電圧の変化量の単位である単位電圧を初期値に積算する動作を、積算電圧がしきい値電圧を越えるまで繰り返す積算変換部30と、積算変換部30を制御して、変換時は初期値に単位電圧を積算してしきい値電圧を越える積算回数を計数し、校正時は単位電圧、積算電圧としきい値電圧を比較する比較器35のオフセット電圧、及び積算回数と単位電圧の積からの誤差を表し単位電圧以外の電圧と相関を持って積算回数の係数となる積算の誤差係数の値のそれぞれを校正するための積算回数である校正積算回数を計数する校正制御部21と、変換時の初期値からの積算回数である変換積算回数と校正積算回数を用いて積算回数と単位電圧の積からの誤差を補正して入力電圧をデジタル値に変換する積算誤差補正変換制御部22とを備える。
(積算回路の誤差の説明)
図2に積算回路32の回路モデルを示す。回路モデルの簡略化のためにスイッチ等は省略し積算回路32の積算の誤差を説明するために必要な回路素子のみを図示している。電流源323(Io)は電源電圧Vdのノードと容量Coの間に接続されている。半導体のトランジスタで電流源を構成した場合に寄生的に存在する抵抗Rpは電流源323(Io)と並列に接続される。端子Voが出力となる。小さな面積で大きな容量を得るために容量に誘電率の大きな誘電体が使用されるが、この誘電体の誘電率には電圧依存性があることが知られている。最もシンプルな電圧依存性を考慮した場合の容量値Coと電圧Voの関係式は以下の式で表される。
図2に積算回路32の回路モデルを示す。回路モデルの簡略化のためにスイッチ等は省略し積算回路32の積算の誤差を説明するために必要な回路素子のみを図示している。電流源323(Io)は電源電圧Vdのノードと容量Coの間に接続されている。半導体のトランジスタで電流源を構成した場合に寄生的に存在する抵抗Rpは電流源323(Io)と並列に接続される。端子Voが出力となる。小さな面積で大きな容量を得るために容量に誘電率の大きな誘電体が使用されるが、この誘電体の誘電率には電圧依存性があることが知られている。最もシンプルな電圧依存性を考慮した場合の容量値Coと電圧Voの関係式は以下の式で表される。
式(1)でαcは容量Coの電圧依存性の1次の成分を表す。Co,0は0Vでの容量値である。式(1)から容量Coに蓄積されている電荷Qoは以下の式で表される。
Qoの時間微分(d/dt)が電流となるため、以下の式が成立する。
式(3)で左辺をVoで、右辺を時間tで積分すると以下の式(4)となる。
上記の式展開でA0は積分定数を表す。またlnは自然対数、expは自然指数関数を表す。式(4)の右辺をマクローリン展開し、1次の項までとると以下の式(5)を得る。
t=0でVo=VstとするとAeは以下の式(6)で表される。
式(6)を式(5)に代入するとVoと時間tの関係式を得る。
離散的に積算を繰返す場合では、積算をk回繰返した時の電圧Vo,kは、積算の単位時間Δtと積算をk-1回繰返した時の電圧Vo,k-1を用いて式(7)から以下の式で表される。
式(8)においてVGは単位電圧を表し、α1は積算の誤差を表す。式(8)は以下の等比級数の形式で表すことができる。
式(8)と式(9)の対比により、Bs1は以下の式で表される。
また、(Bs1-1)Bs0=-α1 Bs0は以下の式で表される。
初期値Vo,0をViniとすると式(10)を代入してVo,kは以下の式で表される。
α1<<1としてテイラー展開すると、式(11)を代入して式(12)は以下の式に展開できる。
積算において、初期値Viniからはじめに粗調単位電圧VG2でk2回積算し、次に微調単位電圧VG1でk1回積算する場合を考察する。通常VG2で積算した場合は積算電圧が大きく変化するため、電圧変化に起因する容量値変化や電流値変化の影響は大きい。これに対しVG1で積算する場合ではしきい値電圧近傍での積算となるため、電圧変化に起因する容量値変化や電流値変化の影響は小さい。このため積算電圧Votは以下の式で表される。
式(14)においてα2は粗調単位電圧での誤差係数である。電流源の寄生抵抗と容量の非線形性が無い場合の積算電圧Votは以下の式(15)で表される。
電流源323(Io)の寄生抵抗と容量の非線形性が無い場合では粗調単位電圧VG2、微調単位電圧VG1、および比較器のオフセットを校正すればよいが、電流源323(Io)の寄生抵抗と容量の非線形性がある場合では誤差係数も校正する必要がある。
本実施形態は上記の課題を鑑みた自己校正ADコンバータである。図1の実施形態のADコンバータ100の積算変換部30は、しきい値電圧を与えるしきい値電圧部34と、しきい値電圧と積算電圧を比較して判定信号を出力する比較器35と、初期値または初期値とベース電圧または校正中間電圧の差を保持した後に単位電圧を積算する積算回路32と、積算回路32に初期値を与える切替部31と、校正の際に校正中間電圧を与える校正中間電圧部33とで構成される。
また、積算回路32は初期値を与える状態と積算状態を切替えるSW1と、積算に使用する電流源323および容量Coと、ベース電圧を与えるベース電圧部320と、初期値とベース電圧または校正中間電圧の差をとるときに容量Coの一方の端子とベース電圧部320または校正中間電圧部33を接続する差分演算部322とを備える。
制御部20からの動作制御信号により切替部31、SW1、差分演算部322を制御する。
制御部20の校正制御部21は、オフセット計測処理部210、オフセット単位電圧相関計測処理部211、差分電圧計測処理部212、単位電圧計測処理部213、積算誤差係数測定処理部23を有する。
(自己校正方法の説明)
本実施形態での校正状態では、オフセット計測処理、オフセット単位電圧相関計測処理、単位電圧計測処理、差分電圧計測処理および積算誤差係数測定処理で構成される校正処理を実施する。積算誤差係数測定処理は、校正中間電圧計測処理、差分中間電圧計測処理で構成される。
本実施形態での校正状態では、オフセット計測処理、オフセット単位電圧相関計測処理、単位電圧計測処理、差分電圧計測処理および積算誤差係数測定処理で構成される校正処理を実施する。積算誤差係数測定処理は、校正中間電圧計測処理、差分中間電圧計測処理で構成される。
図3にオフセット計測処理部210の処理フローを示す。基準電圧プリチャージステップS210aでは切替部31のa10とc10を接続した状態で、SW1のa1とb1を接続し差分演算部322のa20とb20を接続してCoに基準電圧に相当する電荷をプリチャージする。オフセット計測ステップS210bでは、SW1のa1とd1を接続して、判定信号の状態変化をモニタすることで積算電圧がしきい値電圧を超えるまで積算する。積算でははじめに粗調整正単位電圧VG2で積算した後、微調整正単位電圧VG1で積算する。記憶ステップS210cでは、粗調整正単位電圧VG2で積算した積算回数と、微調整正単位電圧VG1で積算した積算回数を記憶する。
粗調整正単位電圧VG2と微調整正単位電圧VG1での電流源323の電流値IoをそれぞれI2、I1とする。図4(a)と(b)に積算回路32での積算電圧および電流値と積算回数kの関係を示す。VG2で積算している時では、SW1のa1とd1を接続し電流源323からのI2の電流がCoだけでなく抵抗部にも流れる。抵抗部の抵抗をRgとするとI2の電流が流れている瞬間では積算電圧にRg I2の電圧が重畳している。SW1のa1とc1を接続しI2の電流が流れなくなった時では抵抗部で生じる電圧がゼロになる。積算回路32では、電流源323からVG2を生じさせる電流が流れているときの積算電圧に抵抗部で生じる電圧が重畳しているときの電圧がしきい値電圧と比較器35のオフセット電圧の和を超えたら、VG1を生じさせる電流に電流源323の電流を切替える。ko2回目のVG2での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、ko2を粗調整オフセット積算回数と定義する。また、VG1で積算を開始してからko1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、ko1を微調整オフセット積算回数と定義する。
しきい値電圧をVth、比較器35のオフセット電圧をVofc、基準電圧をVrefとすると、式(14)から以下の方程式が成立する。
式(16)では1>>α2 ko2として、α2 ko2を無視した。また、実際には図4(a)に示すように式(16)の右辺と左辺にはVG1δkoの誤差があるが十分小さいとして無視した。
オフセット単位電圧相関計測処理の処理フローを図5に示す。基準電圧プリチャージステップS211aは、図3と同じなため説明を割愛する。予備積算ステップS211bではオフセット計測処理で得られた粗調整オフセット積算回数ko2より1回少ない積算回数でVG2を用いて積算する。この後、微調整積算回数ステップS211cでしきい値電圧とオフセット電圧の和<積算電圧となるまでVG1で積算する。kp1+1回目のVG1での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kp1をオフセット相関積算回数と定義する。kp1に関しては以下の式が成立する。記憶ステップS211dではkp1を記憶する。
単位電圧計測処理の処理フローを図6に示す。リセットステップS213aにおいて、切替部31のa10とd10を接続した状態で、SW1のa1とb1を接続し差分演算部322のa20とb20を接続して容量Coの蓄積電荷をリセットする。この後、単位電圧計測ステップS213bにおいて、判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまで積算する。この処理により、ki2回目のVG2での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、ki2を粗調整単位電圧積算回数と定義する。また、VG1で積算を開始してからki1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、ki1を微調整単位電圧積算回数と定義する。ki2とki1に関しては以下の式が成立する。記憶ステップS213cではki1とki2を記憶する。
図7に差分電圧計測処理の処理フローを示す。差分電圧チャージステップS212aでは、積算回路入力電圧Vinsとベース電圧Vbsの差をとる処理を実施する。本処理では切替部31のa10とd10を接続しVins=0となる。図8に本処理での等価回路モデルを示す。Cpは配線と比較器35の入力の寄生容量を表す。SW1のa1とb1を接続して差分演算部322のa20とc20を接続してVinsとVbsの差をとる(図8(a))。この後、SW1のa1とb1以外の端子を接続し、差分演算部322のa20とc20を接続する(図8(b))。図8(a)と(b)でCoとCpに蓄積されている電荷は保存されるため以下の式(19)が成立し、積算開始前の初期値の電圧Vo,0は式(20)で表される。
本実施例ではVbs=Vrefとする。差分電圧チャージステップの後、ko2予備積算ステップS212bにおいて、SW1のa1とd1を接続して、VG2でko2回積算する。この後微調整積算回数計測ステップS212cにおいて判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまでVG1で積算する。VG1で積算を開始してからku1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、ku1を微調整差分積算回数と定義する。ku1には以下の式が成立する。記憶ステップS212dではku1を記憶する。
式(21)では1>>α2 ko2として、α2 ko2を無視した。
校正中間電圧計測処理の処理フローを図9に示す。はじめに校正中間電圧プリチャージステップS230aにおいて、切替部のa10とe10を接続した状態で、SW1のa1とb1を接続し差分演算部322のa20とb20を接続してCoに校正中間電圧に相当する電荷をプリチャージする。校正中間電圧計測ステップS230bでは、SW1のa1とd1を接続して、判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまで積算する。積算でははじめにVG2で積算した後、VG1で積算する。kb2回目のVG2での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kb2を粗調整校正中間電圧積算回数と定義する。また、VG1で積算を開始してからkb1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kb1を微調整校正中間電圧積算回数と定義する。記憶ステップS230cではkb1を記憶する。
校正中間電圧をVbcとすると、式(14)から以下の方程式が成立する。
差分中間電圧計測処理の処理フローを図10に示す。差分中間電圧チャージステップS217aにおいて、切替部31のa10とc10を接続した状態で、SW1のa1とb1を接続し差分演算部322のa20とd20を接続してCoに基準電圧と校正中間電圧の差分に相当する電荷を蓄積する。この後、SW1のa1とb1以外の端子に接続し、差分演算部322のa20とb20を接続する。この時Coに保持されている電圧Vo,0は電荷保存則により以下の式で表される。
kb2予備積算ステップS217bにおいてVG2でkb2回積算した後、微調整積算回数計測ステップS217cにおいて判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまでVG1で積算する。VG1で積算を開始してからkd1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kd1を微調整差分中間電圧積算回数と定義する。kd1には以下の式が成立する。記憶ステップS217dではkd1を記憶する。
以上の校正処理で得られたko2、ko1、kp1、ki2、ki1、ku1、kb2、kb1、kd1を用いてVG2、VG1、α2、γ、Vofcの校正値を導出する。
式(16)と式(17)の差をとることにより、以下の式を得る。
式(18)と式(16)の差をとり式(25)を代入して以下の式を得る。
式(21)と式(16)の差をとると以下の式を得る。
式(18)と式(22)の差をとると以下の式を得る。
式(18)と式(24)の差をとると以下の式を得る。
式(29)を式(28)で割ると以下の式を得る。
式(28)を変形して式(30)を代入すると誤差係数α2の式を得る。
γ、VG2、VG1は校正処理で得られた積算回数ko2、ko1、kp1、ki2、ki1、ku1、kb2、kb1、kd1を用いて表され、式(31)からα2も校正状態での処理で得られた積算回数で表される。よって、校正処理によりVG2、VG1、α2、γが得られる。
積算誤差補正変換制御部22では積算誤差補正変換処理を実施する。はじめに、切替部31のa10とb10を接続しSW1のa1とb1を接続した状態で、比較器35の判定信号を確認しVin<Vthであれば、差分演算部322のa20とb20を接続してCoに入力端子の電圧Vinに相当する電荷を蓄積する。この後、SW1のa1とd1を接続し図4での説明と同様の処理でVinを初期値としてVG2で積算した後、VG1で積算する。kv2回目のVG2での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kv2を粗調整変換積算回数と定義する。また、VG1で積算を開始してからkv1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kv1を微調整変換積算回数と定義する。
kv2とkv1に関して以下の式が成立する。
式(18)と式(32)の差をとることにより、Vinは以下の式で表される。
式(33)で表されるように、Vinは積算誤差補正変換処理で得られたkv2、kv1と校正処理で得られたVG1、α2、kp1、ko1、ki2、ki1を用いて変換することができる。
Vin>Vthの場合では、一旦差分演算部322のa20とc20を接続した後、SW1のa1とc1を接続した状態で差分演算部322のa20とb20を接続する。この処理によりVinとCoに保持された電圧の初期値Vo,0の関係は以下の式で表される。
この後、SW1のa1とd1を接続し図4での説明と同様の処理でVinを初期値としてVG2で積算した後、VG1で積算する。kv2とkv1に関して以下の式が成立する。
式(18)と式(35)の差をとることにより、Vinは以下の式で表される。
式(36)で表されるように、Vin>Vthの場合でもVinは積算誤差補正変換処理で得られたkv2、kv1と校正処理で得られたVG1、α2、γ、kp1、ko1、ki2、ki1を用いて変換することができる。
以上の説明で示した実施形態により、比較器35のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器35のオフセットとDAコンバータのアナログ値出力部である積算回路32の校正が可能であり長期安定性の高いADコンバータを提供できる。
(変形例)
図11に本ADコンバータの制御部の変形例を示す。図1ではオフセット単位電圧相関計測処理部211を使用しているが、図11に示すADコンバータ200は単位電圧相関計測処理部214を用いている。本変形例は式(16)と式(21)において1>>α2 ko2とならずにα2 ko2の項を無視できない場合に有効である。
図11に本ADコンバータの制御部の変形例を示す。図1ではオフセット単位電圧相関計測処理部211を使用しているが、図11に示すADコンバータ200は単位電圧相関計測処理部214を用いている。本変形例は式(16)と式(21)において1>>α2 ko2とならずにα2 ko2の項を無視できない場合に有効である。
図12に単位電圧相関計測処理部214の処理フローを示す。リセットステップS214aにおいて、切替部31のa10とd10を接続した状態で、SW1のa1とb1を接続し差分演算部322のa20とb20を接続して容量Coの蓄積電荷をリセットする。次にki2-1予備積算ステップS214bにおいて、SW1のa1とd1を接続して、VG2でki2-1回積算する。この後微調整積算回数計測ステップS214cにおいて判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまでVG1で積算する。VG1で積算を開始してからkj1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kj1を微調整単位電圧相関積算回数と定義する。kj1には以下の式が成立する。記憶ステップS214dではkj1を記憶する。
また、α2 ko2の項を無視しない場合の式(16)と式(21)に相当するko2、ko1とku1に関する式は以下の式となる。
式(18)と式(37)の差、式(18)と式(38)の差および式(18)と式(39)の差をとると以下の式を得る。
式(42)を式(41)で除算し、式(40)を代入すると以下の式を得る。
校正中間電圧計測処理と差分中間電圧計測処理は同じであるためα2は式(31)で表される。式(41)に式(40)と式(31)を代入し以下のki2、ki1、kj1、ko2、ko1、ku1、kb2、kb1、kd1で構成されるBi、Bg、Bb、Bdを用いて展開するとVG1は式(44)で表される。
以上の説明のようにγ、VG2、VG1、α2は校正状態での処理で得られた積算回数ko2、ko1、kp1、ki2、ki1、ku1、kb2、kb1、kd1、kj1を用いて表され、本変形例においても校正処理によりVG2、VG1、α2、γが得られる。
積算誤差補正変換処理は同じであるため説明を割愛するが、本変形例においても積算誤差補正変換処理で得られたkv2、kv1と校正処理で得られたVG1、α2、γ、kp1、ko1、ki2、ki1を用いて変換することができる。
以上の説明で示した制御部20の変形例により、比較器35のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器35のオフセットとDAコンバータのアナログ値出力部である積算回路32の校正が可能であり長期安定性の高いADコンバータを提供できる。
以上の第1実施形態および制御部の変形例の説明では校正中間電圧計測処理と差分中間電圧計測処理におけるVG2での積算回数を同じとした。このためにVbs≒Vref/2としたほうが好ましい。VbsがVref/2から著しく乖離する場合には図10に示した差分電圧計測処理部212のフローのkb2予備積算ステップS217bおよび微調整積算回数計測ステップS217cを差分中間電圧計測ステップに変更する。差分中間電圧計測ステップでは判定信号の状態変化をモニタすることで積算電圧がしきい値電圧とオフセット電圧の和を超えるまで積算する。積算でははじめにVG2で積算した後、VG1で積算する。kd2回目のVG2での積算でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kd2を粗調整差分中間電圧積算回数と定義する。また、VG1で積算を開始してからkd1+1回目でしきい値電圧とオフセット電圧の和<積算電圧となったとすると、kd1を微調整差分中間電圧積算回数と定義する。この場合でもVG2、VG1、α2、γの校正は可能である。
上述のVG2の積算では離散的にVG2を積算したが、VG2の積算でしきい値とオフセット電圧の和を超えるまでSW1のa1とd1を接続したままにして電流を停止することなく積算してもよい。この場合では単位時間をΔtとするとkΔt秒後の電圧は式(7)から以下の式となる。
ここで以下の式を使用すれば式(45)は式(13)と同等となるため、この場合においても校正処理でVG2、VG1、α2、γの校正は可能である。
(他の変形例)
図13に第1実施形態の他の変形例を示す。図13に示すADコンバータ300は、しきい値電圧を基準電圧にして変換時においては入力電圧を初期値とし、校正時には基準電圧またはグランド電圧を初期値とした積算電圧が基準電圧を越えるまで単位電圧を積算する。これに伴い積算変換部30にクロス・バースイッチ36追加し、制御部20に比較器35のオフセット電圧の極性を判定する極性判定部24を追加した。
図13に第1実施形態の他の変形例を示す。図13に示すADコンバータ300は、しきい値電圧を基準電圧にして変換時においては入力電圧を初期値とし、校正時には基準電圧またはグランド電圧を初期値とした積算電圧が基準電圧を越えるまで単位電圧を積算する。これに伴い積算変換部30にクロス・バースイッチ36追加し、制御部20に比較器35のオフセット電圧の極性を判定する極性判定部24を追加した。
積算変換部30は、比較器35のオフセット電圧の極性を判定させる極性判定部24と、極性24が出力する制御信号に基づいて、比較器35の一方の入力に基準電圧を入力し他方の入力に積算電圧を入力する場合と、比較器35の一方の入力に積算電圧を入力し他方の入力に基準電圧を入力する場合とを切り替えるクロス・バースイッチ36とを備える。
はじめに変換状態において極性判定処理を実施しクロス・バースイッチ36の接続を決定する。極性判定処理では切替部31のa10とc10を接続しSW1のa1とb1を接続した状態で判定信号を制御部20でモニタしクロス・バースイッチ36の接続を決定する。図13での比較器35とクロス・バースイッチ36の接続では比較器35のオフセット電圧が正の場合では判定信号が高電位電圧となり、オフセット電圧が負の場合では低電位電圧となる。判定信号が低電位電圧の場合ではクロス・バースイッチ36のs11とs13およびs12とs14を接続し、判定信号が高電位電圧の場合ではクロス・バースイッチ36のs11とs14およびs12とs13を接続する。この後、クロス・バースイッチ36の接続状態を維持したまま校正処理と積算誤差補正変換処理を実施して、VG2、VG1、α2、γの校正値を得て入力電圧の変換値を得る。校正処理および積算誤差補正変換処理は上述と同じであるため説明を割愛する。
本変形例においても比較器35のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器35のオフセットとDAコンバータのアナログ値出力部である積算回路32の校正が可能であり長期安定性の高いADコンバータを提供できる。
〔第2実施形態〕
図14に本発明にかかる第2実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図を示す。第1実施形態では1次の項までの誤差を補正したが、本実施形態では2次の項までの誤差を補正する。このため図14に示すADコンバータ400は、校正処理においてオフセット計測処理、オフセット単位電圧相関計測処理、単位電圧計測処理、単位電圧相関計測処理、差分電圧計測処理および積算誤差係数測定処理を実施する。
図14に本発明にかかる第2実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図を示す。第1実施形態では1次の項までの誤差を補正したが、本実施形態では2次の項までの誤差を補正する。このため図14に示すADコンバータ400は、校正処理においてオフセット計測処理、オフセット単位電圧相関計測処理、単位電圧計測処理、単位電圧相関計測処理、差分電圧計測処理および積算誤差係数測定処理を実施する。
式(4)の右辺をマクローリン展開し、2次の項までとると以下の式(46)を得る。
式(46)においてβ=1-2αc(IoRp+Vd)としβ>>αcVo-t/CoRとすると以下の式(47)を得る。
t=0でVo=VstとするとAeは以下の式(48)で表される。
式(48)を式(47)に代入するとVoと時間tの関係式を得る。
離散的に積算を繰返す場合では、積算をk回繰返した時の電圧Vo,kは、積算の単位時間Δtと積算をk-1回繰返した時の電圧Vo,k-1を用いて式(49)から以下の式で表される。
式(50)においてVGは単位電圧を表し、α1とαo2は積算の誤差を表す。式(50)は式(9)の等比級数の形式で表すことができる。式(50)と式(9)の対比によりBs1は式(10)で表され、(Bs1-1)Bs0=-α1 Bs0は以下の式で表される。
初期値Vo,0をViniとしα1<<1として2次項までテイラー展開すると以下の式に展開できる。
式(51)において1>>α12k(k-1)/2、VGa=(VG-α2)(1-α1/2)、α21=α1(VG-αo2)とするとVo,kは以下の式で表される。
積算において、初期値Viniからはじめに粗調単位電圧VG2でk2回積算し、次に微調単位電圧VG1でk1回積算する場合を考察する。通常VG2で積算した場合は積算電圧が大きく変化するため、電圧変化に起因する容量値変化や電流値変化の影響は大きい。これに対しVG1で積算する場合ではしきい値電圧近傍での積算となるため、電圧変化に起因する容量値変化や電流値変化の影響は小さい。このため積算電圧Votは以下の式で表される。
式(53)に示すように、近似において2次の項まで考慮した場合ではα21の校正も必要である。
本実施形態では、校正処理においてオフセット計測処理、オフセット単位電圧相関計測処理、単位電圧計測処理、単位電圧相関計測処理、差分電圧計測処理および積算誤差係数測定処理を実施する。これらの処理の動作は第1の実施形態と同じであるため説明を割愛する。オフセット計測処理では粗調整オフセット積算回数ko2および微調整オフセット積算回数ko1が得られ、以下の式が成立する。
式(54)では1>>α2 ko2、VG1>>α21ko22として、α2 ko2およびα21ko22を無視した。また、実際には図4(a)に示すように式(54)の右辺と左辺にはVG1δkoの誤差があるが十分小さいとして無視した。
オフセット単位電圧相関計測処理ではオフセット相関積算回数kp1が得られ、以下の式が得られる。
同様に単位電圧計測処理、単位電圧相関計測処理、差分電圧計測処理、積算誤差係数測定処理により粗調整単位電圧積算回数ki2、微調整単位電圧積算回数ki1、微調整単位電圧相関積算回数kj1、微調整差分積算回数ku1、粗調整校正中間電圧積算回数kb2、微調整校正中間電圧積算回数kb1、微調整差分中間電圧積算回数kd1を得る。それぞれの積算回数で成立する式は以下のようになる。
式(54)と式(55)の差をとると式(25)を得る。式(56)と式(57)の差をとると以下の式を得る。
式(61)に式(25)を代入すると以下の式を得る。
式(54)と式(58)から式(27)を得る。式(59)と式(56)の差をとり、式(60)と式(56)の差をとると以下の式を得る。
式(64)を式(63)で割るとVrefとVbsの比を得る。
ここで以下のパラメータBb、Bdを定義すると式(65)は式(66)となる。
式(63)に式(66)を代入するとα2に関する以下の式を得る。
式(56)と式(54)の差をとり式(25)および式(62)を代入するとVG1に関する式(68)を得る。
上述の説明のように本実施形態においてもγ、VG2、VG1、α2、α21は校正処理で得られた積算回数ko2、ko1、kp1、ki2、ki1、ku1、kb2、kb1、kd1、kj1を用いて表され、校正処理によりγ、VG2、VG1、α2、α21の校正値が得られる。
積算誤差補正変換処理の動作は第1実施形態と同じであるため説明を割愛するが、積算誤差補正変換処理により粗調整変換積算回数kv2と微調整変換積算回数kv1が得られ、入力電圧VinがVin<Vthの場合では以下の式が成立する。
式(56)と式(69)の差をとることにより、Vinの以下の式を得る。
Vin>Vthの場合では以下の式が成立する。
式(56)と式(71)の差をとることにより、Vinの以下の式を得る。
式(70)および式(72)に示したようにVinは積算誤差補正変換処理で得られたkv2、kv1と校正処理で得られたγ、VG2、VG1、α2、α21の校正値を用いて変換することができる。
このように本実施形態に係るADコンバータ400は、校正のための測定器を必要としない自己校正機能付きADコンバータであって、基準電圧を生成する基準電圧部10と、変換時は入力電圧を初期値とし校正時は所定の電圧を初期値とし、積算電圧の変化量の単位である単位電圧を初期値に積算する動作を、積算電圧がしきい値電圧を越えるまで繰り返す積算変換部30と、積算変換部30を制御して、変換時は初期値に単位電圧を積算してしきい値電圧を越える積算回数を計数し、校正時は単位電圧、積算電圧と前記しきい値電圧を比較する比較器35のオフセット電圧、積算回数と単位電圧の積からの誤差を表し単位電圧以外と相関を持って積算回数の係数となる第1の積算の誤差係数、及び積算回数と単位電圧の積からの誤差を表し積算回数の2乗の係数となる第2の誤差係数のそれぞれを校正するための積算回数である校正積算回数を計数する校正制御部21と、変換時の初期値からの積算回数である変換積算回数と校正積算回数を用いて積算回数と単位電圧の積からの誤差を補正して入力電圧をデジタル値に変換する積算誤差補正変換制御部22とを備える。
以上の説明で示した実施形態により、比較器35のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器35のオフセットとDAコンバータのアナログ値出力部である積算回路32の校正が可能であり長期安定性の高いADコンバータを提供できる。
10:基準電圧部
20:制御部
21:校正制御部
22:積算誤差補正変換制御部
23:積算誤差係数測定処理部
30:積算変換部
31:切替部
32:積算回路
33:校正中間電圧部
34:しきい値電圧部
35:比較器
100,200,300,400:自己校正機能付きADコンバータ
210:オフセット計測処理部
211:オフセット単位電圧相関計測処理部
212:差分電圧計測処理部
213:単位電圧計測処理部
230:校正中間電圧計測処理部
231:差分中間電圧計測処理部
20:制御部
21:校正制御部
22:積算誤差補正変換制御部
23:積算誤差係数測定処理部
30:積算変換部
31:切替部
32:積算回路
33:校正中間電圧部
34:しきい値電圧部
35:比較器
100,200,300,400:自己校正機能付きADコンバータ
210:オフセット計測処理部
211:オフセット単位電圧相関計測処理部
212:差分電圧計測処理部
213:単位電圧計測処理部
230:校正中間電圧計測処理部
231:差分中間電圧計測処理部
Claims (6)
- 校正のための測定器を必要としない自己校正機能付きADコンバータであって、
基準電圧を生成する基準電圧部と、
変換時は入力電圧を初期値とし校正時は校正制御部によって指定される基準電圧を含む所定の電圧の何れか1つを初期値とし、積算電圧の変化量の単位である単位電圧を前記初期値に積算する動作を、前記積算電圧がしきい値電圧を越えるまで繰り返す積算変換部と、
前記積算変換部を制御して、変換時は前記初期値に前記単位電圧を積算して前記しきい値電圧を越える積算回数を計数し、校正時は前記単位電圧、前記積算電圧と前記しきい値電圧を比較する比較器のオフセット電圧、及び前記積算回数と前記単位電圧の積からの誤差を表し単位電圧以外の電圧と相関を持って前記積算回数の係数となる積算の誤差係数の値のそれぞれを校正するための前記積算回数である校正積算回数を計数する校正制御部と、
変換時の前記初期値からの前記積算回数である変換積算回数と前記校正積算回数を用いて前記積算回数と前記単位電圧の積からの誤差を補正して前記入力電圧をデジタル値に変換する積算誤差補正変換制御部と
を備える自己校正機能付きADコンバータ。 - 前記積算変換部は、
前記しきい値電圧を生成するしきい値電圧部と、
前記入力電圧、前記基準電圧、接地電圧、校正中間電圧の何れかを切り替える切替部と、
異なる大きさの電流を流す電流源と、
前記切替部、前記電流源、及び前記切替部と前記電流源のどちらにも接続しないことの何れかを選択するスイッチと、
前記スイッチに一方の端子が接続され前記積算電圧を出力する容量と、
前記容量の他方の端子に前記校正中間電圧、ベース電圧、及び抵抗部を介した接地電圧の何れかを接続させる差分演算部と
前記しきい値電圧と前記積算電圧を比較して判定信号を出力する比較器と
を備え、
前記校正制御部は、
前記校正中間電圧を初期値とした積算電圧が前記しきい値電圧を越える積算回数を計数する処理である校正中間電圧計測処理と、
前記差分演算部を用いて前記基準電圧と前記校正中間電圧の差を初期値とし、この場合の積算電圧が前記しきい値電圧を越える積算回数を計数する処理である差分中間電圧計測処理部と
を備える請求項1に記載の自己校正機能付きADコンバータ。 - 前記校正制御部は、
前記積算変換部に、前記容量に蓄積された電荷を放電させた後に、前記容量に前記電流源から大きい方の電流を供給して生成させた粗調整単位電圧を積算する動作を予め求めた前記積算回数よりも一回少ない回数実行させ、その後前記容量に前記電流源から小さい方の電流を供給して生成させた微調整単位電圧を積算する動作を前記積算電圧が前記しきい値電圧を越えるまで繰り返す動作を実行させる単位電圧相関計測処理部を
備える請求項2に記載の自己校正機能付きADコンバータ。 - 前記比較器のオフセット電圧の極性を判定させる極性判定部と、
前記極性判定部が出力する制御信号に基づいて、前記比較器の一方の入力に前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合と、前記比較器の一方の入力に前記積算電圧を入力し他方の入力に前記基準電圧を入力する場合とを切り替えるクロス・バースイッチと
を備える請求項2又は3に記載の自己校正機能付きADコンバータ。 - 校正のための測定器を必要としない自己校正機能付きADコンバータであって、
基準電圧を生成する基準電圧部と、
変換時は入力電圧を初期値とし校正時は所定の電圧を初期値とし、積算電圧の変化量の単位である単位電圧を前記初期値に積算する動作を、前記積算電圧がしきい値電圧を越えるまで繰り返す積算変換部と、
前記積算変換部を制御して、変換時は前記初期値に前記単位電圧を積算して前記しきい値電圧を越える積算回数を計数し、校正時は前記単位電圧、前記積算電圧と前記しきい値電圧を比較する比較器のオフセット電圧、積算回数と単位電圧の積からの誤差を表し単位電圧以外と相関を持って積算回数の係数となる第1の積算の誤差係数、及び積算回数と単位電圧の積からの誤差を表し積算回数の2乗の係数となる第2の誤差係数のそれぞれを校正するための前記積算回数である校正積算回数を計数する校正制御部と、
変換時の前記初期値からの前記積算回数である変換積算回数と前記校正積算回数を用いて前記積算回数と単位電圧の積からの誤差を補正して前記入力電圧をデジタル値に変換する積算誤差補正変換制御部と
を備える自己校正機能付きADコンバータ。 - 前記積算変換部は、
前記しきい値電圧を生成するしきい値電圧部と、
前記入力電圧、前記基準電圧、接地電圧、校正中間電圧の何れかを切り替える切替部と、
異なる大きさの電流を流す電流源と、
前記切替部、前記電流源、及び前記切替部と前記電流源のどちらにも接続しないことの何れかを選択するスイッチと、
前記スイッチに一方の端子が接続され前記積算電圧を出力する容量と、
前記容量の他方の端子に前記校正中間電圧、ベース電圧、及び抵抗部を介した接地電圧の何れかを接続させる差分演算部と
前記しきい値電圧と前記積算電圧を比較して判定信号を出力する比較器と
を備え、
前記校正制御部は、
前記校正中間電圧を初期値とした積算電圧が前記しきい値電圧を越える積算回数を計数する処理である校正中間電圧計測処理と、
前記差分演算部を用いて前記基準電圧と前記校正中間電圧の差を初期値とし、この場合の積算電圧が前記しきい値電圧を越える積算回数を計数する処理である差分中間電圧計測処理部と、
前記容量に前記基準電圧を保持させた後に、前記容量に前記電流源から大きい方の電流を供給して生成させた粗調整単位電圧を積算する動作を予め求めた前記積算回数よりも一回少ない回数実行させ、その後前記容量に前記電流源から小さい方の電流を供給して生成させた微調整単位電圧を積算する動作を前記積算電圧が前記しきい値電圧を越えるまで繰り返す動作を実行させるオフセット単位電圧相関計測処理部と、
前記容量に蓄積された電荷を放電させた後に、前記容量に前記電流源から大きい方の電流を供給して生成させた粗調整単位電圧を積算する動作を予め求めた前記積算回数よりも一回少ない回数実行させ、その後前記容量に前記電流源から小さい方の電流を供給して生成させた微調整単位電圧を積算する動作を前記積算電圧が前記しきい値電圧を越えるまで繰り返す動作を実行させる単位電圧相関計測処理部と
を備える請求項5に記載の自己校正機能付きADコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/021959 WO2021245843A1 (ja) | 2020-06-03 | 2020-06-03 | 自己校正機能付きadコンバータ |
JP2022529222A JP7406168B2 (ja) | 2020-06-03 | 2020-06-03 | 自己校正機能付きadコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/021959 WO2021245843A1 (ja) | 2020-06-03 | 2020-06-03 | 自己校正機能付きadコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021245843A1 true WO2021245843A1 (ja) | 2021-12-09 |
Family
ID=78831022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/021959 WO2021245843A1 (ja) | 2020-06-03 | 2020-06-03 | 自己校正機能付きadコンバータ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7406168B2 (ja) |
WO (1) | WO2021245843A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080456A (ja) * | 2018-11-12 | 2020-05-28 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
-
2020
- 2020-06-03 WO PCT/JP2020/021959 patent/WO2021245843A1/ja active Application Filing
- 2020-06-03 JP JP2022529222A patent/JP7406168B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080456A (ja) * | 2018-11-12 | 2020-05-28 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP7406168B2 (ja) | 2023-12-27 |
JPWO2021245843A1 (ja) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3087817B2 (ja) | 同調回路 | |
US7561861B2 (en) | Tuning circuit | |
US11368162B2 (en) | Self-calibration function-equipped AD converter | |
US20050162194A1 (en) | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter | |
US11770127B2 (en) | Self-calibration function-equipped AD converter | |
JP7239863B2 (ja) | 自己校正機能付きadコンバータ | |
WO2021245843A1 (ja) | 自己校正機能付きadコンバータ | |
JP7328579B2 (ja) | Adコンバータ | |
US20160042203A1 (en) | Charge measurement | |
US11984903B2 (en) | Variable reference voltage source | |
US7078960B2 (en) | Method and system for filter tuning using a digital trim value | |
KR100662584B1 (ko) | 필터 특성 조절 장치 및 그 조절 방법 | |
JP2011061822A (ja) | 回路公差を調節するための回路と方法 | |
US20240275396A1 (en) | Self-calibration-function-equipped a/d converter | |
JP7125648B2 (ja) | 可変基準電圧源 | |
US7554388B2 (en) | Integrated circuit apparatus | |
US7403059B2 (en) | Baseline wandering correction device and method | |
US7313201B2 (en) | Multi-range transconductor and method of operation | |
JP2014039218A (ja) | Ad変換器 | |
JPS62263720A (ja) | Ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20939380 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2022529222 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20939380 Country of ref document: EP Kind code of ref document: A1 |