JP2014039218A - Ad変換器 - Google Patents
Ad変換器 Download PDFInfo
- Publication number
- JP2014039218A JP2014039218A JP2012181704A JP2012181704A JP2014039218A JP 2014039218 A JP2014039218 A JP 2014039218A JP 2012181704 A JP2012181704 A JP 2012181704A JP 2012181704 A JP2012181704 A JP 2012181704A JP 2014039218 A JP2014039218 A JP 2014039218A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitance value
- voltage
- terminal
- capacitor group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】スプリット容量素子を含む容量素子を備えるAD変換器において、変換精度を確保するための容量値の調整をコンパクトな回路構成で実現する。
【解決手段】一方側端子が上位側共通端子に並列接続される上位側キャパシタ群CU−G、一方側端子が下位側共通端子に並列接続される下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gを備える。各々のキャパシタ群に含まれる各キャパシタの各々の他方側端子は、スイッチ群を介して入力アナログ電圧、参照電圧、接地電圧の何れかに接続される。下位側キャパシタ群と補助キャパシタ群とに含まれるキャパシタを選択して合成容量値を上位側キャパシタ群の最下位にあるキャパシタの容量値に一致させてばらつきを調整する。その上で選択されたキャパシタによる合成容量値を基準として下位ビットのAD変換を行う。
【選択図】図6
【解決手段】一方側端子が上位側共通端子に並列接続される上位側キャパシタ群CU−G、一方側端子が下位側共通端子に並列接続される下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gを備える。各々のキャパシタ群に含まれる各キャパシタの各々の他方側端子は、スイッチ群を介して入力アナログ電圧、参照電圧、接地電圧の何れかに接続される。下位側キャパシタ群と補助キャパシタ群とに含まれるキャパシタを選択して合成容量値を上位側キャパシタ群の最下位にあるキャパシタの容量値に一致させてばらつきを調整する。その上で選択されたキャパシタによる合成容量値を基準として下位ビットのAD変換を行う。
【選択図】図6
Description
本願に開示の技術は、AD変換器に関するものであり、特に、スプリット容量素子(結合キャパシタ)を含む容量素子を備えるAD変換器において、変換精度を確保するための容量値の調整に関するものである。
下位側および上位側の共通端子にそれぞれ並列接続された下位側および上位側のキャパシタ群と、下位側および上位側の共通端子の間に設けられた結合キャパシタ(スプリット容量素子)とを備えるデジタルアナログコンバータが開示されている(特許文献1など)。下位側および上位側のキャパシタ群を構成する個々のキャパシタの共通端子とは反対の端子には、デジタル入力信号に応じて導通と非導通とが制御されるスイッチ群が備えられている。また、下位側の共通端子には調整キャパシタが接続されている。調整キャパシタは容量値が可変調整可能であり、寄生容量の調整を行うものである。
また、その他の文献として、非特許文献1、2が開示されている。
Yanfei Chen et al., "Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC" IEEE Custom Integrated Circuits Conference, pp 279-282, Sep 2009
Yoshida, M. et al., "A 10-b 50-MS/s 820-μW SAR ADC With On-Chip Digital Calibration" Biomedical Circuits and Systems, IEEE Transactions on, Vol 4, pp 410-416, Sep 2010
上記背景技術に開示されている調整キャパシタは、デジタルアナログコンバータに備えられるものではあるが、AD変換器においても同様に適用することは可能である。調整キャパシタにより、各種素子のバラツキや各種素子に付随する寄生容量などによる容量値の誤差が調整される。
しかしながら、容量値の誤差を調整する調整キャパシタにおける容量値の調整幅は、AD変換時の分解能(ビット幅)、素子のバラツキ、AD変換時の補正精度などに依存する。AD変換に供される容量素子に比して無視できない回路規模の容量素子を調整用として備えざるを得ない場合も考えられる。
一例を図15に示す。AD変換時の分解能を7ビット、スプリット容量素子(結合キャパシタ)の容量値のバラツキを±20%、補正精度をAD変換結果の微分非直線性で0.5LSBとした場合に、調整に必要となる調整キャパシタCvの素子構成の一例である。一般的に、AD変換器などの信号精度が必要となるアナログ回路では、容量素子を構成するために、基本となる容量素子を定めその直並列接続により所望の容量値を有する容量素子を実現することが行われている。図15では、調整キャパシタCvとして、AD変換の際のLSBに割り当てられる容量値(C)の容量素子を基本単位として、0.25LSBまでの調整ができる構成としたものである。41基本単位(41C)の容量素子が直並列接続される構成である。この場合、MSBからLSBまでの7ビットに割り当てられる容量素子(D6〜D0)として2べき乗の(C)、(32C)、(16C)、(8C)、(4C)、(2C)、(C)の容量値を有する容量素子と、ダミーの容量素子(DD)として容量値(C)の容量素子と、スプリット容量素子として容量値(1.27C)(α=1.27)の容量素子とによりAD変換器が構成され、総容量値は(66.27C)である。調整キャパシタCvの容量値は(41C)であり、全体の38%(41÷(41+66.27))を占めることとなる。AD変換器において、調整キャパシタCvの占める割合が大きなものとなってしまい問題である。
本願に開示される技術は、上記の課題に鑑み提案されたものであって、スプリット容量素子を含む容量素子を備えるAD変換器において、変換精度を確保するための容量値の調整をコンパクトな回路構成で実現することが可能なAD変換器を提供することを目的とする。
本願に開示される技術に係るAD変換器は、一方側端子が上位側共通端子に並列接続される上位側キャパシタ群、一方側端子が下位側共通端子に並列接続される下位側キャパシタ群および補助キャパシタ群を備える。また、上位側共通端子と下位側共通端子との間には結合キャパシタが設けられる。上位側キャパシタ群、下位側キャパシタ群、および補助キャパシタ群に含まれる各キャパシタの各々の他方側端子は、スイッチ群に接続される。各他方側端子はスイッチ群を介して、入力アナログ電圧、参照電圧、または接地電圧の何れかに接続される。
ここで、上位側キャパシタ群および下位側キャパシタ群の各々は、2のべき乗の比率で重み付けされた容量値を有して、上位ビットおよび下位ビットの各々に対応してキャパシタが配置される構成である。また、補助キャパシタ群を構成する各々のキャパシタは、その容量値が下位側キャパシタ群のうち最下位ビットに対応する最下位キャパシタより小さな容量値のキャパシタである。また、結合キャパシタ、下位側キャパシタ群、および補助キャパシタ群に基づく合成容量値は、上位側キャパシタ群のうち上位ビットの中で最も下位のビットに対応する上位最下位キャパシタの容量値より大きな容量値とされる。
スイッチ群により各キャパシタの他方側端子への接続が選択され、選択の結果、上位側共通端子に現れる電圧が比較器により共通端子初期電圧と比較される。この比較結果により、校正動作が行われ下位側キャパシタ群および補助キャパシタ群から各下位ビットに対応する容量値が選択される。ここで、校正動作による容量値の調整は、結合キャパシタ、下位側キャパシタ群、および補助キャパシタ群に基づく合成容量値を小さくする方向で下位側キャパシタ群および補助キャパシタ群に含まれるキャパシタが選択される。校正動作により調整された容量値に基づいて、スイッチ群の選択に応じてAD変換動作が行われる。
本願に開示される技術に係るAD変換器によれば、下位側キャパシタ群と補助キャパシタ群とに含まれるキャパシタを選択することに応じて、製造上のばらつきや構成上の浮遊容量の混入などによる容量値のばらつきが調整された下位側ビットのAD変換を行うことができる。下位側キャパシタ群は2のべき乗の比率で重み付けされた容量値を有して下位ビットに対応して配置されるキャパシタ群である。容量値のばらつきがない場合に下位ビットのAD変換に本来必要とされるキャパシタ群であり、AD変換器には必須の構成である。一方、補助キャパシタ群は最下位キャパシタの容量値より小さな容量値を調整するために備えられるキャパシタ群である。各々のキャパシタの容量値は下位側キャパシタ群の最下位ビットに対応する最下位キャパシタより小さな容量値であり、補助キャパシタ群の配置上の占有面積は小さなものに過ぎない。
したがって、容量値のばらつきを調整するために、占有面積の小さな補助キャパシタ群を備えれば足りる。AD変換の際には、補助キャパシタ群に加えて本来必要とされる下位側キャパシタ群からキャパシタを選択すればよく、占有面積の小さな補助キャパシタ群を追加するのみで容量値のばらつきを校正することができる。
以下に示す実施形態では、逐次比較型AD変換器を例に説明する。先ず、図1〜図5において、逐次比較型AD変換器の標準的な回路構成、および動作原理について説明をする。
図1〜4において例示する標準的な逐次比較型AD変換器は3ビットの構成を例示するものである。2のべき乗の重み付けで容量値が互いに異なるキャパシタC2、C1、C0、AD変換動作においてフルレンジの容量値を接続するために設けられるキャパシタCD、およびダミーのキャパシタCD1の一方側端子は共通端子Oに並列に接続されている。キャパシタCD1を除く各々のキャパシタC2、C1、C0、CDの他方側端子D2、D1、D0、DDはスイッチ群SWが接続されている。スイッチ群SWは、入力アナログ電圧VIN、参照電圧Vref、接地電圧GND(0[V])のいずれかを選択して対応するキャパシタの他方側端子に接続する。具体的には、キャパシタC2、C1、C0の他方側端子D2、D1、D0は入力アナログ電圧VIN、参照電圧Vref、接地電圧GND(0[V])のいずれかが選択され、キャパシタCDの他方側端子DDは入力アナログ電圧VIN、接地電圧GND(0[V])のいずれかが選択される。なお、キャパシタCD1の他方側端子は接地電圧GND(0[V])に接続されている。キャパシタC2、C1、C0、CD、CD1の各々の容量値は、(4C)、(2C)、(C)、(C)、(C)である。共通端子Oはスイッチを介して共通端子初期電圧VCMにバイアスされる。共通端子Oは比較器CMPの反転入力端子に接続され、比較器CMPの非反転入力端子に入力される共通端子初期電圧VCMとの間で電圧値が比較される。
上記のように構成された3ビット逐次比較型AD変換器について、入力アナログ電圧VINのサンプリングを行い、サンプリングされた入力アナログ電圧VINに対してAD変換動作を行う。図1はサンプリング状態を示す図である。図2〜4はAD変換動作において各ビットのビット値を判定する判定状態である。
入力アナログ電圧VINのサンプリング動作では、図1に示すように接続される。共通端子Oに共通端子初期電圧VCMを印加した状態で、スイッチ群SWの制御により、キャパシタC2、C1、C0、CDの他方側端子D2、D1、D0、DDに入力アナログ電圧VINが印加される。これにより、各々、キャパシタC2、C1、C0、CDに入力アナログ電圧VINに応じた電荷が蓄積される。この時の蓄積電荷量は、式(1)となる。
n1〜n3は2べき乗の重み付けを表す係数であり、Cは基準容量値である。n1はキャパシタCD1に対応する係数であり、この場合、n1=1である。また、n2、n3はキャパシタC2、C1、C0、CDに対応する係数であり、この場合、(n2+n3)=8である。
次に、AD変換動作に移行する。逐次比較型のAD変換では、上位ビットから順次比較動作が行われビット値が確定される。図2は最上位ビット(MSB)の判定動作の際の回路接続状態である。共通端子Oへの共通端子初期電圧VCMの印加を解除した上で、スイッチ群SWの制御により、キャパシタC2の他方側端子D2には入力アナログ電圧VINに代えて参照電圧Vrefが印加される。また、キャパシタC1、C0、CDの他方側端子D1、D0、DDには入力アナログ電圧VINに代えて接地電圧GNDが印加される。このとき、各々のキャパシタC2、C1、C0、CD、CD1に蓄積される電荷量は、式(2)となる。
VOは共通端子Oの電圧である。MSBの判定動作では、n2はキャパシタC1、C0、CDに対応する係数であり、この場合、n2=4である。また、n3はキャパシタC2に対応する係数であり、この場合、n3=4である。
電圧VOは比較器CMPにより共通端子初期電圧VCMと比較され以下の判定が行われる。すなわち、
VO<VCM、すなわち、式(4)のとき、OUT=“H”となる。また、VO≧VCM、すなわち、式(5)の時、OUT=“L”となる。
ここで、電圧、式(6)が判定電圧である。入力アナログ電圧VINが判定電圧、式(6)より高いか低いかでビット値が判断される。各ビットの判定に応じてn3、n2の値が異なり、判定電圧が制御される。これにより、ビット値が確定される。
VO<VCM、すなわち、式(4)のとき、OUT=“H”となる。また、VO≧VCM、すなわち、式(5)の時、OUT=“L”となる。
図2の最上位ビット(MSB)の判定動作では、キャパシタC2がn3に対応しn3=4、キャパシタC1、C0,CDがn2に対応しn2=4である。これにより、判定電圧は式(7)である。
入力アナログ電圧VINがフルレンジである参照電圧Vrefの半分の判定電圧(1/2)・Vrefより高いか低いかでMSBのビット値が確定する。高い場合が“1”、低い場合が“0”である。
MSBの判定(図2)の後、回路接続を図3または図4に切り替え、上位2ビット目の判定を行う。図3は、MSBが“1”の場合である。スイッチ群SWの制御により、キャパシタC1の他方側端子D1を接地電圧GNDから参照電圧Vrefに切り替える。この時、キャパシタC2、C1がn3に対応しn3=6、キャパシタC0、CDがn2に対応しn2=2である。これにより、判定電圧は式(8)である。
MSB判定の際の判定電圧(1/2)・Vrefに電圧(1/4)・Vrefを加えた判定電圧で入力アナログ電圧VINが判定される。入力アナログ電圧VINがフルレンジである参照電圧Vrefの3/4の電圧である判定電圧(1/2+1/4)・Vrefより高いか低いかで上位2ビット目のビット値が確定する。高い場合が“1”、低い場合が“0”である。
図4は、MSBが“0”の場合である。スイッチ群SWの制御により、キャパシタC2の他方側端子D2を参照電圧Vrefから接地電圧GNDに切り替える。また、キャパシタC1の他方側端子D1を接地電圧GNDから参照電圧Vrefに切り替える。この時、キャパシタC1がn3に対応しn3=2、キャパシタC2、C0、CDがn2に対応しn2=6である。これにより、判定電圧は式(9)である。
入力アナログ電圧VINがフルレンジである参照電圧Vrefの1/4の電圧である判定電圧(1/4)・Vrefより高いか低いかで上位2ビット目のビット値が確定する。高い場合が“1”、低い場合が“0”である。
以下同様に、最下位ビットまで逐次に比較されてビット値が確定される。この様子を図5に模式的に示す。図5では、3ビット目までの逐次比較動作を示す。判定対象ビットのビット値に応じて、1段階下位のビットの判定に使用される判定電圧が確定される。判定対象ビットのビット値が“1”であれば、次段の判定電圧は、判定対象ビットの判定電圧にその1/2の電圧を加えた電圧となる。判定対象ビットのビット値が“0”であれば、次段の判定電圧は、判定対象ビットの判定電圧として新たに追加した電圧を1/2に下げて得られる電圧となる。
図6は実施形態の逐次比較型AD変換器の要部を示す。4ビットの構成について例示するものである。キャパシタ群CU−G、CL−G、CS−Gと比較器CMPを明示し、スイッチ群などの他の回路構成については表示が省略されている。
実施形態のAD変換器は、容量値の小さなキャパシタでの構成を可能としてキャパシタのサイズを小さなものとし、使用するキャパシタの数も少なくすることが可能な構成である。コンパクトな占有面積でAD変換器を構成するものである。
共通端子を上位側共通端子OAと下位側共通端子OBとに分離して、その間を結合キャパシタCSP1で結合する。結合キャパシタCSP1と下位側キャパシタ群CL−Gとは直列接続される構成となる。直列接続されるキャパシタの合成容量値は単独の容量値に比して小さくなる。
例えば、下位側キャパシタ群CL−Gに含まれるキャパシタC2、C1、C0の容量値が、各々(4C)、(2C)、(C)であり、更に、図7において後述するように補助キャパシタ群CS−Gに含まれる合成容量値が(C)である場合、結合キャパシタCSP1においてα=8/7であれば、容量値に誤差がないという条件のもとでは、下位側キャパシタ群CL−Gの各ビットに対応するキャパシタの合成容量値は1/8に縮小されたものとなる。これにより、上位側キャパシタ群CU−Gに含まれるキャパシタC3の容量値を、結合キャパシタCSP1を使用せず、単純に2のべき乗の重み付けをした場合の容量値(8C)から(C)に減少させることができる。
結合キャパシタCSP1と下位側キャパシタ群CL−Gに含まれる各キャパシタC2、C1、C0の容量値に応じて、上位側キャパシタ群CU−Gに含まれる各々のキャパシタ(図6ではキャパシタC3のみを表示)の容量値を小さなものとすることができ、素子サイズが小さくなり占有面積の圧縮を図ることができる。
また、図6には補助キャパシタ群CS−Gが備えられている。キャパシタ間の容量値誤差を校正する際に使用されるキャパシタである。補助キャパシタ群CS−Gについても結合キャパシタCSP2(容量値は(4/3)C)を介してキャパシタCH、CQ1、CQ2(各々の容量値は、(2C)、(C)、(C))が並列接続されている。
補助キャパシタ群CS−Gも、結合キャパシタCSP1と下位側キャパシタ群CL−Gとの関係と同様に、結合キャパシタCSP2とキャパシタCH、CQ1、CQ2との直列接続である。その合成容量値を等価回路で表わした図を図7に示す。補助キャパシタ群CS−Gに含まれる各々のキャパシタに対応する等価キャパシタCHE、CQ1E,CQ2Eは、容量値(0.5C)、(0.25C)、(0.25C)となる。LSBに対応するキャパシタC0の容量値(C)に対して、1/2、1/4の容量値を有している。(1/4)ビットまで分解能が増やされ、2ビット幅の調整を可能とする構成である。補助キャパシタ群CS−Gに含まれるキャパシタの数および容量値、および結合キャパシタCSP2の容量値に応じて調整幅が決定される。
図6、7に例示される構成では、並列接続されている補助キャパシタ群CS−Gと下位側キャパシタ群CL−Gとの合成容量値は(8C)である。結合キャパシタCSP1により合成容量が(1/8)になることから、上位側キャパシタ群CU−Gにおける上位ビットの中での最下位ビットに対応するキャパシタC3と同じ容量値を有している。図8のフローチャートにより後述するように、実施形態では、キャパシタC3と同じ容量値となるまで、下位側キャパシタ群CL−Gと補助キャパシタ群CS−Gとに含まれる各キャパシタを適宜選択して合成容量値を減少させながら誤差調整して校正を行う。したがって、補助キャパシタ群CS−Gに含まれるキャパシタの数をさらに増やすこと、あるいは容量値をLSBに対応するキャパシタの容量値より小さな値の範囲で増大させることで、図8のフローチャートにより選択されるキャパシタによる合成容量値を順次減少させながら校正動作を行うことができる。
図8、9により、容量値を校正する処理について説明する。図8は校正動作のフローを示すフロ―チャートである。図6の回路を例にするものである。図9には校正動作の各段階での各キャパシタの他方側端子に印加される電圧を図示する。図7の等価回路で示す。
校正動作が開始されると、リファレンス電圧がサンプリングされる(S1)。キャパシタC3の他方側端子D3には所定電圧が印加され(D3=1)、キャパシタC2、C1、C0、CHE、CQ1E、CQ2Eの他方側端子D2、D1、D0、DCM1、DCM2、DCDには接地電圧GNDが印加される(D2=D1=D0=DCM1=DCM2=DCD=0)。また、上位側共通端子OAおよび下位側共通端子OBには共通端子初期電圧VCMが印加される(VOA=VOB=VCM)。ここで、他方側端子D3に印加される所定電圧は、共通端子初期電圧VCMと電圧値が異なっていれば、特に電圧値が限定されるものではない。入力アナログ電圧VINとして得られる電圧でも、参照電圧Vrefでもよい。校正動作は、結合キャパシタCSP1を挟んで、上位側キャパシタ群CU−Gと、下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gとの合成容量値とが一致するように、下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタを選択する処理であるからである。結合キャパシタCSP1を介して電荷の移動のない場合を見出せばよく、他方側端子に印加する電圧値に限定はない。
サンプリングが完了すると誤差電圧の発生処理に移行する(S3)。キャパシタC3の他方側端子D3に印加される電圧は接地電圧GNDに切り替えられる(D3=0)。また、キャパシタC2、C1、C0、CHE、CQ1E、CQ2Eの他方側端子D2、D1、D0、DCM1、DCM2、DCDに印加される電圧は所定電圧に切り替えられる(D2=D1=D0=DCM1=DCM2=DCD=1)。また、この電圧の切り換えに先立って、上位側共通端子OAおよび下位側共通端子OBは、共通端子初期電圧VCMの印加が解除されフローティング状態とされる。この場合は、下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるすべてのキャパシタが選択される場合である。下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタのうち選択されるキャパシタの指定はカルコード(以下、CCコードと称する)により設定される。全選択(D2=D1=D0=DCM1=DCM2=DCD=1)でCCコードは8.00(CC=8.00)と指示される。
この状態で誤差電圧を判定する(S5)。具体的には、上位側共通端子OAに現れる電圧VOAと共通端子初期電圧VCMとを比較器CMPにより比較する。比較器CMPから出力される比較結果信号OUTが“H”であれば(S5:YES)、キャパシタの選択を変更して処理を続ける(S7)。一方、比較結果信号OUTが“L”であれば(S5:NO)、誤差の調整はできず校正することができないと判断してエラー信号を出力して(S19)、処理を終了する。
処理(S1)から処理(S3)に移行することにより、処理(S1)で各キャパシタに蓄積された電荷が保存されたまま、各キャパシタの他方側端子に印加される電圧を反転するので、上位側共通端子OAに接続されているキャパシタの合成容量値と下位側共通端子OBに接続されているキャパシタの合成容量値とが不一致であれば、電荷の過不足が結合キャパシタCSP1を介して移動する。これにより、上位側共通端子OAに現れる電圧VOAが変化する。具体的には、下位側共通端子OBに接続されているキャパシタの合成容量値が上位側共通端子OAに接続されているキャパシタの合成容量値に比して大きな場合は、電荷は下位側から上位側に移動する。これにより、上位側共通端子OAの電圧VOAはサンプリング時に印加されていた共通端子初期電圧VCMより大きくなる(VOA>VCM)。下位側共通端子OBに接続されているキャパシタの合成容量値が上位側共通端子OAに接続されているキャパシタの合成容量値に比して小さな場合には、逆方向への電荷の移動が生じ、上位側共通端子OAの電圧VOAは共通端子初期電圧VCMより小さくなる(VOA<VCM)。実施形態では、下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gのうち選択されるキャパシタによる合成容量値を順次小さくする方向に調整が行われるので、処理(S5)において、比較結果信号OUTが“H”であれば(S5:YES)、処理(S7)に移行して調整処理を継続するが、比較結果信号OUTが“L”であれば(S5:NO)、容量値をより小さな値に調整することはできないため、処理を中止する。
処理(S7)では、CCコードを1段階減少させてCC=7.75とする(D2=D1=D0=DCM1=DCM2=1、DCD=0)。容量値の減少幅は(1/4)LSBに対応する容量値(0.25C)である。具体的には、キャパシタCQ2Eの他方側端子DCDに印加される電圧を接地電圧GNDに切り替える。切り替えの後、誤差を判定する(S9)。処理(S5)と同様の判定である。比較器CMPから出力される比較結果信号OUTが“H”であれば(S9:YES)、キャパシタの選択を変更して処理を続ける(S11)。一方、比較結果信号OUTが“L”であれば(S9:NO)、誤差の調整はできず校正することができないと判断してエラー信号を出力して(S19)、処理を終了する。
処理(S11)では、CCコードを更に1段階減少させる。容量値の減少幅は処理(S7)と同様に(1/4)LSBに対応する容量値(0.25C)である。切り替えの後、CCコードの値を判定する(S13)。予め設定されている最小値(CC=4.00(D2=0、D1=D0=DCM1=DCM2=DCD=1))より大きな値であれば(S13:YES)、誤差を判定する(S15)。比較器CMPから出力される比較結果信号OUTが“H”であれば(S15:YES)、処理(S11)に戻って処理を継続する。一方、比較結果信号OUTが“L”であれば(S15:NO)、誤差の調整を打ち切ると共に、そのときのCCコードを記録して(S17)、処理を終了する。
ここで、処理(S11)から処理(S15)に至り処理(S11)に戻るループで、CCコードは1段階ずつ減少する。すなわち、(1/4)LSBに対応する容量値である(0.25C)ずつ減少する。図9では、CCコードが、7.75(D2=D1=D0=DCM1=DCM2=1、DCD=0)、7.25(D2=D1=D0=DCM1=1、DCM2=DCD=0)と減少し、6.00(D2=D1=1、D0=DCM1=DCM2=DCD=0)まで減少する。CCコードが6.00である場合に比較結果信号OUTが“L”となり(S15:NO)、補助キャパシタ群CS−Gと下位側キャパシタ群CL−Gとの合成容量値(6C)が上位側キャパシタ群CD−Gの合成容量値と一致するものとする。このときのCCコード(CC=6.00)による下位側キャパシタ群CL−GにおけるキャパシタC2、C1による合成容量値が、上位側キャパシタ群CU−Gにおける上位ビットの中での最下位ビットに対応するキャパシタC3の容量値に一致する。したがって、下位ビットのAD変換動作においては、CC=6.00により選択される合成容量値から容量値が減少する方向に選択動作を繰り返すことにより、逐次比較が行われる。
図10のフローチャートは下位ビットのAD変換動作を示す。図11は逐次比較処理である。各ビットにおける合成容量値を算出して比較動作を行う。図10のフローチャートは、図12に示す回路構成について記述するものである。図12では、AD変換のビット数がn、補助キャパシタ群CS−Gの最小容量値が(1/2k)LSB、と一般化された回路構成の要部を示す。以下の説明では必要に応じて、図6の回路構成(n=4(4ビットAD変換)、補助キャパシタ群CS−Gの最小容量値が(1/4)LSB)として説明する。合わせて、AD変換動作の各処理に対応する回路への電圧の印加状態を図13に示す。
最初に各ビット値をリセットする(Q[n−1]〜Q[0]=0)(図6ではキャパシタC3〜C0の各々に対応するビット値=0)(S31)。リセットの後、記録されているCCコードを読み出す(S33)。次に、入力アナログ電圧VINのサンプリングを行う(S35)。具体的には、上位側共通端子OAおよび下位側共通端子OBに共通端子初期電圧VCMを印加した上で(VOA=VOB=VCM)、上位側キャパシタ群CU−Gの最下位に位置するキャパシタの他方側端子D[n−1](図6ではD[3])と、CCコード(図6では6.00)に対応するキャパシタ(図6ではC2、C1)の他方側端子(D2、D1)とに入力アナログ電圧VINを印加する。
サンプリングの後、AD変換動作に移行する。最初はMSBの判定である(S37)。ここでいうMSBとは、上位側キャパシタ群CU−Gに含まれるキャパシタのうち上位ビットの最下位に対応するキャパシタである。図6の回路構成ではキャパシタC3に当る。上位側共通端子OAおよび下位側共通端子OBへの共通端子初期電圧VCMの印加を解除して、MSBに対応するキャパシタの他方側端子D[n−1](図6ではキャパシタC3の他方側端子D3)に参照電圧Vrefを印加し(D[n−1](D3)=1)、下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタの他方側端子D[n−2]〜DCD(図6ではキャパシタC2〜CQ2の他方側端子D2〜DCD)に接地電圧GNDを印加する(D[n−2](D2)〜DCD=0)。
この電圧印加状態で、比較器CMPによりMSBの判定を行う(S39)。比較器CMPから出力される比較結果信号OUTが“H”であれば(S39:YES)、MSB(図6ではキャパシタC3に対応するビット)のビット値Q[n−1](Q[3])は“1”とされ(S41)、比較結果信号OUTが“L”であれば(S39:NO)、ビット値Q[n−1](Q[3])は“0”とされる(S43)。
次に、判定すべきビット位置を1ビット下位に繰り下げてi=2とし(S45)、逐次比較処理のサブルーチンに移行する(S47)。
逐次比較処理のフローチャートを図11に示す。下位ビットの逐次比較の際に各ビットに対応して選択されるべき下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタを示す選択コード(以下ではACコードと称する)を下記の式(10)に基づいて算出する(S61)。
2ビット目(i=2)のACコードは、図6を例にとり(CC=6.00、n=4)、式(11)のように算出される。ここで、2ビット目以下の各ビットのビット値は、(Q[2]=Q[1]=Q[0]=0)である。
CC=6.00の1/2であるので、キャパシタC1、C0が選択され他方側端子D1、D0に参照電圧Vrefが印加される(D1=D0=1)(図13、参照)。
算出されたACコード(AC(i=2)=3.00)に基づいて、2ビット目の判定電圧を発生する(S63)。MSBに対応するキャパシタの他方側端子D[n−1](図6ではD3)にはMSBの判定結果(Q[n−1](Q[3])=1または0)に応じて、参照電圧Vrefまたは接地電圧GNDが印加される(D[n−1](D3)=Vrefまたは0)(図13には、D[n−1](D3)=Vrefの場合を例示)。下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gから選択されるキャパシタはACコード(AC(i=2)=3.00)に応じて決定される。選択されるキャパシタには参照電圧Vrefが印加され、非選択のキャパシタには接地電圧GNDが印加される。
この印加状態でi(=2)ビット目の判定を行う(S65)。比較器CMPから出力される比較結果信号OUTが“H”であれば(S65:YES)、i(=2)ビット目のビット値Q[n−i](図6ではQ[2])は“1”とされ(S67)、比較結果信号OUTが“L”であれば(S65:NO)、ビット値Q[n−i](図6ではQ[2])は“0”とされる(S69)。判定の後、iを1増加させて1ビット下位のビット判定の準備をして(S71)、逐次比較処理のサブルーチンを終了し、図10のフローチャートに戻る。
図10のフローチャートに戻り処理(S49)から処理がおこなわれる。処理(S49)では、AD変換動作が終了したか否かが判定される(S49)。更に下位ビットがある(n−i≧0)と判定されると(S49:NO)、更に下位のビットについて判定処理を行うべく逐次比較処理のサブルーチンに戻って(S47)同じ処理を繰り返す。
逐次比較処理のサブルーチン(図11)では、順次、下位ビットについて判定を行う。
まず、式(10)よりACコードを算出する。3ビット目(i=3)のACコードは、2ビット目の判定結果であるQ[n−2](Q[2])と、未判定のQ[n−3](Q[1])〜Q[0](=0)により算出される。2ビット目の判定結果がQ[n−2](Q[2])=1の場合には式(12)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタC2、CHが選択され他方側端子D2、DCM1に参照電圧Vrefが印加される(D2=DCM1=Vref)(図13、参照)。
まず、式(10)よりACコードを算出する。3ビット目(i=3)のACコードは、2ビット目の判定結果であるQ[n−2](Q[2])と、未判定のQ[n−3](Q[1])〜Q[0](=0)により算出される。2ビット目の判定結果がQ[n−2](Q[2])=1の場合には式(12)となる。
2ビット目の判定結果がQ[n−2](Q[2])=0の場合には、式(13)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタC0、CHが選択され他方側端子D0、DCM1に参照電圧Vrefが印加される(D0=DCM1=Vref)。
次に、4ビット目(i=4)のACコードは、2ビット目の判定結果であるQ[n−2](Q[2])と、3ビット目の判定結果であるQ[n−3](Q[1])と、未判定のQ[0](=0)により算出される。2ビットおよび3ビット目の判定結果に応じて以下のACコードが算出される。
Q[n−2](Q[2])=Q[n−3](Q[1])=1の場合、式(14)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタC2、C0、CQ1が選択され他方側端子D2、D0、DCM2に参照電圧Vrefが印加される(D2=D0=DCM2=Vref)。
Q[n−2](Q[2])=1、Q[n−3](Q[1])=0の場合、式(15)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタC1、C0、CH、CQ1が選択され他方側端子D1、D0、DCM1、DCM2に参照電圧Vrefが印加される(D1=D0=DCM1=DCM2=Vref)(図13、参照)。
Q[n−2](Q[2])=0、Q[n−3](Q[1])=1の場合、式(16)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタC1、CQ1が選択され他方側端子D1、DCM2に参照電圧Vrefが印加される(D1=DCM2=Vref)。
Q[n−2](Q[2])=Q[n−3](Q[1])=0の場合、式(17)となる。
下位側キャパシタ群CL−Gおよび補助キャパシタ群CS−Gに含まれるキャパシタでは、キャパシタCH、CQ1が選択され他方側端子DCM1、DCM2に参照電圧Vrefが印加される(DCM1=DCM2=1)。
また、下位のビットはない(n−i<0)と判定されると(S49:YES)、決定された各ビット値(Q[n−1]〜Q[0])に基づいてデジタル信号にエンコードする(S51)。
図14には、既存技術(図15)と同様のビット構成(7ビット)に対応するキャパシタ群を有する回路であって、容量値を校正するための構成が異なる場合を例示する。既存技術(図15)の調整キャパシタCvに代えて、補助キャパシタ群CS−G1を備える構成である。既存技術(図15)では、調整キャパシタCvにより容量値の誤差を調整して校正を行なうのに対して、図14に示す実施形態では、下位側共通端子OBに並列接続されているキャパシタ群から適宜に選択して容量値を調整して校正を行う。
既存技術(図15)において示した前述の条件、すなわち、結合キャパシタ(スプリット容量素子)の容量値のバラツキを±20%、補正精度をAD変換結果の微分非直線性で0.5LSBとする。LSBからMSBまでの7ビットに割り当てられる容量素子(D0〜D6)として2べき乗の(C)、(32C)、(16C)、(8C)、(4C)、(2C)、(C)の容量値を有するキャパシタと、結合キャパシタ(スプリット容量素子)として容量値(1.27C)(α=1.27))のキャパシタとをAD変換器は有する。総容量値は(65.27C)である。ダミー容量分の差異はあるが総容量値は既存技術(図15)と同じである。AD変換の基本部分に係る構成であるので同様のサイズになる。これに対して、補助キャパシタ群CS−G1を構成する各キャパシタの容量値は(4C)、(2C)、(C)、(C)、および結合キャパシタ(スプリット容量素子)の(8/7C=1.14C)であり、総計(9.14C)である。既存技術(図15)と比較して調整用に備えられるキャパシタの容量値の割合は22%(9.14÷41)となり、占有面積を78%縮小することができる。また、総容量値で比較しても69%((65.27+9.14)÷(66.27+41))となり、占有面積を31%縮小することができる。
ここで、共通端子初期電圧VCMは第一電圧の一例である。
以上、詳細に説明したように、本実施形態によれば、下位側共通端子OBに並列に接続された下位側キャパシタ群CL−Gと補助キャパシタ群CS−Gとに含まれるキャパシタを選択することにより、製造上のばらつきや構成上の浮遊容量の混入などによる容量値のばらつきを調整することができ、調整により選択されたキャパシタの合成容量値を基準として下位ビットのAD変換を行うことができる。ここで、下位側キャパシタ群CL−Gは2のべき乗の比率で重み付けされた容量値を有して下位ビットに対応して配置される必須のキャパシタ群であり、容量値のばらつき調整用に追加して備えるのは、補助キャパシタ群CS−Gに過ぎない。追加キャパシタ群が小さな占有面積に過ぎないこと、および容量値の調整に本来備えられている下位側キャパシタ群CL−Gを利用することにより、小さな占有面積で容量値の調整を行い校正動作を実現することができる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、本実施形態では、上位側キャパシタ群に含まれるキャパシタが1つである場合について説明したが、本願はこれに限定されるものではない。上位側キャパシタ群に2のべき乗の重み付けを有する複数のキャパシタを備えてやれば、複数の上位ビットを有するAD変換を実現することができる。
例えば、本実施形態では、上位側キャパシタ群に含まれるキャパシタが1つである場合について説明したが、本願はこれに限定されるものではない。上位側キャパシタ群に2のべき乗の重み付けを有する複数のキャパシタを備えてやれば、複数の上位ビットを有するAD変換を実現することができる。
C2、C1、C0、CD、CD1、CH、CQ1、CQ2 キャパシタ
CHE、CQ1E,CQ2E 等価キャパシタ
CL−G 下位側キャパシタ群
CMP 比較器
CS−G、CS−G1 補助キャパシタ群
CSP1、CSP2 結合キャパシタ
CU−G 上位側キャパシタ群
O 共通端子
OA 上位側共通端子
OB 下位側共通端子
VCM 共通端子初期電圧
VIN 入力アナログ電圧
Vref 参照電圧
CHE、CQ1E,CQ2E 等価キャパシタ
CL−G 下位側キャパシタ群
CMP 比較器
CS−G、CS−G1 補助キャパシタ群
CSP1、CSP2 結合キャパシタ
CU−G 上位側キャパシタ群
O 共通端子
OA 上位側共通端子
OB 下位側共通端子
VCM 共通端子初期電圧
VIN 入力アナログ電圧
Vref 参照電圧
Claims (4)
- 一方側端子が上位側共通端子に並列接続され、2のべき乗の比率で重み付けされた容量値を有して上位ビットに対応して配置される上位側キャパシタ群と、
一方側端子が下位側共通端子に並列接続され、2のべき乗の比率で重み付けされた容量値を有して下位ビットに対応して配置される下位側キャパシタ群と、
一方側端子が前記下位側共通端子に並列接続され、各々の容量値が前記下位側キャパシタ群のうち最下位ビットに対応する最下位キャパシタより小さな容量値を有する補助キャパシタ群と、
前記上位側共通端子と前記下位側共通端子との間に設けられる結合キャパシタと、
前記上位側共通端子の電圧値と第一電圧とを比較する比較器と、
前記上位側キャパシタ群、前記下位側キャパシタ群、および前記補助キャパシタ群に含まれる各キャパシタの他方側端子の各々を、入力アナログ電圧、参照電圧、または接地電圧の何れかに接続するスイッチ群とを備え、
前記結合キャパシタ、前記下位側キャパシタ群、および前記補助キャパシタ群に基づく合成容量値は、前記上位側キャパシタ群のうち前記上位ビットの中で最も下位のビットに対応する第一キャパシタの容量値より大きな容量値であることを特徴とするAD変換器。 - 第一の動作時は、
前記上位側共通端子と前記下位側共通端子とを前記第一電圧にバイアスした状態で、前記第一キャパシタの他方側端子と、前記下位側キャパシタ群および前記補助キャパシタ群のうちから選択されたキャパシタの他方側端子との、一方に前記参照電圧を印加し他方に 前記接地電圧を印加するステップと、
前記上位側共通端子および前記下位側共通端子への前記第一電圧のバイアスを解除してフローティング状態とすると共に、前記第一キャパシタの他方側端子と前記選択されたキャパシタの他方側端子との印加電圧を入れ替えるステップとを有し、
前記印加電圧を入れ替えるステップの後の前記上位側共通端子の電圧が前記第一電圧と等しくなるように、前記下位側キャパシタ群および前記補助キャパシタ群のうちから前記選択されたキャパシタを選択することを特徴とする請求項1に記載のAD変換器。 - 前記補助キャパシタ群は、前記最下位キャパシタの容量値の半分を最大値として、2のべき乗の比率で重み付けされた容量値を有することを特徴とする請求項1または2に記載のAD変換器。
- 第二の動作時は、
前記上位側共通端子と前記下位側共通端子とを前記第一電圧にバイアスした状態で、前記上位側キャパシタ群の他方側端子および前記選択されたキャパシタの他方側端子に前記入力アナログ電圧を印加すると共に、前記下位側キャパシタ群のうち前記選択されたキャパシタ以外のキャパシタの他方側端子に前記接地電圧を印加して、前記入力アナログ電圧をサンプリングするステップと、
前記上位側共通端子および前記下位側共通端子への前記第一電圧のバイアスを解除してフローティング状態とすると共に、前記選択されたキャパシタの他方側端子を前記接地電圧に接続して、前記上位側キャパシタ群の各キャパシタを最大の容量値を有するキャパシタから順次小さな容量値を有するキャパシタになるように調整し、前記比較器による逐次比較の結果に応じて、前記上位側キャパシタ群のうちの各キャパシタの他方側端子を前記参照電圧または前記接地電圧に接続して、前記上位ビットのビット値を確定するステップと、
前記比較器による逐次比較の結果に応じて、前記下位側キャパシタ群および前記補助キャパシタ群のうち、前記選択されたキャパシタによる合成容量値を最大値として該合成容量値を前記下位ビット数に応じて得られる各々の容量値を合成容量値とするキャパシタの組み合わせを順次選択し、前記選択されたキャパシタの他方側端子を前記参照電圧に接続して、前記下位ビットのビット値を確定するステップとを有することを特徴とする請求項2または3に記載のAD変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012181704A JP2014039218A (ja) | 2012-08-20 | 2012-08-20 | Ad変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012181704A JP2014039218A (ja) | 2012-08-20 | 2012-08-20 | Ad変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014039218A true JP2014039218A (ja) | 2014-02-27 |
Family
ID=50287018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012181704A Pending JP2014039218A (ja) | 2012-08-20 | 2012-08-20 | Ad変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014039218A (ja) |
-
2012
- 2012-08-20 JP JP2012181704A patent/JP2014039218A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10560112B2 (en) | Capacitor order determination in an analog-to-digital converter | |
US8451151B2 (en) | Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof | |
US7675452B2 (en) | Successive approximation register analog to digital converter with improved immunity to time varying noise | |
US10069506B2 (en) | Calibration circuit and calibration method for DAC | |
US8842027B2 (en) | Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof | |
US8947290B2 (en) | Successive approximation AD converter | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
US8487794B2 (en) | Successive approximation register ADC and method of linearity calibration therein | |
JP5440758B2 (ja) | A/d変換回路、電子機器及びa/d変換方法 | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
TWI482438B (zh) | 連續漸進式數位類比轉換器及其方法 | |
US6707404B1 (en) | Integral nonlinearity error correction circuitry and method for DAC | |
US9300312B2 (en) | Analog-digital converter | |
US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
US20140232576A1 (en) | Method and apparatus for calibrating digital background through capacitor division and swapping for reducing capacitor mismatch effect of analog-to-digital converter | |
KR101299215B1 (ko) | 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치 | |
JP3857450B2 (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
JP2008104142A (ja) | A/d変換器 | |
JP4428349B2 (ja) | デジタル/アナログ変換回路 | |
CN109802678B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
JP5062213B2 (ja) | 逐次比較型ad変換回路 | |
JP2013150117A (ja) | アナログデジタル変換器および受信機 | |
JP7328579B2 (ja) | Adコンバータ | |
US20140062752A1 (en) | Analog-to-digital converter and analog-to-digital conversion method using the same | |
JP2014039218A (ja) | Ad変換器 |