TWI482438B - 連續漸進式數位類比轉換器及其方法 - Google Patents

連續漸進式數位類比轉換器及其方法 Download PDF

Info

Publication number
TWI482438B
TWI482438B TW101135222A TW101135222A TWI482438B TW I482438 B TWI482438 B TW I482438B TW 101135222 A TW101135222 A TW 101135222A TW 101135222 A TW101135222 A TW 101135222A TW I482438 B TWI482438 B TW I482438B
Authority
TW
Taiwan
Prior art keywords
bit
capacitor
analog
sub
control circuit
Prior art date
Application number
TW101135222A
Other languages
English (en)
Other versions
TW201414211A (zh
Inventor
Jen Huan Tsai
Po Chiun Huang
Shawn Min
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW101135222A priority Critical patent/TWI482438B/zh
Priority to CN201310359833.2A priority patent/CN103684459B/zh
Priority to US14/029,845 priority patent/US8866653B2/en
Publication of TW201414211A publication Critical patent/TW201414211A/zh
Application granted granted Critical
Publication of TWI482438B publication Critical patent/TWI482438B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

連續漸進式數位類比轉換器及其方法
本發明是有關於一種連續漸進式(Successive Approximation，SAR)類比數位轉換器及其類比數位轉換方法，且特別是有關於一種應用電容式數位類比轉換電路之SAR類比數位轉換器及其類比數位轉換方法。
傳統上，連續漸進式(Successive Approximation，SAR)類比數位轉換器係已存在，並被利用在各種應用場合中。一般來說，SAR類比數位轉換器包括SAR控制單元、數位類比轉換單元及比較單元，其中比較單元係針對輸入類比電壓與數位類比轉換單元所提供的參考電壓進行比較，SAR控制單元係參考比較單元的比較結果，來決定轉換數位值的最高位位元，並基於此最高位位元來調整參考電壓的位準。經由重複執行前述操作，以完成剩餘位元之轉換，SAR類比數位轉換器可針對此輸入類比電壓對應地轉換得到此轉換數位值。
一般來說，SAR類比數位轉換器中之此數位類比轉換單元多以電容式數位類比轉換器來實現。在現有技術中，電容容值的數值精確度與電容容值的大小相關，當電容容值越大，則此電容對應地具有較高的容值精確度。據此，傳統上往往需採取提高電容式數位類比轉換器中各個電容的容值的方式或加大電容面積的方式，來提高此些電容 容值的容值精確度，進而確保電容式數位類比轉換器的線性度。
根據本發明之第一方面，提出一種類比數位轉換方法，應用於一連續漸進式類比數位轉換器中，以針對一類比訊號進行轉換以得到一數位數值，數位數值包括一第N-1至一第0個位元，第N-1至第0個位元分別且依序地為數位數值之最高位位元(Most-Significant Bit,MSB)至最低位位元(Least-Significant Bit,LSB)，N為大於1之整數。此類比數位轉換方法包括以下步驟：(a)應用一取樣保持電路，來對類比訊號進行取樣以產生一取樣電壓；(b)應用一電容式數位類比轉換電路提供一比較電壓，電容式數位類比轉換電路包括N-1個轉換單元，N-1個轉換單元包括一第N-1轉換單元、一第N-2轉換單元至一第1轉換單元，第1轉換單元至第N-2轉換單元分別包括一第1電容至一第N-2電容，第N-1轉換單元至少包括一第1子電容、一第2子電容至一第N-2子電容，第1子電容至第N-2子電容與第N-2電容至第1電容係分別具有實質上相同的電容值；(c)應用一比較器比較取樣電壓及比較電壓以產生一比較訊號；(d)應用一SAR控制電路來根據比較訊號決定數位數值之第N-1個位元；(e)應用SAR控制電路根據第N-1個位元來對第N-1轉換單元之至少第1子電容至第N-2子電容中儲存的電荷進行重新分配以更新比較電壓；(c')於步驟(e)之後，應用比較器比較取樣電壓及更新後之 比較電壓，以得到更新後之比較訊號；(f)應用SAR控制電路根據更新後之比較訊號決定數位數值之第N-2個位元，並判斷第N-1與第N-2個位元是否對應至相同的邏輯數值；以及(g)當第N-1個位元與第N-2個位元對應至不同的邏輯數值時，應用SAR控制電路來對第N-1轉換單元之第1子電容至第N-2子電容中之至少其中之一所儲存的電荷進行重新分配以更新比較電壓。
根據本發明之第二方面，提出一種SAR類比數位轉換器，針對一類比訊號進行轉換以得到一數位數值，數位數值包括一第N-1至一第0個位元，第N-1至第0個位元分別且依序地為數位數值之最高位位元至最低位位元，N為大於1之整數。此類比數位轉換器包括一取樣保持電路、一電容式數位類比轉換電路、一比較器及一SAR控制電路。取樣保持電路用以對類比訊號進行取樣以產生一取樣電壓。電容式數位類比轉換電路用以提供一比較電壓。電容式數位類比轉換電路包括N-1個轉換單元，N-1個轉換單元包括一第N-1轉換單元、一第N-2轉換單元至一第1轉換單元。第1轉換單元至第N-2轉換單元分別包括一第1電容至一第N-2電容，第N-1轉換單元至少包括一第1子電容、一第2子電容至一第N-2子電容。第1子電容至第N-2子電容與第N-2電容至第1電容係分別具有實質上相同的電容值。比較器用以比較取樣電壓及比較電壓以產生一比較訊號。而則是SAR控制電路用以根據比較訊號決定數位數值之第N-1個位元，並根據第N-1個位元來對第 N-1轉換單元之至少第1子電容至第N-2子電容中儲存的電荷進行重新分配來更新比較電壓。其中，比較器更用以比較取樣電壓及更新後之比較電壓，以得到更新後之比較訊號。SAR控制電路更用以根據更新後之比較訊號決定數位數值之第N-2個位元，並判斷第N-1與第N-2個位元是否對應至相同的邏輯數值。當第N-1個位元與第N-2個位元對應至不同的邏輯數值時，SAR控制電路對第N-1轉換單元之第1子電容至第N-2子電容中之至少其中之一所儲存的電荷進行重新分配來更新比較電壓。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
 第一實施例
請參照第1圖，其繪示依照本發明第一實施例之連續漸進式類比數位轉換器的方塊圖。本實施例之連續漸進式(Successive Approximation，SAR)之類比數位轉換器1針對類比訊號VIN轉換得到數位數值DOUT。本實施例之類比數位轉換器1包括取樣保持電路110、電容式數位類比轉換電路120、比較器130及SAR控制電路140，其中取樣保持電路110及電容式數位類比轉換電路120耦接至比較器130，而SAR控制電路140與取樣保持電路110、電容式數位類比轉換電路120及比較器130耦接；SAR控制電路140更扮演類比數位轉換器1中的主控電路，以驅動其其餘各子電路執行對應之操作。
取樣保持電路110針對類比訊號VIN進行取樣，以產生取樣電壓VA，其中類比訊號VIN的位準範圍係介於高位準參考電壓VDD及低位準參考電壓VSS之間，並以接地參考電壓VCM為此位準範圍之中間位準。舉例來說，取樣保持電路110包括電容CS及開關SwS，其中開關SwS係受控於SAR控制電路140以選擇性地導通，以對類比訊號VIN進行取樣，並據以在電容CS的兩端得到取樣電壓VA。
電容式數位類比轉換電路120提供比較電壓VC。舉例來說，類比數位轉換器1為N個位元(Bit)之數位類比轉換器，而電容式數位類比轉換電路120包括N-1個轉換單元120_N-1、...、120_1，其中N為大於1之自然數，轉換單元120_N-1至轉換單元120_1分別且依序地對應至數位數值DOUT的最高位位元(Most-Significant Bit,MSB)Bit_N-1至倒數第二位位元Bit_1。
在第1圖所示的例子中，N等於3。換言之，電容式數位類比轉換電路120包括轉換單元120_2至120_1，其分別與數位數值DOUT的最高位位元Bit_2及次高位位元Bit_1對應。進一步的說，轉換單元120_1包括電容C1及開關Sw1，其中開關Sw1受控於SAR控制電路140，開關Sw1選擇性地將高位準參考電壓VDD、低位準參考電壓VSS及接地參考電壓VCM其中之一提供至電容C1的一端，藉由改變電容C1之一端的電壓，使電容C1的電荷重新分配，以調整比較電壓VC之位準。
轉換單元120_2包括子電容C2_1及C2_2，其中子電 容C2_1與電容C1具有實質上相同的電容值。轉換單元120_2更包括開關Sw2_1及Sw2_2，其受控於SAR控制電路140選擇性地將高位準參考電壓VDD、低位準參考電壓VSS及接地參考電壓VCM其中之一提供至子電容C2_1及C2_2的一端，藉由改變子電容C2_1及C2_2之一端的電壓，使子電容C2_1及C2_2的電荷重新分配，以調整比較電壓VC之位準。
在某些操作實例中，開關Sw2_1及Sw2_2將子電容C2_1及C2_2之一端相連接，使得子電容C2_1及C2_2彼此並聯連形成等效電容C2，其中等效電容C2與電容C1的電容值比值例如為2：1。換言之，於此操作實例中，電容C1及等效電容C2的電容值實質上具有2的冪次方數值關係。然本發明並不限於此，電容C1及等效電容C2的電容值亦可不具有2的冪次方數值關係，只要是最高位位元Bit_N-1所對應之轉換單元120_N-1具有多個並聯之子電容，並且於類比至數位的轉換過程可重複使用到轉換單元120_N-1之多個並聯之子電容之至少其中之一即可。。
電容式數位類比轉換電路120更包括開關Sw0，其係受控於SAR控制電路140，以選擇性地將接地參考電壓VCM提供至電容C1及子電容C2_1至C2_2的另一端。
比較器130係比較取樣電壓VA及比較電壓VC的大小來產生比較訊號SC。
請參照第2圖，其繪示依照本發明第一實施例之類比數位轉換方法的流程圖。SAR控制電路140決定一個取樣保持期間及一個解碼操作期間，並於其中執行類比數位轉 換方法，以控制類比數位轉換器1將類比訊號VIN進行轉換以得到數位數值DOUT。接下來係舉例，來針對其操作做進一步的說明。
取樣保持期間
本實施例之類比數位轉換方法首先執行步驟(a)，在此取樣保持期間中，SAR控制電路140導通開關SwS，以藉由取樣保持電路110中的電容CS來對類比訊號VIN進行取樣，以產生取樣電壓VA。SAR控制電路140更在此取樣保持期間中，導通開關Sw0，並將開關Sw1、Sw2_1及Sw2_2切換至接地參考電壓VCM，使得電容C1及子電容C2_1至C2_2的兩端跨壓實質上為零。
解碼操作期間-最高位位元Bit_2
步驟(b)-(d)係被執行於此解碼操作期間中，SAR控制電路140於其中對應地解碼得到數位數值DOUT的最高位位元Bit_2。
進一步的說，在步驟(b)中，SAR控制電路140應用電容式數位類比轉換電路120提供比較電壓VC。舉例來說，比較電壓VC係在取樣保持期間中被初始化為接地參考電壓VCM。
請同時參考第3A圖及第3B圖，其繪示本實施例之類比數位轉換器1執行二元位準搜尋演算法時比較電壓VC與數位數值DOUT的關係圖。如步驟(c)所示，比較器130比較取樣電壓VA及比較電壓VC，以輸出比較訊號SC來 指示取樣電壓VA是否高於比較電壓VC(對應至接地參考電壓VCM)；若是，表示取樣電壓VA的位準高於取樣電壓VA之數值範圍(即是高位準參考電壓VDD至低位準參考電壓VSS之間的範圍)的中間位準，如此，數位數值DOUT的最高位位元Bit_2應對應地具有邏輯數值1。相對地，當比較訊號SC指示取樣電壓VA小於比較電壓VC時，表示取樣電壓VA的位準低於取樣電壓VA之數值範圍的中間位準，而數位數值DOUT最高位位元Bit_2應對應地具有邏輯數值0。
接著如步驟(d)，SAR控制電路140根據比較訊號SC來決定數位數值DOUT之最高位位元Bit_2的值，DOUT之最高位位元Bit_2可為第3A圖之所示之邏輯數值1或為第3B圖之所示之邏輯數值0，藉此完成數位數值DOUT的最高位位元Bit_2的解碼操作。
解碼操作期間-次高位位元Bit_1與最低位位元(Least-Significant Bit,LSB)Bit_0
步驟(e)-(h)係被執行於此解碼操作期間中，SAR控制電路140於其中對應地解碼得到數位數值DOUT的次高位位元Bit_1。
進一步的說，在步驟(e)中，SAR控制電路140根據最高位位元Bit_2來對轉換單元120_2觸發位準切換事件，以對轉換單元120_2之等效電容C2上的電荷進行重新分配，來調整比較電壓VC。進一步的說，當取樣電壓VA實質上高於比較電壓VC時，SAR控制電路140係透過開關 Sw2_1及Sw2_2將子電容C2_1及C2_2之一端切換成連接至高位準參考電壓VDD，以將參考電壓VC之位準提高1/4(VDD-VSS)(亦即1/2(VDD-VCM))，此時之參考電壓VC之位準係為VCM+1/4(VDD-VSS)，如第3A圖之時間點t1所示。相對地，當取樣電壓VA實質上低於比較電壓VC時，SAR控制電路140係透過開關Sw2_1及Sw2_2將子電容C2_1及C2_2切換至低位準參考電壓VSS，以將參考電壓VC之位準降低1/4(VDD-VSS)(亦即1/2(VDD-VCM)，亦為1/2(VCM-VSS))，此時之參考電壓VC之位準係為VCM-1/4(VDD-VSS)，如第3B圖之時間點t3所示。
接著如步驟(c')，比較器130比較取樣電壓VA及更新後之比較電壓VC(對應至VCM+1/4(VDD-SS)或VCM-1/4(VDD-VSS)，以得到更新後之比較訊號SC。
然後如步驟(f)，SAR控制電路140根據更新後之比較訊號SC決定數位數值DOUT之次高位位元Bit_1之值，並判斷次高位位元Bit_1與最高位位元Bit_2是否對應至相同的邏輯數值；若否，表示取樣電壓VA對應至數位數值DOUT的中間數位碼，例如是(10x)2 或是(01x)2 (亦即取樣電壓VA之數位值的最高位位元Bit_2與次高位位元Bit_1的值(Bit_2,Bit_1)可能為(1,0)或(0,1)，上述之“x”代表其邏輯數值可為0或1)，如第3A及第3B圖所示。據此，SAR控制電路140執行步驟(g)，以對轉換單元120_2觸發位準切換事件，以對子電容C2_1上的電荷進行重新分配，來調整比較電壓VC。
進一步的說，在取樣電壓VA對應至中間數位碼(10x)2 的操作實例中，SAR控制電路140已於步驟(e)中透過開關Sw2_1及Sw2_2將子電容C2_1及C2_2的一端的位準切換至高位準參考電壓VDD；而SAR控制電路140於步驟(g)中，透過開關Sw2_1將子電容C2_1的一端自高位準參考電壓VDD再次地切換至接地參考電壓VCM，以對應地將參考電壓VC自位準VCM+1/4(VDD-VSS)拉低至VCM+1/8(VDD-VSS)，如第3A圖之時間點t2所示，參考電壓VC之淨移動位準為1/8(VDD-VSS)。之後，比較器130再將取樣電壓VA與此時之參考電壓VC進行比較，若取樣電壓VA大於參考電壓VC，則SAR控制電路140將最低位位元Bit_0之值判斷為邏輯數值1；反之，則為邏輯數值0。此時，SAR控制電路140完成類比訊號VIN之類比數位轉換，可輸出轉換後之數位數值DOUT。
相對地，在取樣電壓VA對應至中間數位碼(01x)2 時的操作實例中，SAR控制電路140已於步驟(e)中透過開關Sw2_1及Sw2_2將子電容C2_1及C2_2的一端的位準切換至低位準參考電壓VSS；而SAR控制電路140於步驟(g)中，透過開關Sw2_1將子電容C2_1的一端自低位準參考電壓VSS再次地切換至接地參考電壓VCM，以對應地將參考電壓VC自位準VCM-1/4(VDD-VSS)提升至VCM-1/8(VDD-VSS)，如第3B圖之時間點t4所示，參考電壓VC之淨移動位準為1/8(VDD-VSS)。之後，比較器130再將取樣電壓VA與此時之參考電壓VC進行比較，若取樣電壓VA大於參考電壓VC，則SAR控制電路140將 最低位位元Bit_0之值判斷為邏輯數值1；反之，則為邏輯數值0。此時，SAR控制電路140完成類比訊號VIN之類比數位轉換，可輸出轉換後之數位數值DOUT。
經由步驟(e)及(g)的切換操作，SAR控制電路140可在參考電壓VA對應至中間數位碼時，利用同一個轉換單元(即是轉換單元120_2)中的子電容C2_1來進行兩次極性相反之電荷重新分配，進而針對參考電壓VC進行兩次極性相反之位準調整的操作(而可以不需使用到轉換單元120_1中的電容C1)。這樣一來，即便轉換單元120_2中的子電容C2_1的電容值有若干數值偏差量，本實施例之類比數位轉換器1可透過前述針對同一個轉換單元中的子電容進行兩次極性相反之電荷重新分配操作，來有效地消除子電容C2_1的電容值誤差量針對比對電壓VC所造成的位準偏移。據此，相較於傳統SAR類比數位轉換器，本實施例之SAR類比數位轉換器具有可有效地針對其中電容值不匹配所造成的數值偏移進行自我線性補償的優點。
相對地，當次高位位元Bit_1與最高位位元Bit_2對應至相同的邏輯數值時，表示取樣電壓VA對應至數位數值DOUT的邊界數位碼，例如是(11x)2 或是(00x)2 。據此，SAR控制電路140執行步驟(h)，來針對轉換單元120_1觸發位準切換事件，以針對電容C1上的電荷進行重新分配，來調整比較電壓VC。
換言之，在取樣電壓VA對應至數位數值DOUT的邊界數位碼的操作實例中，類比數位轉換器1針對比較電壓VC所執行的兩次位準調整操作係對應具有相同的極性， 而並未存在可以消除子電容C2_1的電容值不匹配進行自我線性補償的機會。據此，SAR控制電路140係經由驅動轉換單元120_1中的電容C1來執行電荷重新分配，以對應地將參考電壓VC自位準VCM-1/4(VDD-VSS)調整至位準VCM-3/8(VDD-VSS)，或將參考電壓VC自位準VCM+1/4(VDD-VSS)調整至位準VCM+3/8(VDD-VSS)。之後，比較器130再將取樣電壓VA與此時之參考電壓VC進行比較，若取樣電壓VA大於參考電壓VC，則SAR控制電路140將最低位位元Bit_0之值判斷為邏輯數值1；反之，則為邏輯數值0。此時，SAR控制電路140完成類比訊號VIN之類比數位轉換，可輸出轉換後之數位數值DOUT。
第二實施例
本實施例之類比數位轉換器亦可為4位元或4位元以上之類比數位轉換器，以對應地產生4位元或4位元以上的數位數值。
請參照第4圖，其繪示依照本發明第二實施例之連續漸進式類比數位轉換器的方塊圖。在此例中，N等於5；換言之，電容式數位類比轉換電路220包括轉換單元220_4至220_1，其分別與數位數值DOUT'的位元Bit_4,Bit_3、Bit_2及Bit_1對應。
進一步的說，轉換單元220_1至220_3分別包括電容C1'、C2'及C3'，其中電容C1'、C2'及C3'的電容值比值例如為1：2：4；換言之電容C1'、C2'及C3'的電容值具有2 的冪次方數值關係。轉換單元220_1至220_3更分別包括開關Sw1’、Sw2’及Sw3'，其受控於SAR控制電路240以選擇性地將高位準參考電壓VDD、低位準參考電壓VSS及接地參考電壓VCM其中之一提供至電容C1'、C2'及C3'的一端，藉由改變電容C1'、C2'及C3'之一端的電壓，使電容C1'、C2'及C3'的電荷重新分配，以調整比較電壓VC之位準。
轉換單元220_4包括子電容C4'_1、C4'_2、C4'_3及C4'_4，其中子電容C4'_1及C4'_2分別與電容C3'及C2'具有實質上相同的電容值，而子電容C4'_3與電容C1'具有實質上相同的電容值。轉換單元220_4更包括開關Sw4'_1、Sw4'_2、Sw4'_3及Sw4'_4，其受控於SAR控制電路240，以選擇性地將高位準參考電壓VDD、低位準參考電壓VSS及接地參考電壓VCM其中之一提供至子電容C4'_1至C4'_4的一端，藉由改變子電容C4'_1至C4'_4之一端的電壓，使子電容C4'_1至C4'_4的電荷重新分配，以調整比較電壓VC'之位準。在一個操作實例中，開關Sw4'_1至Sw4'_4將子電容C4'_1至C4'_4並聯連接以對應地形成等效電容C4'，其中等效電容C4'與電容C3、C2'及C1'的電容值比值可為8：4：2：1，然本發明並不限於此。等效電容C4'之電容值亦可為電容C3'、C2'及C1'的電容值的和加上一任意電容值或0。
請參照第5A-5C圖，其繪示依照本發明第二實施例之類比數位轉換方法的另一流程圖。SAR控制電路240係執行與SAR控制電路140相似的操作，以決定一個取樣保持 期間及一個解碼操作期間，並於其中執行類比數位轉換方法，以控制類比數位轉換器2針對類比訊號VIN'轉換得到數位數值DOUT'。接下來係舉例，來針對其之操作做進一步的說明。
對於第5A圖中所繪示的步驟(a)-(h)來說，其係分別與第2圖所示的類比數位轉換方法的各個步驟(a)-(h)實質上相近，於此不再對其之內容重述。
於步驟(g)之後，本實施例之類比數位轉換方法包括如第5B圖所示之步驟(c")及(f')-(h')。首先如步驟(c")，比較器230比較取樣電壓VA'及更新後之比較電壓VC'，以得到更新後之比較訊號SC'。舉例來說，更新後之比較訊號SC'指示取樣電壓VA'與比較電壓VC'(實質上等於VCM+1/8(VDD-VSS)或VCM-1/8(VDD-VSS))的關係。
接著如步驟(f')，SAR控制電路240根據更新後之比較訊號SC'決定數位數值DOUT'之再次位位元Bit_2，並判斷位元Bit_2與位元Bit_3是否對應至相同的邏輯數值；若否，則如步驟(g')，SAR控制電路240對轉換單元220_4觸發位準切換事件，透過對子電容C4'_2中儲存的電荷進行重新分配來更新比較電壓VC'。
相對地，當位元Bit_2與位元Bit_3對應至相同的邏輯數值時，係執行步驟(h')，SAR控制電路240對轉換單元220_2觸發位準切換事件，藉此透過對電容C2’中儲存的電荷進行重新分配來更新比較電壓VC'。
於步驟(h)之後，本實施例之類比數位轉換方法包括如第5C圖所示之步驟(c"')及(f")-(h")。首先如步驟(c"')，比 較器230比較取樣電壓VA'及更新後之比較電壓VC'，以得到更新後之比較訊號SC'。舉例來說，更新後之比較訊號SC'指示取樣電壓VA'與比較電壓VC'(實質上等於VCM+3/8(VDD-VSS)或VCM-3/8(VDD-VSS))的關係。
接著如步驟(f")，SAR控制電路240根據更新後之比較訊號SC決定數位數值DOUT'之再次位位元Bit_2，並判斷位元Bit_2與位元Bit_3是否對應至相同的邏輯數值；若否，則如步驟(g")，SAR控制電路240對轉換單元220_4觸發位準切換事件，藉此透過對子電容C4'_2中儲存的電荷進行重新分配來更新比較電壓VC'。
相對地，當位元Bit_2與位元Bit_3對應至相同的邏輯數值時，係執行步驟(h")，SAR控制電路240對轉換單元220_2觸發位準切換事件，藉此透過對電容C2’中儲存的電荷進行重新分配來更新比較電壓VC'。
於步驟(g')、(h')、(g")、(h")之後，本實施例之類比數位轉換方法更執行與步驟(c")、(f')-(h')或步驟(c'")、(f")-(h")相似的步驟，以持續地針對解碼得到位元Bit_1與Bit_0；惟其之操作與第5B圖及第5C圖所示之流程步驟為實質上相似，於此不再對其進行贅述。
在本案前述各實施例中，雖僅以類比數位轉換器具有如第1圖及第4圖之電路結構的情形為例做說明，然，本實施例之類比數位轉換器並不侷限於此。在其他例子中，本實施例之類比數位轉換器亦可以其他電容切換方式來實現。
請參照第6圖，其繪示依照本發明第三實施例之連續 漸進式類比數位轉換器的另一方塊圖。在另一個例子中，本實施例之取樣保持電路310、電容式數位類比轉換電路320及比較器330亦可以差動輸入的方式來實現，其中取樣保持電路310係透過將輸入訊號INP提供至上排電容的一端及將輸入訊號INN提供至下排電容的一端來實現。據此，透過與前述各實施例相似的電容切換操作，本實施例之類比數位轉換器3亦可透過對同一個轉換單元中的子電容進行兩次極性相反之電荷重新分配操作，來有效地消除子電容的電容值誤差量針對比對電壓所造成的位準偏移，進而具有可有效地針對電容數值不匹配所造成的數值偏移進行自我線性補償的優點。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1、2、3‧‧‧連續漸進式類比數位轉換器
110、210、310‧‧‧取樣保持電路
120、220、320‧‧‧電容式數位類比轉換電路
130、230、330‧‧‧比較器
140、240、340‧‧‧連續漸進式控制電路
CS、C1、CS'、C1'、C2'、C3'、C1N-C3N、C1P-C3P‧‧‧電容
C2_1、C2_2、C4_1-C4_4、C4'_1-C4'_4、C4N_1-C4N_、C4P_1-C4P_‧‧‧子電容
C2、C4'‧‧‧等效電容
SwS、Sw0、Sw1、Sw2_1、Sw2_2、Sw1'、Sw2'、Sw3'、Sw4'_1-Sw4'_4、Sw1N-SwN、Sw1P-Sw3P、Sw4N_1-Sw4N_、Sw4P_1-Sw4P_‧‧‧開關
第1圖繪示依照本發明第一實施例之連續漸進式類比數位轉換器的方塊圖。
第2圖繪示依照本發明第一實施例之類比數位轉換方法的流程圖。
第3A及第3B圖繪示本實施例之類比數位轉換器1執行二元位準搜尋演算法時比較電壓VC與數位數值 DOUT的關係圖。
第4圖繪示依照本發明第二實施例之連續漸進式類比數位轉換器的方塊圖。
第5A-5C圖繪示依照本發明第二實施例之類比數位轉換方法的另一流程圖。
第6圖繪示依照本發明第三實施例之連續漸進式類比數位轉換器的另一方塊圖。
(a)-(h)‧‧‧操作步驟

Claims (14)

  1. 一種類比數位轉換方法，應用於一連續漸進式(Successive Approximation，SAR)類比數位轉換器中，以針對一類比訊號進行轉換以得到一數位數值，該數位數值包括一第N-1至一第0個位元，該第N-1至該第0個位元分別且依序地為該數位數值之最高位位元(Most-Significant Bit,MSB)至最低位位元(Least-Significant Bit,LSB)，N為大於1之整數，該類比數位轉換方法包括：應用一取樣保持電路，來對該類比訊號進行取樣以產生一取樣電壓；應用一電容式數位類比轉換電路提供一比較電壓，該電容式數位類比轉換電路包括N-1個轉換單元，該N-1個轉換單元包括一第N-1轉換單元、一第N-2轉換單元至一第1轉換單元，該第1轉換單元至該第N-2轉換單元分別包括一第1電容至一第N-2電容，該第N-1轉換單元至少包括一第1子電容、一第2子電容至一第N-2子電容，該第1子電容至該第N-2子電容與該第N-2電容至該第1電容係分別具有實質上相同的電容值；應用一比較器比較該取樣電壓及該比較電壓以產生一比較訊號；應用一SAR控制電路來根據該比較訊號決定該數位數值之該第N-1個位元；應用該SAR控制電路根據該第N-1個位元來對該第N-1轉換單元之至少該第1子電容至該第N-2子電容中儲 存的電荷進行重新分配以更新該比較電壓；於更新該比較電壓之步驟之後，應用該比較器比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號；應用該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-2個位元，並判斷該第N-1與該第N-2個位元是否對應至相同的邏輯數值；以及當該第N-1個位元與該第N-2個位元對應至不同的邏輯數值時，應用該SAR控制電路來對該第N-1轉換單元之該第1子電容至該第N-2子電容中之至少其中之一所儲存的電荷進行重新分配以更新該比較電壓。
  2. 如申請專利範圍第1項所述之類比數位轉換方法，其中於對該第N-1轉換單元之該第1子電容至該第N-2子電容中之至少其中之一所儲存的電荷進行重新分配以更新該比較電壓之步驟中，該SAR控制電路係對該第N-1轉換單元之該第1子電容所儲存的電荷進行重新分配以更新該比較電壓。
  3. 如申請專利範圍第2項所述之類比數位轉換方法，其中該類比數位轉換方法更包括：於對該第N-1轉換單元之該第1子電容至該第N-2子電容中之至少其中之一所儲存的電荷進行重新分配以更新該比較電壓之步驟之後，應用該比較器比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號； 應用該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-3個位元，並判斷該第N-3個位元與該第N-2個位元是否對應至相同的邏輯數值；及當該第N-3個位元與該第N-2個位元對應至不同的邏輯數值時，應用該SAR控制電路來對該第2子電容中儲存的電荷進行重新分配以更新該比較電壓。
  4. 如申請專利範圍第3項所述之類比數位轉換方法，其中於決定該數位數值之該第N-3個位元之步驟之後更包括：當該第N-3個位元與該第N-2個位元對應至相同的邏輯數值時，應用該SAR控制電路來對該第N-3電容中儲存的電荷進行重新分配以更新該比較電壓。
  5. 如申請專利範圍第1項所述之類比數位轉換方法，其中於決定該數位數值之該第N-3個位元之步驟之後更包括：當該第N-1個位元與該第N-2個位元對應至相同的邏輯數值時，應用該SAR控制電路來對該第N-2電容中儲存的電荷進行重新分配以更新該比較電壓。
  6. 如申請專利範圍第5項所述之類比數位轉換方法，其中更包括：於當該第N-1個位元與該第N-2個位元對應至相同的邏輯數值時，應用該SAR控制電路來對該第N-2電容中 儲存的電荷進行重新分配以更新該比較電壓之步驟之後，應用該比較器比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號；應用該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-3個位元，並判斷該第N-3個位元與該第N-2個位元是否對應至相同的邏輯數值；及當該第N-3個位元與該第N-2個位元對應至不同的邏輯數值時，應用該SAR控制電路來對該第2子電容中儲存的電荷進行重新分配以更新該比較電壓。
  7. 如申請專利範圍第6項所述之類比數位轉換方法，其中於應用該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-3個位元，並判斷該第N-3個位元與該第N-2個位元是否對應至相同的邏輯數值之步驟之後更包括：當該第N-3個位元與該第N-2個位元對應至相同的邏輯數值時，應用該SAR控制電路來對該第N-3電容中儲存的電荷進行重新分配以更新該比較電壓。
  8. 一種連續漸進式(Successive Approximation，SAR)之類比數位轉換器，針對一類比訊號進行轉換以得到一數位數值，該數位數值包括一第N-1至一第0個位元，該第N-1至該第0個位元分別且依序地為該數位數值之最高位位元至最低位位元，N為大於1之整數，該類比數位轉換 器包括：一取樣保持電路，用以對該類比訊號進行取樣以產生一取樣電壓；一電容式數位類比轉換電路，用以提供一比較電壓，該電容式數位類比轉換電路包括N-1個轉換單元，該N-1個轉換單元包括一第N-1轉換單元、一第N-2轉換單元至一第1轉換單元，該第1轉換單元至該第N-2轉換單元分別包括一第1電容至一第N-2電容，該第N-1轉換單元至少包括一第1子電容、一第2子電容至一第N-2子電容，該第1子電容至該第N-2子電容與該第N-2電容至該第1電容係分別具有實質上相同的電容值；一比較器，用以比較該取樣電壓及該比較電壓以產生一比較訊號；以及一SAR控制電路，用以根據該比較訊號決定該數位數值之該第N-1個位元，並根據該第N-1個位元來對該第N-1轉換單元之至少該第1子電容至該第N-2子電容中儲存的電荷進行重新分配來更新該比較電壓；其中，該比較器更用以比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號；其中，該SAR控制電路更用以根據更新後之該比較訊號決定該數位數值之該第N-2個位元，並判斷該第N-1與該第N-2個位元是否對應至相同的邏輯數值；當該第N-1個位元與該第N-2個位元對應至不同的邏輯數值時，該SAR控制電路對該第N-1轉換單元之該第1子電容至該第N-2子電容中之至少其中之一所儲存的電荷進行重新分配 來更新該比較電壓。
  9. 如申請專利範圍第8項所述之類比數位轉換器，其中當該第N-1個位元與該第N-2個位元對應至不同的邏輯數值時，該SAR控制電路係對該第N-1轉換單元之該第1子電容所儲存的電荷進行重新分配以更新該比較電壓。
  10. 如申請專利範圍第9項所述之類比數位轉換器，其中在該比較電壓被更新後，該比較器更比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號；其中，該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-3個位元，並判斷該第N-3個位元與該第N-2個位元是否對應至相同的邏輯數值；當該第N-3個位元與該第N-2個位元對應至不同的邏輯數值時，該SAR控制電路對該第2子電容中儲存的電荷進行重新分配來更新該比較電壓。
  11. 如申請專利範圍第10項所述之類比數位轉換器，其中當該第N-3個位元與該第N-2個位元對應至相同的邏輯數值時，SAR控制電路對該第N-3電容中儲存的電荷進行重新分配來更新該比較電壓。
  12. 如申請專利範圍第8項所述之類比數位轉換器，其中當該第N-1個位元與該第N-2個位元對應至相同的邏輯數值時，該SAR控制電路對該第N-2電容中儲存的電 荷進行重新分配來更新該比較電壓。
  13. 如申請專利範圍第12項所述之類比數位轉換器，其中在該比較電壓被更新後，該比較器比較該取樣電壓及更新後之該比較電壓，以得到更新後之該比較訊號；其中，該SAR控制電路根據更新後之該比較訊號決定該數位數值之該第N-3個位元，並判斷該第N-3個位元與該第N-2個位元是否對應至相同的邏輯數值；當該第N-3個位元與該第N-2個位元對應至不同的邏輯數值時，該SAR控制電路對該第2子電容中儲存的電荷進行重新分配來更新該比較電壓。
  14. 如申請專利範圍第13項所述之類比數位轉換器，其中當該第N-3個位元與該第N-2個位元對應至相同的邏輯數值時，該SAR控制電路對該第N-3電容中儲存的電荷進行重新分配來更新該比較電壓。
TW101135222A 2012-09-26 2012-09-26 連續漸進式數位類比轉換器及其方法 TWI482438B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101135222A TWI482438B (zh) 2012-09-26 2012-09-26 連續漸進式數位類比轉換器及其方法
CN201310359833.2A CN103684459B (zh) 2012-09-26 2013-08-16 连续渐进式模拟数字转换器及模拟数字转换方法
US14/029,845 US8866653B2 (en) 2012-09-26 2013-09-18 Successive approximation analog to digital converter and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135222A TWI482438B (zh) 2012-09-26 2012-09-26 連續漸進式數位類比轉換器及其方法

Publications (2)

Publication Number Publication Date
TW201414211A TW201414211A (zh) 2014-04-01
TWI482438B true TWI482438B (zh) 2015-04-21

Family

ID=50320918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135222A TWI482438B (zh) 2012-09-26 2012-09-26 連續漸進式數位類比轉換器及其方法

Country Status (3)

Country Link
US (1) US8866653B2 (zh)
CN (1) CN103684459B (zh)
TW (1) TWI482438B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
US9048860B1 (en) * 2014-06-05 2015-06-02 Xilinx, Inc. Successive approximation analog-to-digital conversion
DE102014110012B4 (de) * 2014-07-16 2022-09-01 Infineon Technologies Ag Verfahren und Vorrichtung zur Verwendung bei der Analog-zu-Digital-Umwandlung
US9413374B2 (en) * 2014-10-07 2016-08-09 Realtek Semiconductor Corporation Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
US10205462B2 (en) 2014-12-17 2019-02-12 Analog Devices, Inc. SAR ADCs with dedicated reference capacitor for each bit capacitor
US9641189B2 (en) * 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
CN108631778B (zh) * 2018-05-10 2022-01-14 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法
TWI672006B (zh) * 2018-09-28 2019-09-11 新唐科技股份有限公司 連續漸近式類比數位轉換器及控制方法
CN111294050B (zh) * 2018-12-07 2023-03-24 财团法人成大研究发展基金会 高线性度的循续渐近式模拟至数字转换器
US12094524B2 (en) * 2020-01-30 2024-09-17 Texas Instruments Incorporated Computation in-memory using 6-transistor bit cells
TWI739722B (zh) 2021-04-08 2021-09-11 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763525B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763524B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法
CN113298033B (zh) * 2021-06-17 2024-09-03 麦克方程(北京)科技有限责任公司 信号处理方法、装置、电子设备及可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025867A (en) * 2008-10-10 2010-07-01 Linear Techn Inc Systems and methods for characterizing component ratios and generating a digital representation of same
US20100201552A1 (en) * 2009-02-09 2010-08-12 Prolific Technology Inc. Self-calibration circuit and method for capacitors
TW201114191A (en) * 2009-10-08 2011-04-16 Holtek Semiconductor Inc Successive approximation analog to digital converter and method thereof
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
US20120146829A1 (en) * 2010-06-02 2012-06-14 Indian Institute Of Technology Bombay Successive approximation register analog to digital converter circuit
TW201228244A (en) * 2010-12-16 2012-07-01 Univ Nat Cheng Kung Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US20120182166A1 (en) * 2011-01-17 2012-07-19 Seiko Epson Corporation A/d conversion circuit, integrated circuit device, electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734541B2 (ja) * 1987-07-27 1995-04-12 日本電気株式会社 逐次比較形アナログ・ディジタル変換方式
US6329938B1 (en) * 2000-06-15 2001-12-11 Adaptec, Inc. Programmable analog-to-digital converter with bit conversion optimization
JP3902778B2 (ja) * 2004-01-07 2007-04-11 株式会社半導体理工学研究センター アナログディジタル変換回路
US7405689B2 (en) * 2005-01-05 2008-07-29 Exar Corporation Predictive analog to digital converters and methods of using
US7233276B1 (en) 2005-11-29 2007-06-19 Himax Technologies, Inc. Pipelined analog to digital converter with capacitor mismatch compensation
KR100690434B1 (ko) * 2006-01-02 2007-03-12 삼성전자주식회사 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법
CN101527570B (zh) * 2008-03-07 2014-07-16 瑞昱半导体股份有限公司 模拟到数字转换装置、方法及触控式装置
US8659462B2 (en) * 2010-12-10 2014-02-25 Lg Display Co., Ltd. Successive approximation register analog-to-digital converter and analog-to-digital conversion method using the same
CN102427368B (zh) * 2011-11-30 2014-03-12 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025867A (en) * 2008-10-10 2010-07-01 Linear Techn Inc Systems and methods for characterizing component ratios and generating a digital representation of same
US20100201552A1 (en) * 2009-02-09 2010-08-12 Prolific Technology Inc. Self-calibration circuit and method for capacitors
TW201114191A (en) * 2009-10-08 2011-04-16 Holtek Semiconductor Inc Successive approximation analog to digital converter and method thereof
US20120146829A1 (en) * 2010-06-02 2012-06-14 Indian Institute Of Technology Bombay Successive approximation register analog to digital converter circuit
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
TW201228244A (en) * 2010-12-16 2012-07-01 Univ Nat Cheng Kung Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US20120182166A1 (en) * 2011-01-17 2012-07-19 Seiko Epson Corporation A/d conversion circuit, integrated circuit device, electronic apparatus

Also Published As

Publication number Publication date
CN103684459B (zh) 2017-04-12
TW201414211A (zh) 2014-04-01
US8866653B2 (en) 2014-10-21
CN103684459A (zh) 2014-03-26
US20140085118A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI482438B (zh) 連續漸進式數位類比轉換器及其方法
US9432044B1 (en) Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
JP5427663B2 (ja) Ａ／ｄ変換器
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US8633846B2 (en) Successive approximation register analog to digital converter
US9473162B2 (en) Method for digital error correction for binary successive approximation analog-to-digital converter (ADC)
JP5447011B2 (ja) Ａ／ｄ変換装置およびａ／ｄ変換方法
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
US9432046B1 (en) Successive approximation analog-to-digital converter
JP5699674B2 (ja) Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
US20130076546A1 (en) Charge compensation calibration for high resolution data converter
CN104079298A (zh) 自校准桥接电容结构的逐次逼近型模数转换器
JP6037947B2 (ja) 固体撮像装置および半導体装置
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
US9800258B2 (en) Circuit for stabilizing a digital-to-analog converter reference voltage
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
JP2010045723A (ja) デジタルアナログコンバータ
US10868560B2 (en) Low distortion successive approximation register (SAR) analog-to-digital converters (ADCs) and associated methods
US8493260B2 (en) Successive approximation analog to digital converter
JP2010016466A (ja) Ａ／ｄ変換器
JP2007235379A (ja) デジタル／アナログ変換回路
US9859912B2 (en) Charge-redistribution successive approximation ADC and control method thereof
JP5623618B2 (ja) Ａ／ｄ変換器
JP4237347B2 (ja) Ｄ／ａ変換方法及びｄ／ａコンバータ