JP2020080456A - 自己校正機能付きadコンバータ - Google Patents

自己校正機能付きadコンバータ Download PDF

Info

Publication number
JP2020080456A
JP2020080456A JP2018212411A JP2018212411A JP2020080456A JP 2020080456 A JP2020080456 A JP 2020080456A JP 2018212411 A JP2018212411 A JP 2018212411A JP 2018212411 A JP2018212411 A JP 2018212411A JP 2020080456 A JP2020080456 A JP 2020080456A
Authority
JP
Japan
Prior art keywords
voltage
unit
offset
integration
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018212411A
Other languages
English (en)
Other versions
JP7079914B2 (ja
Inventor
美濃谷 直志
Naoshi Minoya
直志 美濃谷
賢一 松永
Kenichi Matsunaga
賢一 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018212411A priority Critical patent/JP7079914B2/ja
Priority to PCT/JP2019/042351 priority patent/WO2020100575A1/ja
Priority to US17/292,685 priority patent/US11368162B2/en
Publication of JP2020080456A publication Critical patent/JP2020080456A/ja
Application granted granted Critical
Publication of JP7079914B2 publication Critical patent/JP7079914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52Input signal integrated with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

【課題】校正のために外部に測定器が不要な自己校正機能付きADコンバータを提供する。【解決手段】自らを校正する動作を制御する校正制御部21と変換対象の入力電圧をディジタル信号に変換する動作を制御する変換制御部22を含む制御部20と、基準電圧を出力する基準電圧部10と、所定の単位電圧を積算した積算電圧を生成する積算部35と、入力を2個有し積算電圧と、入力電圧又は基準電圧Vrefとを比較する比較器34と、比較器34の一方の入力に積算電圧を入力し他方の入力に入力電圧又は基準電圧Vrefを入力する場合と、比較器34の一方の入力に入力電圧又は基準電圧Vrefを入力し他方の入力に前記積算電圧を入力する場合とで接続を切替えるクロス・バースイッチ33とを含む積算変換部30とを備える。【選択図】図1

Description

本発明は、校正のための測定器を必要としない自己校正機能付きADコンバータに関する。
ADコンバータは、既知の電圧を出力するDAコンバータと比較器とで構成される。代表的なDAコンバータには、R−2Rラダー回路、抵抗ストリングス回路、及びPWM回路がある(非特許文献1)。
ADコンバータの変換精度は、主に比較器のオフセット電圧と、DAコンバータの単位電圧とその線形性によって決定される。それぞれの値は、温度特性を持つので、温度が変化すれば変換精度も影響を受ける。
また、比較器のオフセット電圧、及びDAコンバータの単位電圧とその線形性は、時間が経過すれば変化する。よって、長期間にわたって変換精度を維持するためには、定期的な校正が不可欠である(非特許文献2)。
A/D変換の概要と仕組み - ミームス(MEMEs)のサポートページ〔平成30年9月10日検索〕、インターネット(URL: http://memes.sakura.ne.jp/memes/?page_id=1120) DACの精度を改善するためのトリミング (1/3) EDN Japan〔平成30年5月22日検索〕、インターネット(URL: http://ednjapn.com/edn/articles/1611/08/news012.html)
しかしながら、比較器のオフセット電圧、及びDAコンバータの単位電圧の調整には、ADコンバータの外部に基準となる測定器が必要である。例えば遠隔地に配置されたADコンバータを校正するためには、測定器を携えて出かけなければならない。よって、遠隔地にある複数のADコンバータを校正するのは、困難であるという課題がある。
本発明は、この課題に鑑みてなされたものであり、校正のための測定器が不要な自己校正機能付きADコンバータを提供することを目的とする。
本発明の一態様に係る自己校正機能付きADコンバータは、校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部と変換対象の入力電圧をディジタル信号に変換する動作を制御する変換制御部を含む制御部と、基準電圧を出力する基準電圧部と、所定の単位電圧を積算した積算電圧を生成する積算部と、入力を2個有し前記積算電圧と、前記入力電圧又は前記基準電圧とを比較する比較器と、前記比較器の一方の入力に前記積算電圧を入力し他方の入力に前記入力電圧又は前記基準電圧を入力する場合と、前記比較器の一方の入力に前記入力電圧又は前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合とで接続を切替えるクロス・バースイッチとを含む積算変換部とを備えることを要旨とする。
本発明によれば、校正のために外部に測定器が不要な自己校正機能付きADコンバータを提供することができる。
本発明の第1実施形態に係る自己校正機能付きADコンバータの構成例を示す機能ブロック図である。 図1に示す積算部の等価回路を示す図である。 図1に示す比較器の動作を模式的に示す模式図である。 図1に示す自己校正機能付きADコンバータの変形例の構成例を示す機能ブロック図である。 本発明の第2実施形態に係る自己校正機能付きADコンバータの構成例を示す機能ブロック図である。 図5に示す比較器の等価回路を示す図である。 図5に示す比較器の動作を模式的に示す模式図である。
以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。
〔第1実施形態〕
図1は、本発明の第1実施形態に係る自己校正機能付きADコンバータの機能構成例を示す機能ブロック図である。図1に示す自己校正機能付きADコンバータ100は、基準電圧部10、制御部20、及び積算変換部30を備え、アナログ信号である入力電圧をディジタル信号に変換するADコンバータである。そして、変換に用いる比較器等のオフセット電圧、及び既知の電圧を出力するDAコンバータの積算単位電圧の校正にADコンバータの外部に測定器を必要としない自己校正機能を備える。
基準電圧部10は、基準電圧Vrefを出力する。制御部20は、自らを校正する動作(校正状態)を制御する校正制御部21と変換対象の入力信号をディジタル信号に変換する動作(変換状態)を制御する変換制御部22を含む。
積算変換部30は、サンプルホールド部31、切替部32、クロス・バースイッチ33、比較器34、及び積算部35を備える。積算部35は、スイッチ1(以降、SW1)、スイッチ2(以降、SW2)、コンデンサC1、演算増幅器36、コンデンサC2、スイッチ3(以降、SW3)、及びスイッチ4(以降、SW4)を備える。切替部32、クロス・バースイッチ33、及び各SW1〜SW4の接続は制御部20によって制御される。
変換状態の積算変換部30は、入力電圧に一致するまで積算単位電圧を積算する。入力電圧に一致するまで積算単位電圧を積算した回数kは、入力電圧をディジタル信号に変換した変換データであり、制御部20から外部に出力される。この変換状態の動作は一般的なものである。
校正状態の積算変換部30は、比較器34と演算増幅器36のオフセット電圧、及び積算単位電圧の校正を行う。積算単位電圧は、コンデンサC1の電圧である。
校正状態の動作は、オフセットキャンセル計測処理部210と積算単位計測処理部211によって制御される。オフセットキャンセル計測処理部210から説明する。
(オフセットキャンセル計測処理部)
オフセットキャンセル計測処理部210は、初期比較ステップα1、電荷蓄積ステップα2、及び電荷転送ステップα3の3つの処理ステップを実行する。
初期比較ステップα1では、先ず始めに、演算増幅器36の負入力と出力との間に接続されるコンデンサC2の電荷をゼロに初期化する。この初期化は、コンデンサC2に並列に接続されるSW3を接続することで行う。初期化後はSW3の切断が維持される。このSW3の接続と切断の制御は、制御部からの制御信号RSTによって行われ、初回のみ実行される。
そして初期比較ステップα1では、SW1のa1とb1を接続してコンデンサC1の一方の端子を基準電圧Vrefに接続し、SW2のa2とb2を接続してコンデンサC1の他方の端子を接地電位(グランド)に接続させる。初期比較ステップα1では、コンデンサC1(以降、C1)は基準電圧Vrefで充電される。SW1とSW2の接続のそれぞれの制御は、制御部20からの制御信号CHG1とCHG2で行われる。以降、制御信号は、図に表記し、その説明は省略する。
この状態での積算部35の等価回路を図2(a)に示す。図2に示すように、演算増幅器36の負入力には寄生容量Cp(以降、Cp)が存在し、演算増幅器36の出力をVop,0とするとコンデンサC2(以降、C2)、及び寄生容量Cpに蓄積されている電荷Q2,0及びQp,0は式(1)、式(2)で表される。
Figure 2020080456
Vop,0は、演算増幅器350の出力電圧であり積算動作を実施する前の初期値である。参照符号の末尾に示す数字は、積算動作の回数を表す。以降、この回数は、整数又はkで表記する。
Vofopは演算増幅器350の正と負入力間のオフセット電圧を表す。Viは演算増幅器350の内部の正負入力間電位差であり出力電圧Vop,0とVop,0=AViの関係がある(Aは演算増幅器350の利得を表す)。
電荷蓄積ステップα2では、SW4のa4とc4を接続した後、SW2のa2とc2を接続する。SW4のa4とc4を接続することによりC2に蓄積された電荷は保存され、演算増幅器350はユニティゲインバッファとして動作する。このステップでの等価回路を図2(b)に示す。この時の演算増幅器350の出力Vopa,1は以下の式で表される。
Figure 2020080456
また、C1には基準電圧VrefとVopa,1の差の電圧が印加される。このステップでのC1,C2,Cpに蓄積されている電荷Q1a,1、Q2a,1、Qpa,1は以下の式で表される。
Figure 2020080456
電荷転送ステップα3では、SW4のa4とb4を接続した後、SW1のa1とc1を接続する。このステップでの演算増幅器350の出力をVopb,1とするとC1、C2、Cpに蓄積されている電荷Q1b,1、Q2b,1、Qpb,1は以下の式で表される。
Figure 2020080456
電荷転送ステップα3の前後で演算増幅器350の負入力に接続された容量に蓄積された電荷は保存される。このため、Vopb,1とVop,0の関係式は以下のようになる。
Figure 2020080456
再度、初期比較ステップα1に遷移した時では、C2、Cpに蓄積されている電荷Q2,1、Qp,1は式(1)、式(2)においてVop,0、Q2,0、Qp,0をそれぞれVop,1、Q2,1、Qp,1に置き換えた式で表される。初期比較ステップα1への遷移前後で演算増幅器350の負入力に接続された容量に蓄積された電荷は保存される。このため、Vop,1とVopb,1の関係式は以下のようになる。
Figure 2020080456
したがって、Vop,1とVop,0の関係式は以下の式となる。
Figure 2020080456
Vop,0とVop,1の関係式を以下の等比級数の形式で定義する。
Figure 2020080456
式(12)と式(13)の対比により、B1は以下の式で表される。
Figure 2020080456
また、(B1-1)B0=−ηB0は以下の式で表される。
Figure 2020080456
初期比較ステップα1、電荷蓄積ステップα2、電荷転送ステップα3の動作をk回繰返した時の演算増幅器350の出力Vop,kは以下の式で表される。
Figure 2020080456
C1≪(A+1)C2となるようにC1、C2と演算増幅器350の利得Aを設計すれば、η≪1となる。この場合ではマクローリン展開により式(17)をηの一次の項まで展開すれば以下の式が得られる。
Figure 2020080456
電荷蓄積ステップα2と電荷転送ステップα3をはじめて実行する前に図1のRST信号によりSW3を少なくとも1回短絡と開放することによりC2に蓄積されている電荷は0となるため、初期値Vop,0は式(1)より以下の式で表される。
Figure 2020080456
式(18)に式(14)、式(16)、式(19)を代入して以下の式で表される。
Figure 2020080456
比較器34に正と負の入力間にオフセット電圧があることを想定し、以下では比較器34の正と負の入力間にオフセット電圧を等価的に正の入力にオフセット電圧Vofcを加算したモデルで説明する。クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態では、比較器34の正の入力には演算増幅器350の出力が接続され、負の入力にはVrefが接続される。比較器34の正の入力のオフセット電圧Vofcの影響により比較器34の内部ではVopb,k+VofcとVrefの大小関係が比較される。比較器34の内部での比較のイメージを図3に示す。図3の横軸は積算回数kであり、横軸と並行の破線は負の入力(Vref)を、階段状の実線はVopb,k +Vofcを表す。積算回数kが増加するとともにVopb,k +Vofcは増加しVrefに近づいていき、初めて比較信号を出力した回数をkr1+1とするとkr1を第1のオフセットキャンセル積算回数と定義する。第1のオフセットキャンセル積算回数kr1は以下の方程式が成立する。
Figure 2020080456
式(21)で左辺が比較器34の負の入力電圧であり、右辺が正の入力電圧に比較器34のオフセット電圧を加算した電圧である。δkr1は0以上1未満の実数であり、VGδkr1がVrefと積算回数kr1のときの演算増幅器350の出力と比較器34のオフセット電圧との差を表す。
クロス・バースイッチ33のs11とs14およびa12とs13を接続した状態では、比較器34の正の入力にはVrefが接続され、負の入力には演算増幅器350の出力が接続される。この場合で積算回数が低い時では正の入力が大きいため比較信号が出力されている。電荷転送ステップと電荷蓄積・比較ステップを繰返して、クロス・バースイッチ33のs11とs14およびs12とs13を接続した状態で、初めて比較信号の出力が停止した回数をkr2+1とするとkr2を第2のオフセットキャンセル積算回数と定義する。第2のオフセットキャンセル積算回数kr2は以下の方程式が成立する。
Figure 2020080456
式(24)で左辺が判定器の負の入力電圧であり、右辺が正の入力電圧に比較器のオフセット電圧を加算した電圧である。δkr2は0以上1未満の実数である。
積算単位計測処理部211では、はじめにSW4のa4とb4を接続するとともに、SW3を接続してC2に蓄積された電荷をリセットする。これ以降、SW4はa4とb4の接続を維持する。この後、電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施して、クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態で判定信号が出力される積算回数を求める。
積算単位計測処理部211が実行する電荷蓄積・比較ステップでは、SW1のa1とb1、SW2のa2とb2を接続し、電荷転送ステップではSW1のa1とc1、SW2のa2とc2を接続する。電荷蓄積・比較ステップにおける演算増幅器350の出力をVop,0とすると容量C1に蓄積される電荷Q1,0は以下の式で表される。
Figure 2020080456
なお、容量C2、Cpに蓄積される電荷はQ2,0、Qp,0は式(1)、式(2)と同じである。
電荷転送ステップでの演算増幅器350の出力をVopa,1とすると、容量C1、C2、Cpに蓄積されている電荷Q1a,1とQ2a,1、Qpa,1は以下の式で表される。
Figure 2020080456
電荷転送ステップの前後で電源やグランドに電荷が抜けるパスが無いため電荷保存則が成り立ち以下の式が成立する。
Figure 2020080456
式(29)に、式(1)、式(2)、式(25)、式(26)、式(27)、式(28)を代入するとVop,0とVop,1の関係式が導出でき以下のようになる。
Figure 2020080456
次の電荷蓄積・比較ステップに移行した時の演算増幅器の出力をVop,1とすると、容量C2とCpに蓄積されている電荷Q2,1とQp,1は、式(1)と式(2)のQ2,0をQ2,1に、Qp,0をQp,1に、Vop,0をVop,1に置換えた式となる。電荷蓄積・比較ステップに移行した時の電荷は保存されるため以下の式が成立する。
Figure 2020080456
式(31)よりVopa,1とVop,1の関係式が以下のように導出できる。
Figure 2020080456
したがって、Vop,1とVop,0の関係式は以下で表される。
Figure 2020080456
式(20)の導出と同様に、式(17)の等比級数の式をマクローリン展開した式(18)を用いて展開すると、この場合のB1、η、-ηB0を用いて、電荷蓄積・比較ステップと電荷転送ステップをk回繰り返した時の演算増幅器350の出力は以下の式で表される。
Figure 2020080456
クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態では、比較器34の正の入力には演算増幅器350の出力が接続され、負の入力にはVrefが接続される。
図3での説明と同じで積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて比較信号の検知した回数をki+1とするとkiを第1の積算回数と定義する。第1の積算回数ki1は式(39)が成立する。
Figure 2020080456
式(22)と式(38)より以下の式が成立する。
Figure 2020080456
式展開を簡単にするため、Kr1=kr1+δkr1、Kr2=kr2+δkr2、Ki1=ki1+δki1とする。式(21)と式(39)の差をとり式(40)を代入するとVofopbについて以下の式を得る。
Figure 2020080456
式(21)と式(24)の差をとるとVGrについて以下の式を得る。
Figure 2020080456
VofopbとVGrは、VofopbとVGrの範囲の中央値により決定する。
式(41)をδkr1、δki1について偏微分すると以下の式を得る。
Figure 2020080456
式(43)と式(44)よりVofopbはδkr1に対しては単調増加であり、δki1に対しては単調減少である。このためVofopbの範囲は以下の式で表される。
Figure 2020080456
Vofopbを式(45)の範囲の中央値である式(46)で表されるVofopcに設定すれば式(47)で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。
Figure 2020080456
式(42)をδkr1、δkr2、δki1について偏微分すると以下の式を得る。
Figure 2020080456
式(48)の不等号についてはVref>Vofopb、と∂Vofopb/∂(δkr1)>0を使用した。式(49)の不等号についてはVref>Vofopbを使用した。式(50)の不等号については∂Vofopb/∂(δki1)<0を使用した。式(48)、式(49)、式(50)より、δkr1、δkr2についてはVGrは単調減少であり、δki1については単調増加である。このためVGrの範囲は以下の式で表される。
Figure 2020080456
VGrを式(51)の範囲の中央値である式(52)で表されるVGrcに設定すれば式(53)で表されるΔVGr未満の精度でVGrの校正値を導出できる。
Figure 2020080456
以上のように、演算増幅器350のオフセットや利得、積算単位電圧を構成する容量等が経時変化で変動しても上述の校正状態で処理によって、演算増幅器350の出力に現れる演算増幅器350のオフセットであるVofopb、積算単位電圧VGrを所定の精度で導出できる。
変換状態では切替部のa10とc10を接続する。サンプルホールド部31において入力信号を保持するとともに、SW3を接続してC2の電荷をリセットする。この後、校正状態でのオフセットキャンセル計測処理部210と同様の処理により、クロス・バースイッチ33のs11とs13およびs12とs14を接続した場合とクロス・バースイッチ33のs11とs14およびs12とs13を接続した場合とで、積算部35の出力と保持した入力信号とが同じ大きさになる積算回数を求める。
校正状態でのオフセットキャンセル計測処理部210と同様に、変換制御部22では初期・比較ステップ、電荷蓄積ステップ、電荷転送ステップを繰り返す。k回繰り返した時の積算部35の出力Vop,kは式(20)で表される。サンプルホールド部31で保持している電圧をVinとすると、クロス・バースイッチ33のs11とs13およびs12とs14を接続した場合では、比較器34の負の入力にはVinが入力され、正の入力にはVop,kが入力される。この場合で比較器34からはじめて比較信号が出力された時の積算回数をkm1とすると以下の式が成立する。
Figure 2020080456
δkm1は0以上1未満の実数でありVGrδkm1がVinと積算回数km1の積算部35の出力および比較器34のオフセットの和との差を表す。
クロス・バースイッチ33のs11とs14およびs12とs13を接続した場合では、比較器34の負の入力にはVop,kが入力され、正の入力にはVinが入力される。この場合では積算回数が低い時では比較器の正の入力のほうが大きいため、比較信号が出力されている。積算回数が大きくなり比較器からはじめて比較信号が停止された時の積算回数をkm2とすると以下の式が成立する。
Figure 2020080456
δkm2は0以上1未満の実数でありVGrδkm2がVinおよび比較器のオフセットの和と積算回数km1の積算部35の出力との差を表す。
式(54)と式(55)の差をとることで比較器34のオフセットVofcが相殺され以下の式を得る。
Figure 2020080456
Vinはδkm1およびδkm2に対していずれも単調増加であり、δkm1およびδkm2は0以上1未満の実数のため、Vinは以下の範囲内に存在する。
Figure 2020080456
式(57)の中央値である式(58)をVinとして決定すれば、Vinは式(59)の精度で求められる。このときVGrとVofopbには、それぞれ式(52)と式(46)で導出した校正値を使用する。
Figure 2020080456
以上説明したように本実施形態に係る自己校正機能付きADコンバータ100は、校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部21と変換対象の入力電圧をディジタル信号に変換する動作を制御する変換制御部22を含む制御部20と、基準電圧Vrefを出力する基準電圧部10と、所定の単位電圧を積算した積算電圧を生成する積算部35と、入力を2個有し積算電圧と、入力電圧又は基準電圧Vrefとを比較する比較器34と、比較器34の一方の入力に積算電圧を入力し他方の入力に入力電圧又は基準電圧Vrefを入力する場合と、比較器34の一方の入力に入力電圧又は基準電圧Vrefを入力し他方の入力に積算電圧を入力する場合とで接続を切替えるクロス・バースイッチ33とを含む積算変換部30とを備える。
これにより、ADコンバータの外部に校正のための測定器が不要な自己校正機能付きADコンバータを提供することができる。
また、積算部35は演算増幅器350を含み、校正制御部21は、演算増幅器350のオフセット電圧を除去した単位電圧を積算した積算電圧を積算部35に生成させ、生成させた演算増幅器350のオフセット電圧を除去した単位電圧を積算させた積算電圧と基準電圧Vrefの比較をクロス・バースイッチ33の接続を切替えて行わせて、第1のオフセットキャンセル積算回数kr1と第2のオフセットキャンセル積算回数kr2を取得するオフセットキャンセル計測処理部210と、演算増幅器350のオフセット電圧を含む単位電圧を積算させたオフセット積算電圧を積算部35に生成させ、比較器34に生成させたオフセット積算電圧と基準電圧Vrefとの比較を行わせて第1の積算回数ki1を取得する積算単位計測処理部211とを含み、変換制御部22は、kr1,kr2と、ki1とに基づいて得られる演算増幅器350のオフセット電圧の校正値と演算増幅器350のオフセット電圧を除去した単位電圧の校正値を用いて入力電圧をディジタル信号に変換する。
また、積算部35は、単位電圧を保持する第1コンデンサC1と、積算電圧を保持する第2コンデンサC2と、第1コンデンサC1の一方の端子を、基準電圧Vref又は接地電圧に接続された演算増幅器350の正入力端子に接続させる第1スイッチSW1と、第1コンデンサC1の他方の端子を、接地電圧又は演算増幅器350の負入力端子に接続させる第2スイッチSW2と、第2コンデンサC2の両端を接続させる第3スイッチSW3と、第2コンデンサC2の他方の端子又は演算増幅器350の負入力端子を、演算増幅器350の出力端子に接続させる第4スイッチSW4とを含み、オフセットキャンセル計測処理部210は、演算増幅器350の負入力端子と演算増幅器350の出力端子を第4スイッチSW4で接続させた後に、第1コンデンサC1の他方の端子と演算増幅器350の負入力端子を第2スイッチSW2で接続させる。
また、単位電圧がkr1およびkr2に対して単調減少であり且つki1に対しては単調増加である関係と、kr1,kr2,ki1に所定の幅を設定したことで得られる単位電圧の範囲の中央値を単位電圧の校正値として決定し、演算増幅器350のオフセット電圧がkr1に対しては単調増加であり且つki1に対しては単調減少である関係と、kr1,ki1に所定の幅を設定したことで得られる演算増幅器350のオフセット電圧の範囲の中央値を演算増幅器350のオフセット電圧の校正値に決定する。
以上説明した本実施形態によれば、比較器34のオフセット、演算増幅器350のオフセットや利得、積算単位を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部35の校正が可能であり長期安定性の高いADコンバータを提供できる。
上述ではVofopb、VGrの校正値は式(45)と式(51)で表される範囲の中央値にしていたが、式(41)と式(42)のKr1、Kr2、Ki1をkr1、kr2、ki1に置換えた式を使用して決定てもよい。
(変形例)
図1に示した自己校正機能付きADコンバータ100は、基準電圧が積算単位電圧になっていた。積算単位電圧を小さくするために中間電位を用いてもよい。図4に自己校正機能付きADコンバータ100の変形例を示す。
図4に示す変形例は、中間電位V1を抵抗R1とR2の分圧で生成する。本構成での校正状態では、切替部のa10とb10を接続した状態で、オフセットキャンセル計測処理、積算単位計測処理、中間電位積算単位計測処理の順に処理を実行して、演算増幅器350のオフセット電圧と中間電位V1を用いた時の積算単位電圧を校正する。オフセットキャンセル計測処理と積算単位計測処理はSW5のa5とb5を接続すること以外は図1での処理と同じなため説明を割愛する。
中間電位積算単位計測処理は、SW5のa5とc5を接続した状態において、オフセットキャンセル計測処理と同様に初期・比較ステップと電荷蓄積ステップと電荷転送ステップとで構成される。はじめにSW3を接続してC2の電荷をゼロに初期化し、SW1のa1とb1の接続、SW2のa2とb2の接続、SW4のa4とb4の接続、SW3の切断を実施する。はじめの初期化以降SW3は切断を維持する。
オフセットキャンセル計測処理と異なるところは、SW5により電荷蓄積ステップでC1に基準電圧Vrefではなく中間電位V1が接続されるところであり、C1に蓄積されている電荷Q1a,1は以下の式で表される。
Figure 2020080456
C2とCpに蓄積されている電荷Q2a,1とQpa,1は式(5)と式(6)と同じである。
電荷転送ステップにおいては、C1、C2、Cpに蓄積される電荷Q1b,1、Q2b,1、Qpb,1は式(7)、式(8)、式(9)と同じである。
電荷転送ステップの前後で演算増幅器350の負の入力に接続された容量に蓄積された電荷は保存される。このため、Vopb,1とVop,0の関係式は以下のようになる。
Figure 2020080456
再度、初期・比較ステップに遷移する時の動作は図1と同じため、演算増幅器350の出力Vop,1とVopb,1の関係は式(11)と同じである。このため、Vop,1とVop,0の関係式は以下の式となる。
Figure 2020080456
式(62)から、初期・比較ステップと電荷蓄積ステップと電荷転送ステップをk回繰り返した時の演算増幅器350の出力Vop,kは以下の式で表される。
Figure 2020080456
中間電位積算単位計測処理でも、オフセットキャンセル計測処理と同様に、クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態とs11とs14およびs12とs13を接続した状態で基準電圧と演算増幅器350の出力を比較する。クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態では、比較器34の正の入力に演算増幅器350の出力が接続され、負の入力に基準電圧Vrefが接続される。演算増幅器350の出力Vop,kが小さい時では比較器34から比較信号が出力されず、Vop,k+VofcがVrefを超えたら比較信号が出力される。初期・比較ステップから電荷転送ステップを繰返し、はじめて比較信号の検知した積算回数をkb1+1とするとkb1を第1の中間電位積算回数と定義する。第1の中間電位積算回数kb1は以下の方程式が成立する。
Figure 2020080456
式(65)で左辺が比較器34の負の入力電圧であり、右辺が正の入力電圧に比較器34のオフセット電圧を加算した電圧である。Δkb1は0以上1未満の実数であり、VG2δkb1がVrefと積算回数kb1のときの演算増幅器350の出力と比較器34のオフセット電圧との差を表す。
クロス・バースイッチ33のs11とs14およびs12とs13を接続した状態では、比較器34の正の入力にはVrefが接続され、負の入力には演算増幅器350の出力が接続される。この場合で積算回数が低い時では正の入力が大きいため比較信号が出力されている。初期・比較ステップから電荷転送ステップを繰返して、はじめて比較信号の出力が停止した回数をkb2+1とするとkb2を第2の中間電位積算回数と定義する。第2のオフセットキャンセル積算回数kb2は以下の方程式が成立する。
Figure 2020080456
δkb2は0以上1未満の実数である。
図1の実施例と同様にオフセットキャンセル計測処理と積算単位計測処理は実施するため、第1のオフセットキャンセル積算回数kr1、第2のオフセットキャンセル積算回数kr2、第1の積算回数ki1が得られる。また図1の実施例と同様に、kr1、kr2、ki1はそれぞれ式(21)、式(24)、式(39)が成立し、式展開を簡単にするため、Kr1=kr1+δkr1、Kr2=kr2+δkr2、Ki1=ki1+δki1として、VofopbとVGrとの間に式(41)、式(42)が成立する。
式(65)と式(66)においてもKb1=kb1+δkb1、Kb2=kb2+δkb2として、式(65)と式(66)の差と式(21)と式(24)の差との差をとるとVGr2について以下の式を得る。
Figure 2020080456
Vofopbについては、図1の実施例とオフセットキャンセル計測処理と積算単位計測処理により得られるため、式(46)で決定できる。式(67)をδkr1、δki1、δkb1、δkb2で偏微分すると以下の式を得る。
Figure 2020080456
式(68)から式(71)よりVGr2はδki1に対しては単調増加であり、δkr1、δkb1、δkb2に対しては単調減少である。
Figure 2020080456
VGr2を式(72)の範囲の中央値である式(73)で表されるVGr2cに設定すれば式(74)で表されるΔVGr2未満の精度でVGr2を導出できる。
Figure 2020080456
以上のように、演算増幅器350のオフセットや利得、積算単位電圧を構成する容量等が経時変化で変動しても上述の校正状態の処理によって、演算増幅器350の出力に現れる演算増幅器350のオフセットであるVofopb、積算単位電圧VGrを所定の精度で導出できる。
変換状態では切替部32のa10とc10を接続し、SW5のa5とc5を接続する。サンプルホールド部31において入力信号を保持するとともに、SW3を接続してC2の電荷をリセットする。この後、中間電位積算単位計測処理と同様の処理により、クロス・バースイッチ33のs11とs13およびs12とs14を接続した場合とクロス・バースイッチ33のs11とs14およびs12とs13を接続した場合とで、積算部35の出力が保持した入力信号と同じ大きさになる積算回数を求める。
中間電位積算単位計測処理の初期・比較ステップ、電荷蓄積ステップ、電荷転送ステップをk回繰り返した時の積算部35の出力Vop,kは式(63)で表される。サンプルホールド部で31保持している電圧をVinとすると、クロス・バースイッチ33のs11とs13およびs12とs14を接続した場合では、比較器34の負の入力にはVinが入力され、正の入力にはVop,kが入力される。この場合で比較器34からはじめて比較信号が出力された時の積算回数をkm1とすると以下の式が成立する。
Figure 2020080456
δkm1は0以上1未満の実数でありVGr2δkm1がVinと積算回数km1の積算部35の出力および比較器34のオフセットの和との差を表す。
クロス・バースイッチ33のs11とs14およびs12とs13を接続した場合では、比較器34の負の入力にはVop,kが入力され、正の入力にはVinが入力される。この場合では積算回数が低い時では比較器34の正の入力のほうが大きいため、比較信号が出力されている。積算回数が大きくなり比較器からはじめて比較信号が停止された時の積算回数をkm2とすると以下の式が成立する。
Figure 2020080456
δkm2は0以上1未満の実数でありVGrδkm2がVinおよび比較器34のオフセットの和と積算回数km1の積算部35の出力との差を表す。
式(75)と式(76)の差をとることで比較器34のオフセットVofcが相殺され以下の式を得る。
Figure 2020080456
Vinはδkm1およびδkm2に対していずれも単調増加であり、δkm1およびδkm2は0以上1未満の実数のため、Vinは以下の範囲内に存在する。
Figure 2020080456
式(78)の中央値である式(79)をVinとして決定すれば、Vinは式(80)の精度で求められる。
Figure 2020080456
以上の説明で示した実施形態により、比較器34のオフセット、演算増幅器350のオフセットや利得、積算単位電圧を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部35の校正が可能であり長期安定性の高いADコンバータを提供できる。
上述ではVofopb、VGr2は式(45)と式(72)で表される範囲の中央値にしていたが、式(41)と式(67)のKr1、Ki1、Kb1、Kb2をkr1、ki1、kb1、kb2に置換えた式を使用して決定してもよい。
〔第2実施形態〕
図5は、本発明の第2実施形態に係る自己校正機能付きADコンバータの機能構成例を示す機能ブロック図である。図5に示す自己校正機能付きADコンバータ200は、自己校正機能付きADコンバータ100(図1)に対して積算部の構成が異なる。
自己校正機能付きADコンバータ200の積算部55は、単位コンデンサCo(以降、Co)と、Coに電荷を供給する電流源56と、Coに電荷を供給する際に接続するSW5と、Coに蓄積された電荷をリセットするSW6と、比較器34のオフセットを判定する際に接続するSW7とで構成される。
本実施形態での積算動作について説明する。積算は所定の時間単位の整数倍の時間の間で電流源56からCoに電荷を供給することで実施される。図6(a)にクロス・バースイッチ33のs11とs13およびs12とs14を接続した場合の等価回路モデルを示す。本等価回路ではCoの電流源側に接続されている電極をプラス(+)とし、グランド側をマイナス(−)としている。所定の時間単位をΔtとすると、Δtのk倍の時間kΔtで電流源56から供給される電荷はIokΔt Ioとなる。比較器の正の入力側に存在する寄生容量Cp1を考慮すると、Coの電圧は以下の式で表される。
Figure 2020080456
図6(b)に示すクロス・バースイッチ33のs11とs14およびs12とs13を接続した場合では、Coには比較器34の負の入力側の寄生容量Cp2が接続される。このため、Δtのk倍の時間kΔtで電流源から供給された電荷によって生じるCoの電圧Voは以下の式で表される。
Figure 2020080456
このように電圧Voは所定の時間Δtの整数倍kに比例する。
本実施形態の校正状態では、切替部32のa10とb10を接続した状態でオフセット極性判定処理、オフセット計測処理、積算単位計測処理の順に処理を実行して比較器34のオフセット電圧と積算単位電圧を校正する。
オフセット極性判定処理は、校正制御部41のオフセット極性判定部410が実行する。また、オフセット計測処理、及び積算単位計測処理は、校正制御部41のオフセット計測処理部411と積算単位計測処理部412がそれぞれ実行する。
オフセット極性判定処理では、制御・処理部から出力する動作制御信号により、SW7を接続状態にして、SW5とSW6を切断状態にする。また、クロス・バースイッチ33のs11とs13およびs12とs14を接続する。
比較器34のオフセット電圧をVofcとすると、比較器34の正の入力には等価的にVref+Vofcが入力され、負の入力にはVrefが入力される。このためVofc>0の場合では比較器34の出力の最大値である高出力電圧が出力され、Vofc<0の場合には比較器34の出力の最小値である低出力電圧が出力される。したがって、Vofc>0の場合では比較信号が高出力電圧となり、Vofc<0の場合では比較信号が低出力電圧となる。オフセット極性判定部410は、比較信号が高出力電圧を検出した場合にはクロス・バースイッチ33のs11とs14およびs12とs13を接続し、低出力電圧を検出した場合にはクロス・バースイッチ33の接続を変えずにオフセット計測処理に移行する。
オフセット計測処理は校正制御部41のオフセット計測処理部411が実行する。オフセット計測処理では、SW5を切断状態にしてから、SW7を接続状態にした後切断状態にする。この後、比較器の出力が変化するまで電荷蓄積ステップと比較ステップを繰返す。以下ではVofc>0の場合すなわちクロス・バースイッチ33のs11とs14およびs12とs13を接続した場合(図6(b)に相当)で説明する。
電荷蓄積ステップでは所定の時間Δtの期間SW5を接続状態にして、その後SW5を切断状態にする。電流源56からみてCoと寄生容量Cp2は並列に接続されているため、所定の時間Δtの期間に電流源56から供給された電荷はCoとCp2に生じる電圧が同じになるように蓄積される。所定の時間Δtの期間SW5を接続状態にする前後のCoとCp2に蓄積された電荷による電圧(以下ではCoの電圧と記述する)をそれぞれVo,0、Vo,1とすると、所定の時間Δtの期間で電流源から供給された電荷Δt Ioと電荷保存則から以下の式が得られる。
Figure 2020080456
次に、比較ステップでは、制御部40により比較器34の出力をモニタする。比較器34の正の入力は等価的にVref+Vofcであり、式(83)で表される負の入力が大きければ比較器34の出力は低出力電圧となり、負の入力が小さければ比較器34の出力は高出力電圧となる。比較器34の出力が高出力電圧である場合では、電荷蓄積ステップに移行する。
Vofc>0の場合では比較器の出力がはじめの高出力電圧から低出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返す。式(83)よりCoの電圧は等差級数で表されるため、電荷蓄積ステップと比較ステップをk回繰り返した時のCoの電圧Vo,kは以下の式となる。
Figure 2020080456
オフセット計測処理では、はじめにSW7を接続状態にするため、Vo,0はVrefとなる。図7に比較器34の正の入力電圧のVref+Vofcに対する負の入力電圧Vo,kと積算回数kの関係を示す。積算回数が増加するとともにVo,kは増加しVref+Vofcに近づいていく。比較器34の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。比較器の正と負の入力が同等の時の以下の式が成立する。
Figure 2020080456
式(86)においてδkeは0以上1未満の実数であり、VGiδkeがVref+Vofcと積算回数keのときのCoの電圧の差を表す。
積算単位計測処理は校正制御部41の積算単位計測処理部412が実行する。Vofc>0の場合での積算単位計測処理では、SW7を切断状態にする。はじめにクロス・バースイッチ33のs11とs14およびs12とs13を接続した状態で第1の積算回数を計測し、次にクロス・バースイッチ33のs11とs13およびs12とs14を接続した状態で第2の積算回数を計測する。第1の積算回数と第2の積算回数の計測では、電荷蓄積ステップと比較ステップを繰返し実行する。
SW5を切断状態にした後、SW6を接続状態にしてCoに蓄積された電荷をリセットする。この後電荷蓄積ステップにおいて、所定の時間Δtの期間SW5を接続状態にして、その後SW5を切断状態にする。所定の時間Δtの期間SW5を接続状態にする前後のCoとCp2の電圧のそれぞれをVo,0、Vo,1とすると、以下の関係式を得る。
Figure 2020080456
比較ステップでは比較器34の出力を制御・処理部でモニタする。比較器34の出力がはじめの高出力電圧から低出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返す。k回繰り返した時のCoの電圧は式(84)と同じである。比較器34の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をkf1+1とするとkf1を第1の積算回数とする。第1の積算回数には以下の方程式が成立する。
Figure 2020080456
式(88)においてδkf1は0以上1未満の実数であり、VGiδkf1がVref+Vofcと積算回数kf1のときのCoの電圧の差を表す。
次に、クロス・バースイッチ33のs11とs13およびs12とs14を接続してSW5を切断状態にした後、SW6を接続状態にしてCoに蓄積された電荷をリセットする。この後、第2の積算単位電圧が得られるまで電荷蓄積ステップと比較ステップを繰返し実行する。この状態でのはじめの比較器34の出力は低出力電圧となる。
電荷蓄積ステップにおいて所定の時間Δtの期間SW5を接続状態にして、その後SW5を切断状態にする。クロス・バースイッチ33のs11とs13およびs12とs14の接続は図6(a)の等価回路に相当するため、CoとCp1が並列に接続さている。所定の時間Δtの期間SW1を接続状態にする前後のCoの電圧Vo,0、Vo,1の関係式は、式(83)のCp2をCp1に置き換えた式となる。
Figure 2020080456
比較ステップでは、制御部40により比較器34の出力をモニタする。比較器34の出力がはじめの低出力電圧から高出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返し実行する。k回繰返した時の比較器の出力は、Vo,0がゼロであることから以下の式で表される。
Figure 2020080456
比較ステップにおいて比較器34の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf2+1とするとkf2を第2の積算回数とする。第2の積算回数には以下の方程式が成立する。
Figure 2020080456
式(92)においてδkf2は0以上1未満の実数であり、VGiδkf2がVrefとそれぞれ積算回数kf2のときのCoの電圧とVofcの和との差を表す。
こののち、VGj、Vofcを決定する。式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kf2=kf2+δkf2とする。式(86)より以下の式を得る。
Figure 2020080456
式(88)に式(93)を代入すると以下の式を得る。
Figure 2020080456
式(92)より以下の式を得る。
Figure 2020080456
VGj、Vofcには0以上1未満の未知の実数δke、δkf1、δkf2が含まれおり、この未知の実数を除去したVGj、Vofcを決定する方法を以下で説明する。
式(94)をδke、δkf1について偏微分すると以下の式を得る。
Figure 2020080456
式(96)、式(97)より、δkf1についてはVofcは単調減少であり、δkeについては単調増加である。このためVofcの範囲は以下の式で表される。
Figure 2020080456
Vofcを式(98)の範囲の中央値である式(99)で表されるVofccに設定すれば式(100)で表されるΔVofc未満の精度でVofcの校正値を導出できる。
Figure 2020080456
式(95)をδke、δkf1、δkf2について偏微分すると以下の式を得る。
Figure 2020080456
式(101)、式(102)、式(103)より、δke、δkf2についてはVGjは単調減少であり、δkf1については単調増加である。式(95)に式(94)を代入すると以下の式になり、VGjの範囲は式(104)で表される。
Figure 2020080456
VGjを式(104)の範囲の中央値である式(105)で表されるVGjcに設定すれば式(106)で表されるΔVGj未満の精度でVGjの校正値を導出できる。
Figure 2020080456
以上のように、比較器のオフセットや利得、積算単位を構成する容量等が経時変化で変動しても上述の校正状態で処理によって、比較器34のオフセットVofc、積算単位電圧VGjの校正値を所定の精度で導出できる。
上述の説明ではVofc>0の場合で説明したが、Vofc<0でもVGj、Vofcの校正は可能である。
オフセット極性判定処理においてVofc<0と判定した場合では、クロス・バースイッチ33のs11とs13およびs12とs14を接続したまま、オフセット計測処理に移行する。
オフセット計測処理では、クロス・バースイッチ33以外のスイッチの接続はVofc>0の場合と同じであるため説明を割愛する。
クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態は図6(a)に相当するため、寄生容量はCp1となる。このため、電荷蓄積ステップと比較ステップをk回繰返した時の電圧Vo,kは式(84)のCp2をCp1に置換えた以下の式となる。
Figure 2020080456
オフセット計測処理では、はじめにSW7を接続状態にした後切断状態にするためVo,0=Vrefとなる。クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態では比較器の正の入力にVo,kが入力され、等価的にVo,k+Vofopと負の入力のVrefが比較される。積算回数が増加するとともにVo,kは増加しVrefに近づいていく。比較器34の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。比較器の正と負の入力が同等の時の以下の式が成立する。
Figure 2020080456
式(108)においてδkeは0以上1未満の実数であり、VGjδkeがVrefと積算回数keのときのCoの電圧の差を表す。
Vofc<0の場合での積算単位計測処理では、クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態で電荷蓄積ステップと比較ステップを繰返し実行して第1の積算回数を計測する。SW7の接続はVofc>0の場合と同じである。比較器34の正の入力にCoとCp1の電圧が入力され負の入力にVrefが入力されているため、Coの電荷をリセットした時は比較器34の出力は低出力電圧が出力されている。
SW5とSW6の動作もVofc>0の場合と同じであるため詳細な説明を割愛する。所定の時間Δtの期間SW1を接続状態にする前後のCoの電圧のVo,0、Vo,1の関係式は式(89)と同じである。
比較器34の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf1+1とするとkf1を第1の積算回数とする。第1の積算回数には以下の方程式が成立する。
Figure 2020080456
式(109)においてδkf1は0以上1未満の実数であり、VGjδkf1がVrefと積算回数kf1のときのCoの電圧の差を表す。
式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kj1=kj1+δkj1、Kj2=kj2+δkj2とする。式(109)と式(108)の差をとることにより以下の式を得る。
Figure 2020080456
式(108)に式(110)を代入すると以下の式を得る。
Figure 2020080456
式(111)をδke、δkf1について偏微分すると以下の式を得る。
Figure 2020080456
式(112)、式(113)より、δkeについてはVofcは単調減少であり、δkf1については単調増加である。このためVofcの範囲は以下の式で表される。
Figure 2020080456
Vofcを式(114)の範囲の中央値である式(115)で表されるVofccに設定すれば式(116)で表されるΔVofc未満の精度でVofcの校正値を導出できる。
Figure 2020080456
式(110)をδke、δkf1について偏微分すると以下の式を得る。
Figure 2020080456
式(117)、式(118)より、δkf1についてはVGjは単調減少であり、δkeについては単調増加である。このため、VGjの範囲は式(119)で表される。
Figure 2020080456
VGjを式(180)の範囲の中央値である式(120)で表されるVGjcに設定すれば式(121)で表されるΔVGj未満の精度でVGjの校正値を導出できる。
Figure 2020080456
以上により、Vofc<0の場合でも、比較器34のオフセットや利得、積算単位電圧を構成する容量等が経時変化で変動しても上述の校正状態で処理によって、比較器34のオフセットVofc、積算単位電圧VGjの校正値を所定の精度で導出できる。
変換状態では切替部32のa10とc10を接続し、サンプルホールド部31において入力信号を保持するとともに、SW6を接続してCoの電荷をリセットする。この後、Vofc<0の場合での積算単位計測処理と同様の処理により、クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態でCoの電圧が保持した入力信号と同じ大きさになる積算回数を求める。
この状態で電荷蓄積ステップと比較ステップをk回繰返した時のCoの電圧Vo,kは式(90)となる。サンプルホールド部31で保持している電圧をVinとすると、クロス・バースイッチ33のs11とs13およびs12とs14を接続した場合では、比較器34の負の入力にはVinが入力され、正の入力にはVop,kが入力される。この場合で比較器34からはじめて比較信号が出力された時の積算回数をkm1とすると以下の式が成立する。
Figure 2020080456
δkm1は0以上1未満の実数でありVGjδkm1がVinと積算回数km1の積算回路の出力および比較器のオフセットの和との差を表す。Vinはδkm1に対して単調増加であり、δkm1は0以上1未満の実数のため、Vinは以下の範囲内に存在する。
Figure 2020080456
式(123)の中央値である式(124)をVinとして決定すれば、Vinは式(125)の精度で求められる。このとき比較器34のオフセット電圧が正であれば、VGjとVofcにはそれぞれ式(105)と式(99)で導出した校正値を使用し、比較器34のオフセット電圧が負であればVGjとVofcにはそれぞれ式(120)と式(115)で導出した校正値を使用する。
Figure 2020080456
以上の説明で示した実施形態により、比較器34のオフセット、積算単位電圧を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部55の校正が可能であり長期安定性の高いADコンバータを提供できる。
上述では、比較器34のオフセット電圧が正であればVofc、VGjは式(98)と式(104)で表される範囲の中央値にしていたが、式(94)と式(95)のKe、Kf1、Kf2をke、kf1、kf2に置換えた式を使用して決定し、比較器34のオフセット電圧が負であればVofc、VGjは式(114)と式(119)で表される範囲の中央値ではなく、式(110)と式(111)のKe、Kf1をke、kf1に置き換えた式を使用してもよい。
以上説明したように本実施形態に係る自己校正機能付きADコンバータ200は、校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部41と変換対象の入力信号をディジタル信号に変換する動作を制御する変換制御部42を含む制御部40と、基準電圧Vrefを出力する基準電圧部10と、所定の単位電圧を積算した積算電圧に変換する積算部55と、入力を2個有し積算電圧と入力電圧又は基準電圧Vrefを比較する比較器34と、比較器の一方の入力に積算電圧を入力し他方の入力に入力電圧又は基準電圧を入力する場合と比較器の一方の入力に入力電圧又は基準電圧を入力し他方の入力積算電圧を入力する場合とで接続を切替えるクロス・バースイッチ33とを含む積算変換部30とを備える。
これにより、ADコンバータの外部に校正のための測定器が不要な自己校正機能付きADコンバータを提供することができる。
また、校正制御部41は、比較器34のオフセット電圧の極性を判定するオフセット極性判定部410と、積算部55に基準電圧Vrefを初期値として単位電圧を積算した積算電圧を生成させ、生成させた基準電圧Vrefを初期値として単位電圧を積算した積算電圧と基準電圧Vrefを比較器34で比較してオフセット積算回数keを得るオフセット計測処理部411と、オフセット極性判定部410での判定の結果、比較器34のオフセット電圧の極性が正である場合には、積算部55に所定の単位電圧を積算した積算電圧を生成させ、所定の単位電圧を積算した積算電圧と基準電圧Vrefの比較をクロス・バースイッチ33の接続を切り替えて行わせて第1の積算回数kf1と第2の積算回数kf2を得て、オフセット極性判定部410での判定の結果、比較器34のオフセット電圧の極性が負である場合には、積算部55に所定の単位電圧を積算した積算電圧を生成させ、所定の単位電圧を積算した積算電圧と基準電圧Vrefの比較を行わせて、第1の積算回数kf1を得る積算単位計測処理部412とを備え、変換制御部は比較器34のオフセット電圧の極性が正である場合には、ke、kf1、kf2に基づいて得られた比較器34のオフセット電圧の校正値と積算単位計測部412での単位電圧の校正値とを用いて入力電圧をディジタル信号に変換し、比較器34のオフセット電圧の極性が負である場合には、keとkf1に基づいて得られた比較器34のオフセット電圧の校正値と単位電圧の校正値とを用いて入力電圧をディジタル信号に変換し、比較器34のオフセット電圧の極性が負である場合には、keとkf1に基づいて得られた比較器34のオフセット電圧の校正値と単位電圧の校正値とを用いて入力電圧をディジタル信号に変換する。
また、その積算変換部50は、電流源56と、電流源56が繰り返し接続されることで充電される単位コンデンサCoと、単位コンデンサCoの両端を接続させる第6スイッチSW6と、電流源56と単位コンデンサCoを繰り返し接続する第5スイッチSW5と、第5スイッチSW5と接続される単位コンデンサCoの一方の端子に、基準電圧部10を接続する第7スイッチSW7とを含み、オフセット極性判定部410は、第7スイッチSW7を接続させ、第5スイッチSW5と第6スイッチSW6を切断し、オフセット計測処理部411は、第5スイッチSW5を切断してから第7スイッチSW7を接続させた後に切断する。
また、比較器34のオフセット電圧が正である場合は、単位電圧が、オフセット計測処理部で計測したオフセット積算回数keと第2の積算回数kf2に対して単調減少であり且つ第1の積算回数kf1に対しては単調増加である関係と、オフセット積算回数keと積算単位計測処理部412で取得した第1の積算回数kf1および第2の積算回数kf2に所定の幅を設定したことで得られる単位電圧の範囲の中央値を単位電圧の校正値として決定し、比較器34のオフセット電圧がオフセット積算回数keに対して単調増加であり且つ第1の積算回数kf1に対して単調減少である関係と、オフセット積算回数keと積算単位計測処理部412で取得した第1の積算回数kf1に所定の幅を設定したことで得られる比較器34のオフセット電圧の範囲の中央値を比較器34のオフセット電圧の校正値に決定し、比較器34のオフセット電圧が負である場合は、単位電圧が、オフセット計測処理部411で計測したオフセット積算回数keに対しては単調増加であり且つ第1の積算回数kf1に対しては単調減少である関係と、オフセット積算回数keと積算単位計測処理部412で取得した第1の積算回数kf1に所定の幅を設定したことで得られる単位電圧の範囲の中央値を単位電圧の校正値として決定し、比較器34のオフセット電圧がオフセット積算回数keに対して単調減少であり且つ第1の積算回数kf1に対して単調増加である関係と、オフセット積算回数keと積算単位計測処理部412で取得した第1の積算回数kf1に所定の幅を設定したことで得られる比較器34のオフセット電圧の範囲の中央値を比較器34のオフセット電圧の校正値に決定する。
以上説明した本実施形態に係る自己校正機能付きADコンバータ100によれば、比較器34のオフセット、演算増幅器350のオフセットや利得、積算単位電圧を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部35の校正が可能であり長期安定性の高いADコンバータを提供できる。
また、本実施形態に係る自己校正機能付きADコンバータ200によれば、比較器34のオフセット、積算単位電圧を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部55の校正が可能であり長期安定性の高いADコンバータを提供できる。
本実施形態に係る自己校正機能付きADコンバータ100,200は、校正のための測定器を必要とせず、遠隔操作で自らを校正することができる。したがって、本発明の自己校正機能付きADコンバータは、遠隔地にある多数のセンサと組み合わせて用いるのに好適である。
つまり、多数のセンサが配置された現場に作業者が出掛けなくても、遠隔操作で各々のセンサを校正することが可能になる。
なお、本発明は、上記の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内で変形が可能である。
10:基準電圧部
20,40:制御部
21,41:校正制御部
22,42:変換制御部
21:校正制御部
22:変換制御部
30:積算変換部
31:サンプルホールド部
32:切替部
33:クロス・バースイッチ
34:比較器
35:積算部
100,200:自己校正機能付きADコンバータ
210:オフセットキャンセル計測処理部
211:積算単位計測処理部
410:オフセット極性判定部
411:オフセット計測処理部
412:積算単位計測処理部

Claims (7)

  1. 校正のための測定器を必要としない自己校正機能付きADコンバータであって、
    自らを校正する動作を制御する校正制御部と変換対象の入力電圧をディジタル信号に変換する動作を制御する変換制御部を含む制御部と、
    基準電圧を出力する基準電圧部と、
    所定の単位電圧を積算した積算電圧を生成する積算部と、入力を2個有し前記積算電圧と、前記入力電圧又は前記基準電圧とを比較する比較器と、前記比較器の一方の入力に前記積算電圧を入力し他方の入力に前記入力電圧又は前記基準電圧を入力する場合と、前記比較器の一方の入力に前記入力電圧又は前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合とで接続を切替えるクロス・バースイッチとを含む積算変換部と
    を備える
    ことを特徴とする自己校正機能付きADコンバータ。
  2. 前記積算部は、演算増幅器を含み、
    前記校正制御部は、
    前記積算部に前記演算増幅器のオフセット電圧を除去した単位電圧を積算させた積算電圧を生成させ、該積算電圧と前記基準電圧の比較を前記クロス・バースイッチの接続を切替えて行わせ、第1のオフセットキャンセル積算回数と第2のオフセットキャンセル積算回数を取得するオフセットキャンセル計測処理部と、
    前記積算部に前記演算増幅器のオフセット電圧を含む単位電圧を積算させたオフセット積算電圧を生成させ、前記比較器に、該オフセット積算電圧と前記基準電圧との比較を行わせて第1の積算回数を取得する積算単位計測処理部を有し、
    前記変換部は、前記第1のオフセットキャンセル積算回数と前記第2のオフセットキャンセル積算回数と前記第1の積算回数とに基づいて得られる前記演算増幅器のオフセット電圧の校正値と、前記演算増幅器のオフセット電圧を除去した単位電圧の校正値とを用いて前記入力電圧をディジタル信号に変換する
    ことを特徴とする請求項1に記載の自己校正機能付きADコンバータ。
  3. 前記積算部は、
    前記単位電圧を保持する第1コンデンサと、
    前記積算電圧を保持する第2コンデンサと、
    前記第1コンデンサの一方の端子を、前記基準電圧又は接地電圧に接続された前記演算増幅器の正入力端子に接続させる第1スイッチと、
    前記第1コンデンサの他方の端子を、接地電圧又は前記演算増幅器の負入力端子に接続させる第2スイッチと、
    前記第2コンデンサの両端を接続させる第3スイッチと、
    前記第2コンデンサの他方の端子又は前記演算増幅器の負入力端子を、前記演算増幅器の出力端子に接続させる第4スイッチと
    を含み、
    前記オフセットキャンセル計測処理部は、
    前記演算増幅器の負入力端子と前記演算増幅器の出力端子を前記第4スイッチで接続させた後に、前記第1コンデンサの他方の端子と前記演算増幅器の負入力端子を前記第2スイッチで接続させる
    ことを特徴とする請求項2に記載の自己校正機能付きADコンバータ。
  4. 前記校正制御部は、
    前記比較器のオフセット電圧の極性を判定するオフセット極性判定部と、
    前記積算部に前記基準電圧を初期値として単位電圧を積算させた積算電圧を生成させ、生成させた基準電圧を初期値として単位電圧を積算した積算電圧と前記基準電圧を前記比較器で比較してオフセット積算回数を得るオフセット計測処理部と、
    前記オフセット極性判定部での判定の結果、前記比較器のオフセット電圧の極性が正である場合には、
    前記積算部に所定の単位電圧を積算した積算電圧を生成させ、前記所定の単位電圧を積算した積算電圧と前記基準電圧の比較を前記クロス・バースイッチの接続を切替えて行わせて、第1の積算回数と第2の積算回数を得て、
    前記オフセット極性判定部での判定の結果、前記比較器のオフセット電圧の極性が負である場合には、
    前記積算部に所定の単位電圧を積算した積算電圧を生成させ、前記所定の単位電圧を積算した積算電圧と前記基準電圧の比較を行わせて、第1の積算回数を得る積算単位計測処理部とを備え、
    前記変換部は、
    前記比較器のオフセット電圧の極性が正である場合には、前記オフセット積算回数と前記第1の積算回数と第2の積算回数に基づいて得られた前記比較器のオフセット電圧の校正値と前記単位電圧の校正値とを用いて前記入力電圧をディタル信号に変換し、
    前記比較器のオフセット電圧の極性が負である場合には、前記オフセット積算回数と前記第1の積算回数に基づいて得られた前記比較器のオフセット電圧の校正値と前記単位電圧の校正値とを用いて前記入力電圧をディジタル信号に変換する
    ことを特徴とする請求項1に記載の自己校正機能付きADコンバータ。
  5. 前記積算部は、
    電流源と、
    前記電流源が繰り返し接続されることで充電される単位コンデンサと、
    前記単位コンデンサの両端を接続させる第6スイッチと、
    前記電流源と前記単位コンデンサを繰り返し接続する第5スイッチと、
    前記第5スイッチと接続される前記単位コンデンサの一方の端子に、前記基準電圧を接続する第7スイッチと
    を含み、
    前記オフセット極性判定処理部は、
    前記第7スイッチを接続させ、前記第5スイッチと前記第6スイッチを切断し、
    前記オフセット計測処理部は、
    前記第5スイッチを切断してから前記第7スイッチを接続させた後に切断する
    ことを特徴とする請求項4に記載の自己校正機能付きADコンバータ。
  6. 前記単位電圧が、
    前記第1のオフセットキャンセル積算回数と前記第2のオフセットキャンセル積算回数に対して単調減少であり且つ前記第1の積算回数に対しては単調増加である関係と、
    前記オフセットキャンセル計測処理部が取得した前記第1のオフセットキャンセル積算回数及び前記第2のオフセットキャンセル積算回数と前記積算単位計測処理部で取得した前記第1の積算回数に所定の幅を設定したことで得られる前記単位電圧の範囲の中央値を前記単位電圧の校正値として決定し、
    前記演算増幅器のオフセット電圧が、
    前記第1のオフセットキャンセル積算回数に対しては単調増加であり且つ前記第1の積算回数に対しては単調減少である関係と、前記オフセットキャンセル計測処理部が取得した前記第1のオフセットキャンセル積算回数と前記積算単位計測処理部で取得した前記第1の積算回数に所定の幅を設定したことで得られる前記演算増幅器のオフセット電圧の範囲の中央値を前記演算増幅器のオフセット電圧の校正値に決定する
    ことを特徴とする請求項2又は3に記載の自己校正機能付きADコンバータ。
  7. 前記比較器のオフセット電圧が正である場合は、
    前記単位電圧が、
    前記オフセットキャンセル計測処理部で計測したオフセット積算回数と前記第2の積算回数に対して単調減少であり且つ前記第1の積算回数に対しては単調増加である関係と、前記オフセット積算回数と前記積算単位計測処理部で取得した第1の積算回数および第2の積算回数に所定の幅を設定したことで得られる単位電圧の範囲の中央値を単位電圧の校正値として決定し、
    前記比較器のオフセット電圧が前記オフセット積算回数に対して単調増加であり且つ前記第1の積算回数に対して単調減少である関係と、
    前記オフセット積算回数と前記積算単位計測処理部で取得した第1の積算回数に所定の幅を設定したことで得られる前記比較器のオフセット電圧の範囲の中央値を前記比較器のオフセット電圧の校正値に決定し、
    前記比較器のオフセット電圧が負である場合は、
    前記単位電圧が、前記オフセット計測処理部で計測したオフセット積算回数に対しては単調増加であり且つ前記第1の積算回数に対しては単調減少である関係と、
    前記オフセット積算回数と前記積算単位計測処理部で取得した第1の積算回数に所定の幅を設定したことで得られる単位電圧の範囲の中央値を単位電圧の校正値として決定し、
    前記比較器のオフセット電圧が前記オフセット積算回数に対して単調減少であり且つ前記第1の積算回数に対して単調増加である関係と、
    前記オフセット積算回数と前記積算単位計測処理部で取得した第1の積算回数に所定の幅を設定したことで得られる前記比較器のオフセット電圧の範囲の中央値を前記比較器のオフセット電圧の校正値に決定する
    ことを特徴とする請求項4又は5に記載の自己校正機能付きADコンバータ。
JP2018212411A 2018-11-12 2018-11-12 自己校正機能付きadコンバータ Active JP7079914B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018212411A JP7079914B2 (ja) 2018-11-12 2018-11-12 自己校正機能付きadコンバータ
PCT/JP2019/042351 WO2020100575A1 (ja) 2018-11-12 2019-10-29 自己校正機能付きadコンバータ
US17/292,685 US11368162B2 (en) 2018-11-12 2019-10-29 Self-calibration function-equipped AD converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018212411A JP7079914B2 (ja) 2018-11-12 2018-11-12 自己校正機能付きadコンバータ

Publications (2)

Publication Number Publication Date
JP2020080456A true JP2020080456A (ja) 2020-05-28
JP7079914B2 JP7079914B2 (ja) 2022-06-03

Family

ID=70730780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018212411A Active JP7079914B2 (ja) 2018-11-12 2018-11-12 自己校正機能付きadコンバータ

Country Status (3)

Country Link
US (1) US11368162B2 (ja)
JP (1) JP7079914B2 (ja)
WO (1) WO2020100575A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020234995A1 (ja) * 2019-05-21 2020-11-26
WO2021117133A1 (ja) * 2019-12-10 2021-06-17 日本電信電話株式会社 Adコンバータ
WO2021245843A1 (ja) * 2020-06-03 2021-12-09 日本電信電話株式会社 自己校正機能付きadコンバータ
WO2022264307A1 (ja) * 2021-06-16 2022-12-22 日本電信電話株式会社 自己校正機能付きadコンバータ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240693A1 (ja) * 2019-05-28 2020-12-03 日本電信電話株式会社 可変基準電圧源
KR20220023200A (ko) * 2020-08-20 2022-03-02 주식회사 엘엑스세미콘 입출력 비례 아날로그 디지털 변환 회로
CN115437437B (zh) * 2021-06-03 2023-10-27 辉芒微电子(深圳)股份有限公司 一种芯片及其芯片参数失调上电自校准电路、方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596619A (ja) * 1982-07-02 1984-01-13 Yokogawa Hokushin Electric Corp A−d変換方式
JPS6029025A (ja) * 1983-07-14 1985-02-14 Toshiba Corp A−d変換器のオフセット・ドリフト補正回路
JP2010010921A (ja) * 2008-06-25 2010-01-14 Fujitsu Ltd Ad変換装置及びad変換方法
JP2010199799A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
JP2015204541A (ja) * 2014-04-15 2015-11-16 日本電信電話株式会社 センサ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1921749B1 (en) * 2006-11-13 2010-08-04 Rohde & Schwarz GmbH & Co. KG Circuit and method for generating a set of intermediate voltages
US7589650B2 (en) * 2006-12-29 2009-09-15 Industrial Technology Research Institute Analog-to-digital converter with calibration
DE102012102081B3 (de) * 2012-03-13 2013-06-20 Sartorius Weighing Technology Gmbh Integrierender A/D-Wandler
US8766833B1 (en) * 2013-03-06 2014-07-01 Infineon Technologies Austria Ag System and method for calibrating a circuit
EP2851661B1 (en) * 2013-09-24 2021-12-15 ams AG Optical sensor arrangement and method for light sensing
US10749436B2 (en) * 2018-01-09 2020-08-18 Dialog Semiconductor (Uk) Limited Zero cross comparator
US11057041B1 (en) * 2020-09-30 2021-07-06 Nxp B.V. Self-calibrating single slope analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596619A (ja) * 1982-07-02 1984-01-13 Yokogawa Hokushin Electric Corp A−d変換方式
JPS6029025A (ja) * 1983-07-14 1985-02-14 Toshiba Corp A−d変換器のオフセット・ドリフト補正回路
JP2010010921A (ja) * 2008-06-25 2010-01-14 Fujitsu Ltd Ad変換装置及びad変換方法
JP2010199799A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
JP2015204541A (ja) * 2014-04-15 2015-11-16 日本電信電話株式会社 センサ回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020234995A1 (ja) * 2019-05-21 2020-11-26
WO2021117133A1 (ja) * 2019-12-10 2021-06-17 日本電信電話株式会社 Adコンバータ
JPWO2021117133A1 (ja) * 2019-12-10 2021-06-17
WO2021245843A1 (ja) * 2020-06-03 2021-12-09 日本電信電話株式会社 自己校正機能付きadコンバータ
WO2022264307A1 (ja) * 2021-06-16 2022-12-22 日本電信電話株式会社 自己校正機能付きadコンバータ

Also Published As

Publication number Publication date
US11368162B2 (en) 2022-06-21
JP7079914B2 (ja) 2022-06-03
WO2020100575A1 (ja) 2020-05-22
US20220014207A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
WO2020100575A1 (ja) 自己校正機能付きadコンバータ
EP2063535B1 (en) Ad converter circuit and optical sensor
US10128861B2 (en) Analog to digital conversion circuit
JP5051265B2 (ja) A/d変換器および信号処理回路
JP7239863B2 (ja) 自己校正機能付きadコンバータ
WO2020105417A1 (ja) 可変基準電圧源
TWI559115B (zh) Energy gap reference circuit
WO2011104761A1 (ja) パイプライン型a/dコンバータおよびa/d変換方法
JP7315868B2 (ja) 自己校正機能付きadコンバータ
JP7328579B2 (ja) Adコンバータ
US9171188B2 (en) Charge measurement
JP7125648B2 (ja) 可変基準電圧源
WO2022264307A1 (ja) 自己校正機能付きadコンバータ
JP7406168B2 (ja) 自己校正機能付きadコンバータ
JP5763558B2 (ja) 測定装置及びそれを用いた測定方法
JP2014039218A (ja) Ad変換器
JP2015076733A (ja) サンプルホールド回路およびa/d変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220504

R150 Certificate of patent or registration of utility model

Ref document number: 7079914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150