JPH073941B2 - 鋸歯状波電圧発生回路 - Google Patents
鋸歯状波電圧発生回路Info
- Publication number
- JPH073941B2 JPH073941B2 JP60283531A JP28353185A JPH073941B2 JP H073941 B2 JPH073941 B2 JP H073941B2 JP 60283531 A JP60283531 A JP 60283531A JP 28353185 A JP28353185 A JP 28353185A JP H073941 B2 JPH073941 B2 JP H073941B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- input
- frequency
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の水平・垂直の偏向電圧
発生回路、特にCRTディスプレイ等の閉ループの受像機
に用いて有用な鋸歯状波電圧発生回路に関する。
発生回路、特にCRTディスプレイ等の閉ループの受像機
に用いて有用な鋸歯状波電圧発生回路に関する。
従来の技術 CRTディスプレイにおいては、従来、外部からの入力同
期信号が1,２の２種類あり、内蔵の発振回路がほぼ
１の周波数のものであるような場合には、例えば２
が１の半分或いは２倍程度に異なるものであれば、ほ
ぼ１で発振する時のCR時定数（又はLC時定数）をC1,R
1（又はL1,C1）からほぼ２で発振するようなC2R2（又
はL2C2）に切換える鋸歯状波電圧発生回路があった。
期信号が1,２の２種類あり、内蔵の発振回路がほぼ
１の周波数のものであるような場合には、例えば２
が１の半分或いは２倍程度に異なるものであれば、ほ
ぼ１で発振する時のCR時定数（又はLC時定数）をC1,R
1（又はL1,C1）からほぼ２で発振するようなC2R2（又
はL2C2）に切換える鋸歯状波電圧発生回路があった。
発明が解決しようとする問題点 ところが、このような従来のものでは、入力同期信号の
周波数が大幅に変化した時は、CR（又はLC）時定数を切
換えねばならないこと、また、何種類かの入力同期信号
の周波数に対応して、何種類ものCR時定数を準備し、切
換えて使用せねばならないこと等の欠点があった。
周波数が大幅に変化した時は、CR（又はLC）時定数を切
換えねばならないこと、また、何種類かの入力同期信号
の周波数に対応して、何種類ものCR時定数を準備し、切
換えて使用せねばならないこと等の欠点があった。
問題点を解決するための手段 本発明は、入力同期信号の周波数が大幅に変化しても発
振器のCR（又はLC）時定数を切換えることなく鋸歯状波
電圧の周波数を入力に追随させるべく、入力同期信号に
比べて非常に高い周波数で発振する発振回路の出力を分
周するカウンタを用い、その分周比を入力同期信号の周
波数に対応させて切換え、このカウンタの各出力をD/A
コンバータに入力して、鋸歯状波を発生させるようにし
ている。
振器のCR（又はLC）時定数を切換えることなく鋸歯状波
電圧の周波数を入力に追随させるべく、入力同期信号に
比べて非常に高い周波数で発振する発振回路の出力を分
周するカウンタを用い、その分周比を入力同期信号の周
波数に対応させて切換え、このカウンタの各出力をD/A
コンバータに入力して、鋸歯状波を発生させるようにし
ている。
作用 かかる本発明によれば、非常に高い周波数で発振する発
振回路を水晶発振型で構成しておき、入力同期信号を分
周用カウンタのリセットパルスとしてその分周比を同期
信号の周波数に追随させ、そのカウンタの出力をD/Aコ
ンバータへ供給して鋸歯状波電圧を形成することができ
る。又、発振周波数は同期信号とのPLL回路により微調
することができる。
振回路を水晶発振型で構成しておき、入力同期信号を分
周用カウンタのリセットパルスとしてその分周比を同期
信号の周波数に追随させ、そのカウンタの出力をD/Aコ
ンバータへ供給して鋸歯状波電圧を形成することができ
る。又、発振周波数は同期信号とのPLL回路により微調
することができる。
実 施 例 以下、本発明の一実施例の構成と動作の概要を先ず述べ
る。第１図で、１は水晶制御型発振器で、例えば3.5795
45MHzで発振し、同調容量として可変容量ダイオードを
有している。同期バッファアンプ６の出力で８ビットカ
ウンタ２をリセットした後、発振器１の出力をカウンタ
２でカウントし、D/Aコンバータ３に入力する。これに
より、D/Aコンバータ３の出力は3.579545MHzの１サイク
ル巾（約280nS）毎に１ステップずつ電圧が上昇し、こ
れをバッファアンプ７で積分しつつ増巾すれば鋸歯状波
電圧出力が得られる。次の同期信号が約63.5μsec後に
カウンタ２のクリア端子へ供給されると、その時のカウ
ンタの出力は227又は228を表す２進数である。同期信号
でカウンタ２がリセットされるとD/Aコンバータ３の出
力は０になる。これを繰り返すと鋸歯状波電圧がD/Aコ
ンバータ３の出力として得られる。
る。第１図で、１は水晶制御型発振器で、例えば3.5795
45MHzで発振し、同調容量として可変容量ダイオードを
有している。同期バッファアンプ６の出力で８ビットカ
ウンタ２をリセットした後、発振器１の出力をカウンタ
２でカウントし、D/Aコンバータ３に入力する。これに
より、D/Aコンバータ３の出力は3.579545MHzの１サイク
ル巾（約280nS）毎に１ステップずつ電圧が上昇し、こ
れをバッファアンプ７で積分しつつ増巾すれば鋸歯状波
電圧出力が得られる。次の同期信号が約63.5μsec後に
カウンタ２のクリア端子へ供給されると、その時のカウ
ンタの出力は227又は228を表す２進数である。同期信号
でカウンタ２がリセットされるとD/Aコンバータ３の出
力は０になる。これを繰り返すと鋸歯状波電圧がD/Aコ
ンバータ３の出力として得られる。
以下、第１図、第２図と共に動作を詳しく述べる。第１
図は本発明の一実施例の主要部の回路、第２図は動作説
明の為のタイムチャートである。本回路は、閉ループ
（例えばパソコンのCRTディスプレイ）のテレビ受像機
に適用して特に効果がある。以下の説明では、同期信号
を垂直同期と水平同期の混合した複合同期信号としてい
るが水平同期信号のみの場合でも同様に動作する。
図は本発明の一実施例の主要部の回路、第２図は動作説
明の為のタイムチャートである。本回路は、閉ループ
（例えばパソコンのCRTディスプレイ）のテレビ受像機
に適用して特に効果がある。以下の説明では、同期信号
を垂直同期と水平同期の混合した複合同期信号としてい
るが水平同期信号のみの場合でも同様に動作する。
まず、第１図の同期信号バッファアンプ６へ第２図のφ
０で示される巾のある水平同期信号（垂直同期信号部も
同じように考えればよい）が加えられ、その後縁部（第
２図φ１）が出力され、Ｓ−Ｒフリップフロップ5,検波
器8,反転増幅器11へ伝えられる。反転増幅器11でφ１は
反転され、ANDゲート15,ORゲート16を介して８ビットの
カウンタ２のクリア端子へ加えられ、カウンタ２がクリ
アされる。なお、同期信号入力が無い時は発振器１は自
走発振しており、確率的にφ１がゲート形成回路21の出
力φ８の中に含まれたり、φ５と接近する事はない。も
し、φ１でカウンタ２をリセットした後、次のφ１まで
にφ５でリセットされたとしても、後述のPLL回路の動
作により、比較的短時間に、φ１とφ５の位相差が無く
なって、周波数引込される。ここでは、第２図の如く、
T12でφ１がORゲート16の出力としてカウンタ２のクリ
ア端子へ加えられるものとする。
０で示される巾のある水平同期信号（垂直同期信号部も
同じように考えればよい）が加えられ、その後縁部（第
２図φ１）が出力され、Ｓ−Ｒフリップフロップ5,検波
器8,反転増幅器11へ伝えられる。反転増幅器11でφ１は
反転され、ANDゲート15,ORゲート16を介して８ビットの
カウンタ２のクリア端子へ加えられ、カウンタ２がクリ
アされる。なお、同期信号入力が無い時は発振器１は自
走発振しており、確率的にφ１がゲート形成回路21の出
力φ８の中に含まれたり、φ５と接近する事はない。も
し、φ１でカウンタ２をリセットした後、次のφ１まで
にφ５でリセットされたとしても、後述のPLL回路の動
作により、比較的短時間に、φ１とφ５の位相差が無く
なって、周波数引込される。ここでは、第２図の如く、
T12でφ１がORゲート16の出力としてカウンタ２のクリ
ア端子へ加えられるものとする。
発振器１の出力周波数がy0MHzであったとすると、第２
図のT12〜T21の間に1/y0間隔で１ステップずつD/Aコン
バータ３の出力が高くなっていく。D/Aコンバータ３を
８ビット256ステップとし、カウンタ２を８ビットとす
れば、T13でカウンタ２の27出力が高レベルとなる時にD
/Aコンバータの出力は最小と最大の中間値となる。
図のT12〜T21の間に1/y0間隔で１ステップずつD/Aコン
バータ３の出力が高くなっていく。D/Aコンバータ３を
８ビット256ステップとし、カウンタ２を８ビットとす
れば、T13でカウンタ２の27出力が高レベルとなる時にD
/Aコンバータの出力は最小と最大の中間値となる。
カウンタ２が発振器１の出力を256数え終ると、時刻T21
で27出力は高レベルから低レベルへと変化し、この変化
によりフリップフロップ5,19がセットされる。フリップ
フロップ５の出力T21で低レベルとなって、アナログ
ゲート４を遮断するのでアナログゲート４の出力は第２
図のφ２となる。T21〜T22でカウンタ２が再びカウント
してD/Aコンバータ３の出力が上昇してもアナログゲー
ト４で阻止される。
で27出力は高レベルから低レベルへと変化し、この変化
によりフリップフロップ5,19がセットされる。フリップ
フロップ５の出力T21で低レベルとなって、アナログ
ゲート４を遮断するのでアナログゲート４の出力は第２
図のφ２となる。T21〜T22でカウンタ２が再びカウント
してD/Aコンバータ３の出力が上昇してもアナログゲー
ト４で阻止される。
一方、FF19のＱ出力φ４が第２図の如く高レベルになる
とカウンタ18がカウントを始める。仮にカウンタ18を５
ビットカウンタとすると、更に32ビットだけ発振器１の
出力を計数して、NANDゲート20の出力としてφ５を得
る。φ５がカウンタ２のリセットパルスとして加えられ
る。
とカウンタ18がカウントを始める。仮にカウンタ18を５
ビットカウンタとすると、更に32ビットだけ発振器１の
出力を計数して、NANDゲート20の出力としてφ５を得
る。φ５がカウンタ２のリセットパルスとして加えられ
る。
仮にT20以降で位相が合致したとすると、φ５とφ１と
は同位相であるから、ORゲート16の出力パルスはT22の
１個のみになる。一方、ゲート形成回路21ではカウンタ
18とカウンタ２の出力によりφ５に対しこれを含むゲー
トφ８を形成し、φ１がφ８に含まれるか否かで同期信
号の有無を判定する。一般に、φ０が最初に来た時はφ
１はφ８には含まれず、従って、第２図のT12のφ１如
くカウンタ２のクリア端子へ伝えられる。
は同位相であるから、ORゲート16の出力パルスはT22の
１個のみになる。一方、ゲート形成回路21ではカウンタ
18とカウンタ２の出力によりφ５に対しこれを含むゲー
トφ８を形成し、φ１がφ８に含まれるか否かで同期信
号の有無を判定する。一般に、φ０が最初に来た時はφ
１はφ８には含まれず、従って、第２図のT12のφ１如
くカウンタ２のクリア端子へ伝えられる。
又、カウンタ14は同期パルスφ１を数えるカウンタで、
仮に64分周するものとする。13もカウンタで、入力側に
ANDゲート12を設け、インバータ11で反転された１と
φ８の論理積（即ち、１がφ８に含まれない時の
１）をカウントする。このカウンタ13を第３図の如く
カウンタ13Cとフリップフロップ13Fで構成し、カウンタ
14の出力φ14で64パルス毎にFF13FAをセットし、カウン
タ13Cをリセットする。
仮に64分周するものとする。13もカウンタで、入力側に
ANDゲート12を設け、インバータ11で反転された１と
φ８の論理積（即ち、１がφ８に含まれない時の
１）をカウントする。このカウンタ13を第３図の如く
カウンタ13Cとフリップフロップ13Fで構成し、カウンタ
14の出力φ14で64パルス毎にFF13FAをセットし、カウン
タ13Cをリセットする。
このようにすると、同期がとれていない時はカウンタ13
Cには殆んどすべての１が入力されているので、第４
図φ13の如くTX3でφ14のTX11より手前でFF13FAをリセ
ットし、FF13FBをセットする。同期がとれてφ13が現わ
れなくなるまで、FF13FAがリセットされ、NANDゲート13
Gの出力に14（即ちφ16）が現われないので、FF13Bは
セットされたままで、Ｑ出力は高レベルを保ち、ANDゲ
ートは１を通過させ続ける。
Cには殆んどすべての１が入力されているので、第４
図φ13の如くTX3でφ14のTX11より手前でFF13FAをリセ
ットし、FF13FBをセットする。同期がとれてφ13が現わ
れなくなるまで、FF13FAがリセットされ、NANDゲート13
Gの出力に14（即ちφ16）が現われないので、FF13Bは
セットされたままで、Ｑ出力は高レベルを保ち、ANDゲ
ートは１を通過させ続ける。
従って、φ５の繰り返し周期とφ１の繰り返し周期が異
なるので、カウンタ２は１と５でクリアされる。仮
に５のくり返しが１くり返しより短い時（周波数が
高い時）は検波器８の出力が上昇し、（逆でも可）LPF9
で高周波成分を除去し、アンプ10でDC増巾し、発振器１
の可変容量ダイオードの容量を変化させて周波数を低下
させ、５のくり返し周期と、１のくり返し周期を合
致させる。５のくり返し周期が長い時は上述と逆にな
り、発振器１の周波数が上昇して、同期がかかる。
なるので、カウンタ２は１と５でクリアされる。仮
に５のくり返しが１くり返しより短い時（周波数が
高い時）は検波器８の出力が上昇し、（逆でも可）LPF9
で高周波成分を除去し、アンプ10でDC増巾し、発振器１
の可変容量ダイオードの容量を変化させて周波数を低下
させ、５のくり返し周期と、１のくり返し周期を合
致させる。５のくり返し周期が長い時は上述と逆にな
り、発振器１の周波数が上昇して、同期がかかる。
検波器8,LPF9,アンプ10と発振器１及びカウンタ2,18か
ら成るPLLループは公知である。但し、カウンタ18を分
離した点に本発明の特徴の１つがある。一度同期がかか
るとカウンタ13CはANDゲート12の出力が現われないの
で、無入力状態となり常にカウンタ14の出力φ14でセッ
トされることになる。このため、FF13FAのＱが常に高レ
ベルとなってNANDゲート13Gの出力に14（即ちφ16）
が現われ、FF13FBを64パルス毎にリセットする。これに
より、カウンタ13Cの出力が出なくなるので、FF13FBの
Ｑ出力は低レベルを保つ。従って、ANDゲート15が遮断
され、その出力にインバータ11の出力１が現われな
い。故に、カウンタ２はφ５でのみリセットされる。複
合同期信号では垂直帰線期間でφ８以外の所に１が平
均的には６個現われるが、カウント値が56に達する事は
ない。
ら成るPLLループは公知である。但し、カウンタ18を分
離した点に本発明の特徴の１つがある。一度同期がかか
るとカウンタ13CはANDゲート12の出力が現われないの
で、無入力状態となり常にカウンタ14の出力φ14でセッ
トされることになる。このため、FF13FAのＱが常に高レ
ベルとなってNANDゲート13Gの出力に14（即ちφ16）
が現われ、FF13FBを64パルス毎にリセットする。これに
より、カウンタ13Cの出力が出なくなるので、FF13FBの
Ｑ出力は低レベルを保つ。従って、ANDゲート15が遮断
され、その出力にインバータ11の出力１が現われな
い。故に、カウンタ２はφ５でのみリセットされる。複
合同期信号では垂直帰線期間でφ８以外の所に１が平
均的には６個現われるが、カウント値が56に達する事は
ない。
同期が外れると、１フィールド以内にカウンタ13Cの出
力にφ13が現われ、再度、同期引込動作をやり直す。
力にφ13が現われ、再度、同期引込動作をやり直す。
さて、カウンタ18,フリップフロップ19およびNANDゲー
ト20の役割は、第２図でT21〜T22の期間即ち鋸歯状波電
圧の帰線期間（休止区間）を任意に設定できるようにす
ることであり、カウンタ18を６〜７ビットカウンタにし
てもよく、T21〜T22を広くしても狭くしてもよい。
ト20の役割は、第２図でT21〜T22の期間即ち鋸歯状波電
圧の帰線期間（休止区間）を任意に設定できるようにす
ることであり、カウンタ18を６〜７ビットカウンタにし
てもよく、T21〜T22を広くしても狭くしてもよい。
もし、カウンタ18がないと、T12〜T22を256ビットと
し、T21〜T22の間の鋸歯状波電圧の頂上部を、φ４でゲ
ートして使わないことになり、鋸歯状波電圧がその分だ
け粗い階段波になる。
し、T21〜T22の間の鋸歯状波電圧の頂上部を、φ４でゲ
ートして使わないことになり、鋸歯状波電圧がその分だ
け粗い階段波になる。
なお、アナログゲート４の出力をアンプ７でスムーズィ
ングして、滑らかな波形の鋸歯状波電圧出力にすること
はいうまでもない。このアンプ７の出力を偏向回路へ供
給すれば、相当広い周波数変化範囲の鋸歯状波を偏向ヨ
ークに供給できる。即ち、周波数が大きく変化しても追
随し得る。
ングして、滑らかな波形の鋸歯状波電圧出力にすること
はいうまでもない。このアンプ７の出力を偏向回路へ供
給すれば、相当広い周波数変化範囲の鋸歯状波を偏向ヨ
ークに供給できる。即ち、周波数が大きく変化しても追
随し得る。
発明の効果 このように本発明によれば、次のような効果が得られ
る。
る。
（１） 閉ループのテレビジョン信号を受信する場合に
水平周波数が大きく変化しても追随し得る。
水平周波数が大きく変化しても追随し得る。
（２） D/Aコンバータを使うので周波数が変化しても
常に正確な波形の鋸歯状波電圧出力が得られる。
常に正確な波形の鋸歯状波電圧出力が得られる。
（３） 鋸歯状波電圧の帰線期間を任意に設定でき、掃
引期間と独立に設定することができる。
引期間と独立に設定することができる。
第１図は本発明の一実施例における鋸歯状波電圧発生回
路のブロック図、第２図は第１図の動作説明のための波
形図、第３図は第１図のカウンタの具体構成を示すブロ
ック図、第４図は第３図の動作説明のための波形図であ
る。 １……発振回路、２……カウンタ、３……D/Aコンバー
タ、５……フリップフロップ、６……同期バッファ、８
……検波器、９……ローパスフィルタ、10……DCアン
プ。
路のブロック図、第２図は第１図の動作説明のための波
形図、第３図は第１図のカウンタの具体構成を示すブロ
ック図、第４図は第３図の動作説明のための波形図であ
る。 １……発振回路、２……カウンタ、３……D/Aコンバー
タ、５……フリップフロップ、６……同期バッファ、８
……検波器、９……ローパスフィルタ、10……DCアン
プ。
Claims (2)
- 【請求項１】ｎビットのD/Aコンバータと、ｎビットの
第１のカウンタとを備え、前記第１カウンタの20,21,…
…,2n出力端子を前記D/Aコンバータの20,21,……,2n入
力端子にそれぞれ接続し、前記第１のカウンタに一定周
期のクロックパルスを入力して、前記D/Aコンバータの
出力に鋸歯状波電圧を形成するとともに、前記第１のカ
ウンタに入力するクロックパルスを形成するPLL発振回
路の発振周波数を入力同期信号に同期せしめ、且つ第２
のカウンタを設け、前記鋸歯状波電圧の帰線期間の長さ
を決める鋸歯状波電圧発生回路において、前記第１のカ
ウンタのリセットパルスとして、PLL系が入力同期信号
に同期している時は、前記発振回路の出力をＸ分周（Ｘ
≦2n+1）した出力、又はそれと同期して位相の異なるパ
ルスを用い、系の同期がはずれた時は、外部入力同期信
号をリセットパルスとして用いることを特徴とする鋸歯
状波発生装置。 - 【請求項２】PLL発振回路の分周出力と外部同期信号と
の位相ずれが、予め設定した回数以上の頻度で発生した
時に、外部入力同期信号で前記カウンタをリセットする
ようにしたことを特徴とする請求項１記載の鋸歯状波発
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283531A JPH073941B2 (ja) | 1985-12-17 | 1985-12-17 | 鋸歯状波電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283531A JPH073941B2 (ja) | 1985-12-17 | 1985-12-17 | 鋸歯状波電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142414A JPS62142414A (ja) | 1987-06-25 |
| JPH073941B2 true JPH073941B2 (ja) | 1995-01-18 |
Family
ID=17666737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283531A Expired - Lifetime JPH073941B2 (ja) | 1985-12-17 | 1985-12-17 | 鋸歯状波電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073941B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342747Y2 (ja) * | 1984-09-19 | 1991-09-06 |
-
1985
- 1985-12-17 JP JP60283531A patent/JPH073941B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62142414A (ja) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307990B1 (ko) | 디지털 ｐｌｌ 회로 및 클록 생성 방법 | |
| US4500909A (en) | Synchronizing signal generating apparatus | |
| EP0159893B1 (en) | Signal generator circuits | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| US5142366A (en) | Video-sync locked horizontal size regulation in projection light valve system | |
| US4075656A (en) | Circuit for digitally encoding an analog television signal | |
| JPH073941B2 (ja) | 鋸歯状波電圧発生回路 | |
| US6597403B1 (en) | System for generating horizontal synchronizing signal compatible with multi-scan | |
| JP3707203B2 (ja) | 分周器 | |
| JP2755324B2 (ja) | ブランキング回路 | |
| JP2565248B2 (ja) | 分周回路 | |
| JPH0126596B2 (ja) | ||
| EP0512621B1 (en) | Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPS6051838B2 (ja) | パタン信号発生装置 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| KR950007610B1 (ko) | 텔레비젼 수상기의 2배속 편향동기신호발생 시스템 | |
| JPS6310974A (ja) | 垂直同期回路 | |
| JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPS6327477Y2 (ja) | ||
| KR950012248B1 (ko) | 텔레비젼 수상기의 배속 동기신호 발생 시스템 | |
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JPH088650B2 (ja) | 周波数制御回路 | |
| JPH02202273A (ja) | サンプリングパルス形成回路 | |
| JPH01228222A (ja) | 同期回路 |