JPH09166970A - ドツトクロツク発生回路及び表示装置 - Google Patents
ドツトクロツク発生回路及び表示装置Info
- Publication number
- JPH09166970A JPH09166970A JP34777995A JP34777995A JPH09166970A JP H09166970 A JPH09166970 A JP H09166970A JP 34777995 A JP34777995 A JP 34777995A JP 34777995 A JP34777995 A JP 34777995A JP H09166970 A JPH09166970 A JP H09166970A
- Authority
- JP
- Japan
- Prior art keywords
- dot clock
- phase
- voltage
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】本発明は、通常に入力するコンピユータの画像
信号だけから、画像信号に応じた原色信号の位相と同期
したジツタの少ないドツトクロツクを再生するようにす
る。 【解決手段】本発明は、第１のＰＬＬ回路から出力され
る原色信号の位相と同期した第１のドツトクロツクに基
づいて、当該第１のドツトクロツクの周波数と画像信号
に応じた水平同期信号の周波数の整数比を求めることに
より、水平同期信号の位相と同期したジツタの少ない第
２のドツトクロツクを上記整数比を用いて再生し得る第
２のＰＬＬ回路を構成することができ、かくして通常に
入力するコンピユータの画像信号だけから、当該画像信
号に応じた原色信号の位相と同期したジツタの少ない第
２のドツトクロツクを発生し得るドツトクロツク発生回
路及び表示装置を実現できる。
信号だけから、画像信号に応じた原色信号の位相と同期
したジツタの少ないドツトクロツクを再生するようにす
る。 【解決手段】本発明は、第１のＰＬＬ回路から出力され
る原色信号の位相と同期した第１のドツトクロツクに基
づいて、当該第１のドツトクロツクの周波数と画像信号
に応じた水平同期信号の周波数の整数比を求めることに
より、水平同期信号の位相と同期したジツタの少ない第
２のドツトクロツクを上記整数比を用いて再生し得る第
２のＰＬＬ回路を構成することができ、かくして通常に
入力するコンピユータの画像信号だけから、当該画像信
号に応じた原色信号の位相と同期したジツタの少ない第
２のドツトクロツクを発生し得るドツトクロツク発生回
路及び表示装置を実現できる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図７） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図６） 発明の効果
【０００２】
【発明の属する技術分野】本発明はドツトクロツク発生
回路及び表示装置に関し、例えばコンピユータから送ら
れてくるコンピユータ画像を液晶デイスプレイモニタに
映し出す際に必要となるドツトクロツクを再生するドツ
トクロツク発生回路及び表示装置に適用して好適なもの
である。
回路及び表示装置に関し、例えばコンピユータから送ら
れてくるコンピユータ画像を液晶デイスプレイモニタに
映し出す際に必要となるドツトクロツクを再生するドツ
トクロツク発生回路及び表示装置に適用して好適なもの
である。
【０００３】
【従来の技術】従来、図７に示すようにパーソナルコン
ピユータ１がＣＲＴモニタ２にコンピユータ画像を映し
出すには、Ｒ、Ｇ、Ｂでなる原色信号、水平同期信号
（以下、これをＨＤと呼ぶ）及び垂直同期信号（以下、
これをＶＤと呼ぶ）をケーブル３を介して伝送してＣＲ
Ｔモニタ２に映し出している。また、このＣＲＴモニタ
２では、幾何学的な走査がＨＤ及びＶＤによつてアナロ
グ的に実行されている。
ピユータ１がＣＲＴモニタ２にコンピユータ画像を映し
出すには、Ｒ、Ｇ、Ｂでなる原色信号、水平同期信号
（以下、これをＨＤと呼ぶ）及び垂直同期信号（以下、
これをＶＤと呼ぶ）をケーブル３を介して伝送してＣＲ
Ｔモニタ２に映し出している。また、このＣＲＴモニタ
２では、幾何学的な走査がＨＤ及びＶＤによつてアナロ
グ的に実行されている。
【０００４】ところが、画素表示型の液晶デイスプレイ
モニタでは、１画素ごとに駆動して画像を映し出してい
る。従つてコンピユータ画像を液晶デイスプレイモニタ
に映し出すには、１画素を駆動する時間を周期とするク
ロツク（以下、これをドツトクロツクという）が必要と
なる。
モニタでは、１画素ごとに駆動して画像を映し出してい
る。従つてコンピユータ画像を液晶デイスプレイモニタ
に映し出すには、１画素を駆動する時間を周期とするク
ロツク（以下、これをドツトクロツクという）が必要と
なる。
【０００５】このため液晶デイスプレイモニタでは、
Ｒ、Ｇ、Ｂでなる原色信号、ＨＤ及びＶＤの他にコンピ
ユータから供給されるドツトクロツクに基づいて画像を
映し出すようになされていた。
Ｒ、Ｇ、Ｂでなる原色信号、ＨＤ及びＶＤの他にコンピ
ユータから供給されるドツトクロツクに基づいて画像を
映し出すようになされていた。
【０００６】
【発明が解決しようとする課題】ところで上述のように
コンピユータ画像を液晶デイスプレイモニタに表示する
場合においては、コンピユータ本体と液晶デイスプレイ
モニタとを原色信号、ＨＤ及びＶＤを送出するケーブル
以外に、新たに設けたケーブルを介してドツトクロツク
を伝送するようになされていた。ところが、ドツトクロ
ツクの周波数が高いために原色信号とドツトクロツクの
位相にズレが生じ、文字等の画像を鮮明に映し出すこと
ができないという問題があつた。
コンピユータ画像を液晶デイスプレイモニタに表示する
場合においては、コンピユータ本体と液晶デイスプレイ
モニタとを原色信号、ＨＤ及びＶＤを送出するケーブル
以外に、新たに設けたケーブルを介してドツトクロツク
を伝送するようになされていた。ところが、ドツトクロ
ツクの周波数が高いために原色信号とドツトクロツクの
位相にズレが生じ、文字等の画像を鮮明に映し出すこと
ができないという問題があつた。
【０００７】また、コンピユータ画像を液晶デイスプレ
イモニタに映し出すためにケーブルを介してドツトクロ
ツクを伝送する場合、ドツトクロツクの周波数が高いた
めにケーブル自体に充分な伝送帯域がないと、ドツトク
ロツクが歪んだり減衰するという問題があつた。
イモニタに映し出すためにケーブルを介してドツトクロ
ツクを伝送する場合、ドツトクロツクの周波数が高いた
めにケーブル自体に充分な伝送帯域がないと、ドツトク
ロツクが歪んだり減衰するという問題があつた。
【０００８】さらにコンピユータ画像をデイジタル信号
のまま液晶デイスプレイモニタに送出する場合、複数の
ケーブルを介してデイジタル信号を伝送するために各ケ
ーブルの微妙な長さの差や、各ケーブルの曲がり方の違
い等によつて、コンピユータ側から同時に伝送された各
種デイジタル信号が液晶デイスプレイモニタ側で同時に
受信されずにスキユーが生じるという問題があつた。従
つて、液晶デイスプレイモニタでは、ケーブル３を介し
てドツトクロツクを伝送できず、これにより、ＣＲＴモ
ニタ２において一般的になつている高解像度の画像に切
り換えること（いわゆるマルチスキヤン操作）が、液晶
デイスプレイモニタでは実現できないという問題があつ
た。
のまま液晶デイスプレイモニタに送出する場合、複数の
ケーブルを介してデイジタル信号を伝送するために各ケ
ーブルの微妙な長さの差や、各ケーブルの曲がり方の違
い等によつて、コンピユータ側から同時に伝送された各
種デイジタル信号が液晶デイスプレイモニタ側で同時に
受信されずにスキユーが生じるという問題があつた。従
つて、液晶デイスプレイモニタでは、ケーブル３を介し
てドツトクロツクを伝送できず、これにより、ＣＲＴモ
ニタ２において一般的になつている高解像度の画像に切
り換えること（いわゆるマルチスキヤン操作）が、液晶
デイスプレイモニタでは実現できないという問題があつ
た。
【０００９】本発明は以上の点を考慮してなされたもの
で、通常に入力するコンピユータの画像信号だけから、
画像信号に応じた原色信号の位相と同期したジツタの少
ないドツトクロツクを再生し得るドツトクロツク発生回
路及び表示装置を提案しようとするものである。
で、通常に入力するコンピユータの画像信号だけから、
画像信号に応じた原色信号の位相と同期したジツタの少
ないドツトクロツクを再生し得るドツトクロツク発生回
路及び表示装置を提案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の制御電圧に応じた発振周波
数でなる第１のドツトクロツクを出力する第１の電圧制
御発振器と、外部入力される画像信号に応じた原色信号
の位相と第１のドツトクロツクの位相とを比較して位相
差に応じた第１の電圧を出力する第１の位相比較器と、
第１の電圧に応じた第１の制御電圧を第１の電圧制御発
振器に出力する第１のフイルタ回路とでなる第１のＰＬ
Ｌ回路と、第１のＰＬＬ回路より出力される第１のドツ
トクロツクと画像信号に応じた水平同期信号との周波数
の整数比を出力するカウンタと、第１のドツトクロツク
の位相と原色信号の位相とを比較するタイミング信号を
第１のＰＬＬ回路に与える制御手段と、第２の制御電圧
に応じた発振周波数でなる第２のドツトクロツクを出力
する第２の電圧制御発振器と、カウンタから入力された
整数比に基づいて第２のドツトクロツクを分周する分周
器と、水平同期信号の位相と分周器により分周された第
２のドツトクロツクの位相とを比較して位相差に応じた
第２の電圧を出力する第２の位相比較器と、第１のフイ
ルタ回路とは異なる時定数を有し、第２の電圧に応じた
第２の制御電圧を第２の電圧制御発振器に出力する第２
のフイルタ回路とでなる第２のＰＬＬ回路とを設けるよ
うにする。
め本発明においては、第１の制御電圧に応じた発振周波
数でなる第１のドツトクロツクを出力する第１の電圧制
御発振器と、外部入力される画像信号に応じた原色信号
の位相と第１のドツトクロツクの位相とを比較して位相
差に応じた第１の電圧を出力する第１の位相比較器と、
第１の電圧に応じた第１の制御電圧を第１の電圧制御発
振器に出力する第１のフイルタ回路とでなる第１のＰＬ
Ｌ回路と、第１のＰＬＬ回路より出力される第１のドツ
トクロツクと画像信号に応じた水平同期信号との周波数
の整数比を出力するカウンタと、第１のドツトクロツク
の位相と原色信号の位相とを比較するタイミング信号を
第１のＰＬＬ回路に与える制御手段と、第２の制御電圧
に応じた発振周波数でなる第２のドツトクロツクを出力
する第２の電圧制御発振器と、カウンタから入力された
整数比に基づいて第２のドツトクロツクを分周する分周
器と、水平同期信号の位相と分周器により分周された第
２のドツトクロツクの位相とを比較して位相差に応じた
第２の電圧を出力する第２の位相比較器と、第１のフイ
ルタ回路とは異なる時定数を有し、第２の電圧に応じた
第２の制御電圧を第２の電圧制御発振器に出力する第２
のフイルタ回路とでなる第２のＰＬＬ回路とを設けるよ
うにする。
【００１１】第１のＰＬＬ回路から出力される原色信号
の位相と同期した第１のドツトクロツクに基づいて、当
該第１のドツトクロツクの周波数と画像信号に応じた水
平同期信号の周波数との整数比を求めることにより、水
平同期信号の位相と同期したジツタの少ない第２のドツ
トクロツクを上記整数比を用いて再生し得る第２のＰＬ
Ｌ回路を構成することができる。
の位相と同期した第１のドツトクロツクに基づいて、当
該第１のドツトクロツクの周波数と画像信号に応じた水
平同期信号の周波数との整数比を求めることにより、水
平同期信号の位相と同期したジツタの少ない第２のドツ
トクロツクを上記整数比を用いて再生し得る第２のＰＬ
Ｌ回路を構成することができる。
【００１２】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１３】図１には、液晶デイスプレイモニタ４の構
成を示す。この液晶デイスプレイモニタ４には、後述す
るドツトクロツク発生回路５を内部に搭載するようにな
されている。液晶デイスプレイモニタ４は、コンピユー
タ側のビデオ出力回路６からケーブル７を介して入力さ
れるアナログのＲ、Ｇ、Ｂでなる原色信号、ＨＤ及びＶ
Ｄに基づいてドツトクロツクを発生し得るようになされ
ている。
成を示す。この液晶デイスプレイモニタ４には、後述す
るドツトクロツク発生回路５を内部に搭載するようにな
されている。液晶デイスプレイモニタ４は、コンピユー
タ側のビデオ出力回路６からケーブル７を介して入力さ
れるアナログのＲ、Ｇ、Ｂでなる原色信号、ＨＤ及びＶ
Ｄに基づいてドツトクロツクを発生し得るようになされ
ている。
【００１４】図２に示すように、ドツトクロツク発生回
路５は、まず画面の中で通常画像の映し出されないＨブ
ランク領域及びＶブランク領域に表示されたＬ字形状の
ウインドウ領域内に、Ｒ、Ｇ、Ｂいずれかの原色信号を
用いて１ドツトごとに白、黒、白、黒、白、……、とな
る１ラインおきの縦縞画像を常に出力しておく。また図
３（Ａ）〜（Ｅ）には、ドツトクロツク発生回路５内で
用いられている各信号の波形を示しており、ドツトクロ
ツク発生回路５の構成をこの波形を用いて説明する。
路５は、まず画面の中で通常画像の映し出されないＨブ
ランク領域及びＶブランク領域に表示されたＬ字形状の
ウインドウ領域内に、Ｒ、Ｇ、Ｂいずれかの原色信号を
用いて１ドツトごとに白、黒、白、黒、白、……、とな
る１ラインおきの縦縞画像を常に出力しておく。また図
３（Ａ）〜（Ｅ）には、ドツトクロツク発生回路５内で
用いられている各信号の波形を示しており、ドツトクロ
ツク発生回路５の構成をこの波形を用いて説明する。
【００１５】図４に示すように、このドツトクロツク発
生回路５では、エツジパルス発生器８が１ラインおきの
縦縞画像を映し出す原色信号Ｓ１（図３（Ａ））をコン
ピユータ側のビデオ出力回路６から入力する。ここで入
力される原色信号Ｓ１は、ドツトクロツクの半分の周波
数である。エツジパルス発生器８は、１ドツトごとにレ
ベル（オンオフ）が変わる原色信号Ｓ１の立ち上がり部
分にエツジを持たせ、エツジパルスＳ２（図３（Ｂ））
として位相比較器９に送出する。
生回路５では、エツジパルス発生器８が１ラインおきの
縦縞画像を映し出す原色信号Ｓ１（図３（Ａ））をコン
ピユータ側のビデオ出力回路６から入力する。ここで入
力される原色信号Ｓ１は、ドツトクロツクの半分の周波
数である。エツジパルス発生器８は、１ドツトごとにレ
ベル（オンオフ）が変わる原色信号Ｓ１の立ち上がり部
分にエツジを持たせ、エツジパルスＳ２（図３（Ｂ））
として位相比較器９に送出する。
【００１６】この位相比較器９と共にＰＬＬ (Phase-Lo
cked Loop)を構成するＶＣＯ（Voltage Controlled Osc
illator ）１０は、ドツトクロツクＤCLK1を分周器１１
に送出する。分周器１１は、ビデオ出力回路６から原色
信号Ｓ１を伝送するケーブル７の伝送帯域（狭い場合）
に応じて、ドツトクロツクＤCLK1の周波数を１／２ｎに
分周し、ドツトクロツクＤCLK2として位相比較器９に送
出する。この場合、原色信号Ｓ１はｎドツトごとにレベ
ルが変わるように設定される。ここで、ケーブル７の伝
送帯域分がドツトクロツクＤCLK1の１／２まで充分にあ
る場合はｎ＝１で良い。
cked Loop)を構成するＶＣＯ（Voltage Controlled Osc
illator ）１０は、ドツトクロツクＤCLK1を分周器１１
に送出する。分周器１１は、ビデオ出力回路６から原色
信号Ｓ１を伝送するケーブル７の伝送帯域（狭い場合）
に応じて、ドツトクロツクＤCLK1の周波数を１／２ｎに
分周し、ドツトクロツクＤCLK2として位相比較器９に送
出する。この場合、原色信号Ｓ１はｎドツトごとにレベ
ルが変わるように設定される。ここで、ケーブル７の伝
送帯域分がドツトクロツクＤCLK1の１／２まで充分にあ
る場合はｎ＝１で良い。
【００１７】このようにドツトクロツク発生回路５で
は、原色信号Ｓ１を伝送するケーブル７の伝送帯域に応
じてｎの値を任意に変えてドツトクロツクＤCLK1の周波
数を分周することにより、ケーブル７の伝送帯域が狭い
場合においても位相比較し得るようになされている。
は、原色信号Ｓ１を伝送するケーブル７の伝送帯域に応
じてｎの値を任意に変えてドツトクロツクＤCLK1の周波
数を分周することにより、ケーブル７の伝送帯域が狭い
場合においても位相比較し得るようになされている。
【００１８】一方、制御手段としてのウインドウ発生回
路１３は、ビデオ出力回路６からＨＤ（水平同期信号）
及びＶＤ（垂直同期信号）を入力する。ウインドウ発生
回路１３は、ＨＤ及びＶＤに基づいて、１ラインおきの
縦縞画像のある領域を設定し（図２縦縞部分）、この縦
縞画像を映し出す原色信号Ｓ１を用いて位相比較させる
ためのイネーブル信号Ｓ３（図３（Ｃ））を位相比較器
９に送出する。
路１３は、ビデオ出力回路６からＨＤ（水平同期信号）
及びＶＤ（垂直同期信号）を入力する。ウインドウ発生
回路１３は、ＨＤ及びＶＤに基づいて、１ラインおきの
縦縞画像のある領域を設定し（図２縦縞部分）、この縦
縞画像を映し出す原色信号Ｓ１を用いて位相比較させる
ためのイネーブル信号Ｓ３（図３（Ｃ））を位相比較器
９に送出する。
【００１９】また位相比較器９は、イネーブル信号Ｓ３
に基づいて、エツジパルスＳ２とドツトクロツクＤCLK2
とをそれぞれ位相比較して検出した検出結果をチヤージ
ポンプ１４に送出する。チヤージポンプ１４は、位相比
較器９の検出結果に基づいて位相のズレ分を電圧変換し
て得た出力信号Ｓ４をフイルタ回路としてのループフイ
ルタ１５に送出する。
に基づいて、エツジパルスＳ２とドツトクロツクＤCLK2
とをそれぞれ位相比較して検出した検出結果をチヤージ
ポンプ１４に送出する。チヤージポンプ１４は、位相比
較器９の検出結果に基づいて位相のズレ分を電圧変換し
て得た出力信号Ｓ４をフイルタ回路としてのループフイ
ルタ１５に送出する。
【００２０】ループフイルタ１５は、出力信号Ｓ４の高
調波成分を除去して低域成分信号Ｓ５としてＶＣＯ１０
に送出する。ここでループフイルタ１５は、第１のＰＬ
Ｌの応答を決定しており、時定数が小さく設定されてい
る。これにより第１のＰＬＬは、入力するエツジパルス
Ｓ２に対して追従性が良くなり、高速ロツクアツプし得
るようになされている。
調波成分を除去して低域成分信号Ｓ５としてＶＣＯ１０
に送出する。ここでループフイルタ１５は、第１のＰＬ
Ｌの応答を決定しており、時定数が小さく設定されてい
る。これにより第１のＰＬＬは、入力するエツジパルス
Ｓ２に対して追従性が良くなり、高速ロツクアツプし得
るようになされている。
【００２１】ＶＣＯ１０は、低域成分信号Ｓ５に基づい
て発振周波数を変化させ、ドツトクロツクＤCLK1（図３
（Ｄ））の位相とエツジパルスＳ２の位相とを等しくさ
せて出力するようになされている。
て発振周波数を変化させ、ドツトクロツクＤCLK1（図３
（Ｄ））の位相とエツジパルスＳ２の位相とを等しくさ
せて出力するようになされている。
【００２２】ところがドツトクロツク発生回路５は、液
晶デイスプレイモニタ４に画像を映し出している場合、
画面全体を用いることなく画面の中で画像を映し出さな
いＨブランク領域及びＶブランク領域に表示した縦縞画
像（図２）に基づいて位相比較しているために、ドツト
クロツクＤCLK1のジツタが多くなつてしまう。
晶デイスプレイモニタ４に画像を映し出している場合、
画面全体を用いることなく画面の中で画像を映し出さな
いＨブランク領域及びＶブランク領域に表示した縦縞画
像（図２）に基づいて位相比較しているために、ドツト
クロツクＤCLK1のジツタが多くなつてしまう。
【００２３】またドツトクロツク発生回路５は、解像度
の高い画像に切り換える（マルチスキヤン）場合にも対
応できるようにＶＣＯ１０が広い帯域（例えば30〔ＭH
z〕〜150 〔ＭHz〕）のドツトクロツクＤCLK1を発振し
得るようになされている。ところがこの場合も、ＶＣＯ
１０の出力するドツトクロツクＤCLK1の帯域が広いため
に、入力する低域成分信号Ｓ５の電圧に応じて出力する
ドツトクロツクＤCLK1の周波数が大きく変わると共にジ
ツタも多くなつてしまう。
の高い画像に切り換える（マルチスキヤン）場合にも対
応できるようにＶＣＯ１０が広い帯域（例えば30〔ＭH
z〕〜150 〔ＭHz〕）のドツトクロツクＤCLK1を発振し
得るようになされている。ところがこの場合も、ＶＣＯ
１０の出力するドツトクロツクＤCLK1の帯域が広いため
に、入力する低域成分信号Ｓ５の電圧に応じて出力する
ドツトクロツクＤCLK1の周波数が大きく変わると共にジ
ツタも多くなつてしまう。
【００２４】そこでドツトクロツクＤCLK1がＨＤの整数
倍になつていることに着目して、ＨＤとドツトクロツク
ＤCLK1の周波数の整数比（Ｎ）を１ＨＤにおけるドツト
クロツク数（Ｎ）としてカウントすることにより求め
る。すなわちカウンタ１６が、コンピユータ側のビデオ
出力回路６からＨＤをエツジパルス発生器１２を介して
入力すると共に、ＶＣＯ１０からドツトクロツクＤCLK1
を入力して１ＨＤにおけるドツトクロツク数（Ｎ）をカ
ウントする。
倍になつていることに着目して、ＨＤとドツトクロツク
ＤCLK1の周波数の整数比（Ｎ）を１ＨＤにおけるドツト
クロツク数（Ｎ）としてカウントすることにより求め
る。すなわちカウンタ１６が、コンピユータ側のビデオ
出力回路６からＨＤをエツジパルス発生器１２を介して
入力すると共に、ＶＣＯ１０からドツトクロツクＤCLK1
を入力して１ＨＤにおけるドツトクロツク数（Ｎ）をカ
ウントする。
【００２５】カウンタ１６は、カウントして得たカウン
タ出力（周波数の整数比Ｎ）をラツチ回路１７に送出す
る。ラツチ回路１７は、ＨＤに基づいてカウンタ出力
（周波数の整数比Ｎ）をラツチしてプログラマブルカウ
ンタ１８に送出する。プログラマブルカウンタ１８は、
カウンタ出力（周波数の整数比Ｎ）に基づいて、ＶＣＯ
１９から入力されたドツトクロツクＤCLK3を１／Ｎに分
周し、ドツトクロツクＤCLK4として位相比較器２０に送
出する。
タ出力（周波数の整数比Ｎ）をラツチ回路１７に送出す
る。ラツチ回路１７は、ＨＤに基づいてカウンタ出力
（周波数の整数比Ｎ）をラツチしてプログラマブルカウ
ンタ１８に送出する。プログラマブルカウンタ１８は、
カウンタ出力（周波数の整数比Ｎ）に基づいて、ＶＣＯ
１９から入力されたドツトクロツクＤCLK3を１／Ｎに分
周し、ドツトクロツクＤCLK4として位相比較器２０に送
出する。
【００２６】位相比較器２０は、ＨＤを入力して当該Ｈ
ＤとドツトクロツクＤCLK4とを位相比較して、検出した
検出結果をチヤージポンプ２１に送出する。チヤージポ
ンプ２１は、位相比較器２０の検出結果に基づいて位相
のズレ分を電圧変換して得た出力信号Ｓ６をループフイ
ルタ２２に送出する。ループフイルタ２２は、出力信号
Ｓ６の高調波成分を除去して低域成分信号Ｓ７としてＶ
ＣＯ１９に送出する。ここでループフイルタ２２は、ル
ープフイルタ１５の時定数より大きく設定されている。
これにより第２のＰＬＬは、低サイドバンドスプリアス
のジツタの少ないドツトクロツクＤCLK3をＶＣＯ１９か
ら出力するようになされている。
ＤとドツトクロツクＤCLK4とを位相比較して、検出した
検出結果をチヤージポンプ２１に送出する。チヤージポ
ンプ２１は、位相比較器２０の検出結果に基づいて位相
のズレ分を電圧変換して得た出力信号Ｓ６をループフイ
ルタ２２に送出する。ループフイルタ２２は、出力信号
Ｓ６の高調波成分を除去して低域成分信号Ｓ７としてＶ
ＣＯ１９に送出する。ここでループフイルタ２２は、ル
ープフイルタ１５の時定数より大きく設定されている。
これにより第２のＰＬＬは、低サイドバンドスプリアス
のジツタの少ないドツトクロツクＤCLK3をＶＣＯ１９か
ら出力するようになされている。
【００２７】かくしてＶＣＯ１９は、低域成分信号Ｓ７
に基づいて発振周波数を変化させ、ＨＤの位相と等しい
ジツタの少ないドツトクロツクＤCLK3を出力し得るよう
になされている。このようにドツトクロツク発生回路５
では、ＶＣＯ１０が出力するドツトクロツクＤCLK1に基
づいてＨＤとの周波数の整数比（Ｎ）を求め、この整数
比（Ｎ）を用いてさらに良質なジツタの少ないドツトク
ロツクＤCLK3を出力する第２のＰＬＬを構成し得るよう
になされている。
に基づいて発振周波数を変化させ、ＨＤの位相と等しい
ジツタの少ないドツトクロツクＤCLK3を出力し得るよう
になされている。このようにドツトクロツク発生回路５
では、ＶＣＯ１０が出力するドツトクロツクＤCLK1に基
づいてＨＤとの周波数の整数比（Ｎ）を求め、この整数
比（Ｎ）を用いてさらに良質なジツタの少ないドツトク
ロツクＤCLK3を出力する第２のＰＬＬを構成し得るよう
になされている。
【００２８】ここで上述のウインドウ発生回路１３の構
成を図５を用いて説明する。ウインドウ発生回路１３で
は、カウンタ３１が入力されるＶＤに基づいてリセツト
するまでの間のＨＤを順次カウントし、そのカウンタ出
力を組合せ回路３２及び３３に送出する。
成を図５を用いて説明する。ウインドウ発生回路１３で
は、カウンタ３１が入力されるＶＤに基づいてリセツト
するまでの間のＨＤを順次カウントし、そのカウンタ出
力を組合せ回路３２及び３３に送出する。
【００２９】組合せ回路３２は、原色信号Ｓ１の輝点が
ＨＤカウントＡ（図２）の位置からＨＤカウントＢ（図
２）の位置までの間に存在しているときには「Ｈ」を、
ＨＤカウントＡの位置からＨＤカウントＢの位置までの
間以外の位置に存在しているときには「Ｌ」をＡＮＤ回
路３４の一方の入力端に送出する。また組合せ回路３３
は、原色信号Ｓ１の輝点がＨＤカウントＡの位置からＨ
ＤカウントＣの位置までの間に存在しているときには
「Ｈ」を、ＨＤカウントＡの位置からＨＤカウントＣの
位置までの間以外の位置に存在しているときには「Ｌ」
をＡＮＤ回路３５の一方の入力端に送出する。
ＨＤカウントＡ（図２）の位置からＨＤカウントＢ（図
２）の位置までの間に存在しているときには「Ｈ」を、
ＨＤカウントＡの位置からＨＤカウントＢの位置までの
間以外の位置に存在しているときには「Ｌ」をＡＮＤ回
路３４の一方の入力端に送出する。また組合せ回路３３
は、原色信号Ｓ１の輝点がＨＤカウントＡの位置からＨ
ＤカウントＣの位置までの間に存在しているときには
「Ｈ」を、ＨＤカウントＡの位置からＨＤカウントＣの
位置までの間以外の位置に存在しているときには「Ｌ」
をＡＮＤ回路３５の一方の入力端に送出する。
【００３０】またＤＥＲＡＹ３６は、デイレイ１（図
２）分だけ遅延した位置におけるＨＤをＥＸＮＯＲ回路
３９の一方の入力端に送出し、ＤＥＲＡＹ３７がデイレ
イ２（図２）分だけ遅延した位置におけるＨＤをＥＸＮ
ＯＲ回路３９の他方の入力端に送出する。さらにＤＥＲ
ＡＹ３７は、デイレイ２（図２）分だけ遅延した位置に
おけるＨＤをＥＸＮＯＲ回路４０の一方の入力端に送出
し、ＤＥＲＡＹ３８がデイレイ３（図２）分だけ遅延し
た位置におけるＨＤをＥＸＮＯＲ回路４０の他方の入力
端に送出する。
２）分だけ遅延した位置におけるＨＤをＥＸＮＯＲ回路
３９の一方の入力端に送出し、ＤＥＲＡＹ３７がデイレ
イ２（図２）分だけ遅延した位置におけるＨＤをＥＸＮ
ＯＲ回路３９の他方の入力端に送出する。さらにＤＥＲ
ＡＹ３７は、デイレイ２（図２）分だけ遅延した位置に
おけるＨＤをＥＸＮＯＲ回路４０の一方の入力端に送出
し、ＤＥＲＡＹ３８がデイレイ３（図２）分だけ遅延し
た位置におけるＨＤをＥＸＮＯＲ回路４０の他方の入力
端に送出する。
【００３１】ＥＸＮＯＲ回路３９は、一方及び他方の入
力端にそれぞれ「Ｈ」が入力された場合に「Ｈ」のＥＸ
ＮＯＲ出力をＤフリツプフロツプ４１に送出する。ＥＸ
ＮＯＲ回路４０も同様に、一方及び他方の入力端にそれ
ぞれ「Ｈ」が入力された場合に「Ｈ」のＥＸＮＯＲ出力
をＤフリツプフロツプ４２に送出する。
力端にそれぞれ「Ｈ」が入力された場合に「Ｈ」のＥＸ
ＮＯＲ出力をＤフリツプフロツプ４１に送出する。ＥＸ
ＮＯＲ回路４０も同様に、一方及び他方の入力端にそれ
ぞれ「Ｈ」が入力された場合に「Ｈ」のＥＸＮＯＲ出力
をＤフリツプフロツプ４２に送出する。
【００３２】Ｄフリツプフロツプ４１は、ＥＸＮＯＲ回
路３９から「Ｈ」のＥＸＮＯＲ出力が入力された場合に
「Ｈ」をＡＮＤ回路３４の他方の入力端に送出し、ＨＤ
によりリセツトされた場合に「Ｌ」をＡＮＤ回路３４の
他方の入力端に送出する。Ｄフリツプフロツプ４２も同
様に、ＥＸＮＯＲ回路４０から「Ｈ」のＥＸＮＯＲ出力
が入力された場合に「Ｈ」をＡＮＤ回路３５の他方の入
力端に送出し、ＨＤによりリセツトされた場合に「Ｌ」
をＡＮＤ回路３５の他方の入力端に送出する。
路３９から「Ｈ」のＥＸＮＯＲ出力が入力された場合に
「Ｈ」をＡＮＤ回路３４の他方の入力端に送出し、ＨＤ
によりリセツトされた場合に「Ｌ」をＡＮＤ回路３４の
他方の入力端に送出する。Ｄフリツプフロツプ４２も同
様に、ＥＸＮＯＲ回路４０から「Ｈ」のＥＸＮＯＲ出力
が入力された場合に「Ｈ」をＡＮＤ回路３５の他方の入
力端に送出し、ＨＤによりリセツトされた場合に「Ｌ」
をＡＮＤ回路３５の他方の入力端に送出する。
【００３３】ＡＮＤ回路３４は、一方及び他方の入力端
に「Ｈ」が入力された場合に「Ｈ」のＡＮＤ出力をＯＲ
回路４３の一方の入力端に送出する。またＡＮＤ回路３
５は、一方及び他方の入力端に「Ｈ」が入力された場合
に「Ｈ」のＡＮＤ出力をＯＲ回路４３の他方の入力端に
送出する。ＯＲ回路４３は、一方及び他方の入力端に
「Ｌ」が入力された場合以外全て「Ｈ」のＯＲ出力をイ
ネーブル信号Ｓ３として位相比較器９に送出するように
なされている。
に「Ｈ」が入力された場合に「Ｈ」のＡＮＤ出力をＯＲ
回路４３の一方の入力端に送出する。またＡＮＤ回路３
５は、一方及び他方の入力端に「Ｈ」が入力された場合
に「Ｈ」のＡＮＤ出力をＯＲ回路４３の他方の入力端に
送出する。ＯＲ回路４３は、一方及び他方の入力端に
「Ｌ」が入力された場合以外全て「Ｈ」のＯＲ出力をイ
ネーブル信号Ｓ３として位相比較器９に送出するように
なされている。
【００３４】これにより、ウインドウ発生回路１３は、
縦縞部分で示すウインドウ（図２）領域内にＨＤの輝点
が存在している場合に「Ｈ」を、ウインドウ領域内にＨ
Ｄの輝点が存在していない場合に「Ｌ」をイネーブル信
号Ｓ３として位相比較器９に出力するようになされてい
る。かくしてドツトクロツク発生回路５では、イネーブ
ル信号Ｓ３に基づいて位相比較器９でエツジパルスＳ２
とドツトクロツクＤCLK2とを位相比較するようになされ
ている。
縦縞部分で示すウインドウ（図２）領域内にＨＤの輝点
が存在している場合に「Ｈ」を、ウインドウ領域内にＨ
Ｄの輝点が存在していない場合に「Ｌ」をイネーブル信
号Ｓ３として位相比較器９に出力するようになされてい
る。かくしてドツトクロツク発生回路５では、イネーブ
ル信号Ｓ３に基づいて位相比較器９でエツジパルスＳ２
とドツトクロツクＤCLK2とを位相比較するようになされ
ている。
【００３５】以上の構成において、ドツトクロツク発生
回路５では原色信号Ｓ１がエツジパルス発生器８で立ち
上がり部分にエツジを持たせたエツジパルスＳ２に変換
されて位相比較器９に送出される。またＶＣＯ１０から
出力されるドツトクロツクＤCLK1は、分周器１１に送出
され、１／２ｎに分周されたドツトクロツクＤCLK2とし
て位相比較器９に送出される。
回路５では原色信号Ｓ１がエツジパルス発生器８で立ち
上がり部分にエツジを持たせたエツジパルスＳ２に変換
されて位相比較器９に送出される。またＶＣＯ１０から
出力されるドツトクロツクＤCLK1は、分周器１１に送出
され、１／２ｎに分周されたドツトクロツクＤCLK2とし
て位相比較器９に送出される。
【００３６】このドツトクロツクＤCLK2とエツジパルス
Ｓ２とが、ウインドウ発生回路１３からのイネーブル信
号Ｓ３に基づいて位相比較器９で位相比較され、チヤー
ジポンプ１４によつて位相のズレ分が電圧変換され、出
力信号Ｓ４としてループフイルタ１５に送出される。出
力信号Ｓ４は、時定数の小さいループフイルタ１５で高
調波成分が除去され低域成分信号Ｓ５としてＶＣＯ１０
に送出される。この低域成分信号Ｓ５がＶＣＯ１０に入
力されることにより、原色信号Ｓ１と位相の等しいドツ
トクロツクＤCLK1が安定した状態で出力される。
Ｓ２とが、ウインドウ発生回路１３からのイネーブル信
号Ｓ３に基づいて位相比較器９で位相比較され、チヤー
ジポンプ１４によつて位相のズレ分が電圧変換され、出
力信号Ｓ４としてループフイルタ１５に送出される。出
力信号Ｓ４は、時定数の小さいループフイルタ１５で高
調波成分が除去され低域成分信号Ｓ５としてＶＣＯ１０
に送出される。この低域成分信号Ｓ５がＶＣＯ１０に入
力されることにより、原色信号Ｓ１と位相の等しいドツ
トクロツクＤCLK1が安定した状態で出力される。
【００３７】続いて、このドツトクロツクＤCLK1はカウ
ンタ１６に送出され、カウンタ１６に入力されたＨＤに
基づいて１ＨＤ間のドツトクロツク数（Ｎ）がカウント
される。これによりドツトクロツクＤCLK1が、ＨＤの何
倍であるかを知ることができる。このドツトクロツク数
（Ｎ）がカウンタ出力（周波数の整数比Ｎ）としてラツ
チ回路１７に送出され、ＨＤに基づいてラツチされてプ
ログラマブルカウンタ１８に送出される。
ンタ１６に送出され、カウンタ１６に入力されたＨＤに
基づいて１ＨＤ間のドツトクロツク数（Ｎ）がカウント
される。これによりドツトクロツクＤCLK1が、ＨＤの何
倍であるかを知ることができる。このドツトクロツク数
（Ｎ）がカウンタ出力（周波数の整数比Ｎ）としてラツ
チ回路１７に送出され、ＨＤに基づいてラツチされてプ
ログラマブルカウンタ１８に送出される。
【００３８】またＶＣＯ１９から発振されたドツトクロ
ツクＤCLK3は、プログラマブルカウンタ１８に送出さ
れ、カウンタ出力（周波数の整数比Ｎ）に基づいて１／
Ｎに分周され、ドツトクロツクＤCLK4として位相比較器
２０に送出される。このドツトクロツクＤCLK4とＨＤと
が位相比較器２０で位相比較され、チヤージポンプ２１
を介して位相のズレ分が電圧変換され、出力信号Ｓ６と
してループフイルタ２２に送出される。出力信号Ｓ６
は、時定数の大きいループフイルタ２２で高調波成分が
除去され低域成分信号Ｓ７としてＶＣＯ１９に送出され
る。
ツクＤCLK3は、プログラマブルカウンタ１８に送出さ
れ、カウンタ出力（周波数の整数比Ｎ）に基づいて１／
Ｎに分周され、ドツトクロツクＤCLK4として位相比較器
２０に送出される。このドツトクロツクＤCLK4とＨＤと
が位相比較器２０で位相比較され、チヤージポンプ２１
を介して位相のズレ分が電圧変換され、出力信号Ｓ６と
してループフイルタ２２に送出される。出力信号Ｓ６
は、時定数の大きいループフイルタ２２で高調波成分が
除去され低域成分信号Ｓ７としてＶＣＯ１９に送出され
る。
【００３９】この低域成分信号Ｓ７がＶＣＯ１９に入力
されることにより、ＨＤと位相の等しい低サイドバンド
スプリアスのドツトクロツクＤCLK3が安定した状態で出
力される。従つて、ドツトクロツク発生回路５では、カ
ウンタ出力（周波数の整数比Ｎ）に応じて低サイドバン
ドスプリアスのドツトクロツクＤCLK3（ＨＤのＮ倍に相
当）を出力することができる。
されることにより、ＨＤと位相の等しい低サイドバンド
スプリアスのドツトクロツクＤCLK3が安定した状態で出
力される。従つて、ドツトクロツク発生回路５では、カ
ウンタ出力（周波数の整数比Ｎ）に応じて低サイドバン
ドスプリアスのドツトクロツクＤCLK3（ＨＤのＮ倍に相
当）を出力することができる。
【００４０】以上の構成によれば、ドツトクロツク発生
回路５ではウインドウ領域内に１ラインおきの縦縞画像
を映し出した原色信号Ｓ１に基づいて、ＶＣＯ１０から
出力されるドツトクロツクＤCLK1の位相と原色信号Ｓ１
の位相とを同期させる。そしてドツトクロツク発生回路
５は、このドツトクロツクＤCLK1を用いて１ＨＤ間のド
ツトクロツク数（Ｎ）を求め、このドツトクロツク数で
あるカウンタ出力（周波数の整数比Ｎ）に基づいてＶＣ
Ｏ１９から出力されるドツトクロツクＤCLK3を１／Ｎに
分周してＨＤと位相比較することにより、カウンタ出力
（周波数の整数比Ｎ）に応じてＨＤの整数倍でかつ位相
が等しくジツタの少ないドツトクロツクＤCLK3を再生さ
せることができる。かくして液晶デイスプレイモニタ４
では、コンピユータのビデオ出力回路６から送られてく
るコンピユータ画像を鮮明に映し出すことができる。
回路５ではウインドウ領域内に１ラインおきの縦縞画像
を映し出した原色信号Ｓ１に基づいて、ＶＣＯ１０から
出力されるドツトクロツクＤCLK1の位相と原色信号Ｓ１
の位相とを同期させる。そしてドツトクロツク発生回路
５は、このドツトクロツクＤCLK1を用いて１ＨＤ間のド
ツトクロツク数（Ｎ）を求め、このドツトクロツク数で
あるカウンタ出力（周波数の整数比Ｎ）に基づいてＶＣ
Ｏ１９から出力されるドツトクロツクＤCLK3を１／Ｎに
分周してＨＤと位相比較することにより、カウンタ出力
（周波数の整数比Ｎ）に応じてＨＤの整数倍でかつ位相
が等しくジツタの少ないドツトクロツクＤCLK3を再生さ
せることができる。かくして液晶デイスプレイモニタ４
では、コンピユータのビデオ出力回路６から送られてく
るコンピユータ画像を鮮明に映し出すことができる。
【００４１】また液晶デイスプレイモニタ４では、画像
の映し出されないＨブランク領域及びＶブランク領域に
表示されたウインドウ領域内に１ラインおきの縦縞画像
を常に出力しておくことにより、解像度の高い画像に切
り換える際にも常に入力される画像の位相と同期したジ
ツタの少ないドツトクロツクＤCLK3を再生させることが
でき、かくしてマルチスキヤンにも対応することができ
る。
の映し出されないＨブランク領域及びＶブランク領域に
表示されたウインドウ領域内に１ラインおきの縦縞画像
を常に出力しておくことにより、解像度の高い画像に切
り換える際にも常に入力される画像の位相と同期したジ
ツタの少ないドツトクロツクＤCLK3を再生させることが
でき、かくしてマルチスキヤンにも対応することができ
る。
【００４２】なお上述の実施例においては、表示装置と
しての液晶デイスプレイモニタ４にドツトクロツク発生
回路５を搭載して用いるようにした場合について述べた
が、本発明はこれに限らず、プラズマデイスプレイモニ
タにドツトクロツク発生回路５を搭載して用いるように
しても良い。この場合も上述の実施例と同様の効果を得
ることができる。
しての液晶デイスプレイモニタ４にドツトクロツク発生
回路５を搭載して用いるようにした場合について述べた
が、本発明はこれに限らず、プラズマデイスプレイモニ
タにドツトクロツク発生回路５を搭載して用いるように
しても良い。この場合も上述の実施例と同様の効果を得
ることができる。
【００４３】また上述の実施例においては、Ｌ字形状の
ウインドウ領域内に縦縞画像を出力するようにした場合
について述べたが、本発明はこれに限らず、ＨＤとドツ
トクロツクＤCLK1との周波数の整数比（Ｎ）を一時的に
知ることができれば、図６に示すように画面中の有効画
面内でウインドウ領域を設けて、整数比（Ｎ）を求めた
後は縦縞画像を出力しないようにしても良い。
ウインドウ領域内に縦縞画像を出力するようにした場合
について述べたが、本発明はこれに限らず、ＨＤとドツ
トクロツクＤCLK1との周波数の整数比（Ｎ）を一時的に
知ることができれば、図６に示すように画面中の有効画
面内でウインドウ領域を設けて、整数比（Ｎ）を求めた
後は縦縞画像を出力しないようにしても良い。
【００４４】さらに上述の実施例においては、Ｌ字形状
のウインドウ領域内に縦縞画像を出力するようにした場
合について述べたが、本発明はこれに限らず、Ｖブラン
ク領域の中及び又はＨブランク領域の中だけでウインド
ウ領域を設けて、ＨＤとドツトクロツクＤCLK1との周波
数の整数比（Ｎ）を求めるようにしても良い。
のウインドウ領域内に縦縞画像を出力するようにした場
合について述べたが、本発明はこれに限らず、Ｖブラン
ク領域の中及び又はＨブランク領域の中だけでウインド
ウ領域を設けて、ＨＤとドツトクロツクＤCLK1との周波
数の整数比（Ｎ）を求めるようにしても良い。
【００４５】さらに上述の実施例においては、ＶＣＯ１
０が出力するドツトクロツクＤCLK1を分周器１１で１／
２に分周するようにした場合について述べたが、本発明
はこれに限らず、色信号Ｓ１を伝送するケーブル７の伝
送帯域に応じてドツトクロツクＤCLK1を１／４に分周す
るようにしても良い。この場合、ウインドウ領域内に映
し出される画像は、２ドツトごとにレベルが変わる縦縞
画像となる。
０が出力するドツトクロツクＤCLK1を分周器１１で１／
２に分周するようにした場合について述べたが、本発明
はこれに限らず、色信号Ｓ１を伝送するケーブル７の伝
送帯域に応じてドツトクロツクＤCLK1を１／４に分周す
るようにしても良い。この場合、ウインドウ領域内に映
し出される画像は、２ドツトごとにレベルが変わる縦縞
画像となる。
【００４６】
【発明の効果】上述のように本発明によれば、第１のＰ
ＬＬ回路から出力される原色信号の位相と同期した第１
のドツトクロツクに基づいて、当該第１のドツトクロツ
クの周波数と画像信号に応じた水平同期信号の周波数と
の整数比を求めることにより、水平同期信号の位相と同
期したジツタの少ない第２のドツトクロツクを上記整数
比を用いて再生し得る第２のＰＬＬ回路を構成すること
ができ、かくして通常に入力するコンピユータの画像信
号だけから、当該画像信号に応じた原色信号の位相と同
期したジツタの少ない第２のドツトクロツクを発生し得
るドツトクロツク発生回路及び表示装置を実現できる。
ＬＬ回路から出力される原色信号の位相と同期した第１
のドツトクロツクに基づいて、当該第１のドツトクロツ
クの周波数と画像信号に応じた水平同期信号の周波数と
の整数比を求めることにより、水平同期信号の位相と同
期したジツタの少ない第２のドツトクロツクを上記整数
比を用いて再生し得る第２のＰＬＬ回路を構成すること
ができ、かくして通常に入力するコンピユータの画像信
号だけから、当該画像信号に応じた原色信号の位相と同
期したジツタの少ない第２のドツトクロツクを発生し得
るドツトクロツク発生回路及び表示装置を実現できる。
【図１】本発明の一実施例による液晶デイスプレイモニ
タの構成を示す略線図である。
タの構成を示す略線図である。
【図２】本発明の一実施例による縦縞画像を出力するウ
インドウ領域の位置及び形状を示す略線図である。
インドウ領域の位置及び形状を示す略線図である。
【図３】本発明の一実施例によるドツトクロツク発生回
路内で用いられる各信号の波形を示す略線図である。
路内で用いられる各信号の波形を示す略線図である。
【図４】本発明の一実施例によるドツトクロツク発生回
路の構成を示すブロツク図である。
路の構成を示すブロツク図である。
【図５】本発明の一実施例によるウインドウ発生回路の
一列を示すブロツク図である。
一列を示すブロツク図である。
【図６】他の実施例による縦縞画像を映し出すウインド
ウの位置及び形状を示す略線図である。
ウの位置及び形状を示す略線図である。
【図７】従来のコンピユータ画像をＣＲＴモニタに表示
する場合の例を示す略線図である。
する場合の例を示す略線図である。
１……パーソナルコンピユータ、２……ＣＴＲモニタ、
４……液晶デイスプレイモニタ、５……ドツトクロツク
発生回路、６……ビデオ出力回路、３、７……ケーブ
ル、８、１２……エツジパルス発生器、９、２０……位
相比較器、１０、１９……ＶＣＯ、１１……分周器、１
３……ウインドウ発生回路、１４、２１……チヤージポ
ンプ、１５、２２……ループフイルタ、１６、３１……
カウンタ、１７……ラツチ回路、１８……プログラマブ
ルカウンタ、３２、３３……組合せ回路、３４、３５…
…ＡＮＤ回路、３６〜３８……ＤＥＲＡＹ、３９、４０
……ＥＸＮＯＲ回路、４１、４２……Ｄフリツプフロツ
プ、４３……ＯＲ回路。
４……液晶デイスプレイモニタ、５……ドツトクロツク
発生回路、６……ビデオ出力回路、３、７……ケーブ
ル、８、１２……エツジパルス発生器、９、２０……位
相比較器、１０、１９……ＶＣＯ、１１……分周器、１
３……ウインドウ発生回路、１４、２１……チヤージポ
ンプ、１５、２２……ループフイルタ、１６、３１……
カウンタ、１７……ラツチ回路、１８……プログラマブ
ルカウンタ、３２、３３……組合せ回路、３４、３５…
…ＡＮＤ回路、３６〜３８……ＤＥＲＡＹ、３９、４０
……ＥＸＮＯＲ回路、４１、４２……Ｄフリツプフロツ
プ、４３……ＯＲ回路。
Claims (4)
- 【請求項１】第１の制御電圧に応じた発振周波数でなる
第１のドツトクロツクを出力する第１の電圧制御発振器
と、外部入力される画像信号に応じた原色信号の位相と
上記第１のドツトクロツクの位相とを比較して位相差に
応じた第１の電圧を出力する第１の位相比較器と、上記
第１の電圧に応じた上記第１の制御電圧を上記第１の電
圧制御発振器に出力する第１のフイルタ回路とでなる第
１のＰＬＬ回路と、 上記第１のＰＬＬ回路より出力される第１のドツトクロ
ツクと上記画像信号に応じた水平同期信号との周波数の
整数比を出力するカウンタと、 上記第１のドツトクロツクの位相と上記原色信号の位相
とを比較するタイミング信号を上記第１のＰＬＬ回路に
与える制御手段と、 第２の制御電圧に応じた発振周波数でなる第２のドツト
クロツクを出力する第２の電圧制御発振器と、上記カウ
ンタから入力された上記整数比に基づいて上記第２のド
ツトクロツクを分周する分周器と、上記水平同期信号の
位相と上記分周器により分周された第２のドツトクロツ
クの位相とを比較して位相差に応じた第２の電圧を出力
する第２の位相比較器と、上記第１のフイルタ回路とは
異なる時定数を有し、上記第２の電圧に応じた上記第２
の制御電圧を上記第２の電圧制御発振器に出力する第２
のフイルタ回路とでなる第２のＰＬＬ回路とを具えるこ
とを特徴とするドツトクロツク発生回路。 - 【請求項２】上記制御手段は、垂直同期信号及び上記水
平同期信号に基づいて画面上の所定位置に所定形状の領
域を設け、上記原色信号の輝点が当該領域内に存在する
場合に上記第１のドツトクロツクと上記原色信号との位
相を比較させるタイミング信号を上記第１の位相比較器
に与えることを特徴とする請求項１に記載のドツトクロ
ツク発生回路。 - 【請求項３】上記第１のフイルタ回路の時定数は、上記
第２のフイルタ回路の時定数より小さな値に設定される
ことを特徴とする請求項１に記載のドツトクロツク発生
回路。 - 【請求項４】第１の制御電圧に応じた発振周波数でなる
第１のドツトクロツクを出力する第１の電圧制御発振器
と、外部入力される画像信号に応じた原色信号の位相と
上記第１のドツトクロツクの位相とを比較して位相差に
応じた第１の電圧を出力する第１の位相比較器と、上記
第１の電圧に応じた上記第１の制御電圧を上記第１の電
圧制御発振器に出力する第１のフイルタ回路とでなる第
１のＰＬＬ回路と、 上記第１のＰＬＬ回路より出力される第１のドツトクロ
ツクと上記画像信号に応じた水平同期信号との周波数の
整数比を出力するカウンタと、 上記第１のドツトクロツクの位相と上記原色信号の位相
とを比較するタイミング信号を上記第１のＰＬＬ回路に
与える制御手段と、 第２の制御電圧に応じた発振周波数でなる第２のドツト
クロツクを出力する第２の電圧制御発振器と、上記整数
比に基づいて上記第２のドツトクロツクを分周する分周
器と、上記水平同期信号の位相と上記分周器により分周
された第２のドツトクロツクの位相とを比較して位相差
に応じた第２の電圧を出力する第２の位相比較器と、上
記第１のフイルタ回路とは異なる時定数を有し、上記第
２の電圧に応じた上記第２の制御電圧を上記第２の電圧
制御発振器に出力する第２のフイルタ回路とでなる第２
のＰＬＬ回路と、 上記原色信号、上記水平同期信号、垂直同期信号及び上
記第２のドツトクロツクに基づいて画像を表示する表示
手段とを具えることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34777995A JPH09166970A (ja) | 1995-12-15 | 1995-12-15 | ドツトクロツク発生回路及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34777995A JPH09166970A (ja) | 1995-12-15 | 1995-12-15 | ドツトクロツク発生回路及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09166970A true JPH09166970A (ja) | 1997-06-24 |
Family
ID=18392525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34777995A Pending JPH09166970A (ja) | 1995-12-15 | 1995-12-15 | ドツトクロツク発生回路及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09166970A (ja) |
-
1995
- 1995-12-15 JP JP34777995A patent/JPH09166970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686968A (en) | Synchronizing signal generation circuit | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP2011150373A (ja) | 表示パネル制御回路および表示パネル制御方法 | |
| JP3142705B2 (ja) | ドットマトリクス型表示装置 | |
| KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| JPS60217779A (ja) | 表示装置 | |
| JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
| JPH09166970A (ja) | ドツトクロツク発生回路及び表示装置 | |
| US6597403B1 (en) | System for generating horizontal synchronizing signal compatible with multi-scan | |
| US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP2755324B2 (ja) | ブランキング回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP3118809B2 (ja) | 同期回路 | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JP3257490B2 (ja) | 同期保護回路及び方法 | |
| JPH06167946A (ja) | カラ−液晶表示装置 | |
| JPS585626B2 (ja) | 映像信号の合成方法 | |
| JPS6051838B2 (ja) | パタン信号発生装置 | |
| JPH07298204A (ja) | 映像信号処理装置 |