JPS60217779A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60217779A JPS60217779A JP59074365A JP7436584A JPS60217779A JP S60217779 A JPS60217779 A JP S60217779A JP 59074365 A JP59074365 A JP 59074365A JP 7436584 A JP7436584 A JP 7436584A JP S60217779 A JPS60217779 A JP S60217779A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- display clock
- clock signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば電話回線を伝送路として利用するビデ
オテックス（キャプテン）等の文字画像情報システムに
おいて必要な、テレビジョン受像機用の同期信号、表示
クロック信号等の信号を発＆：七訃六指会姿庄Ｈ脇ｊ聞
十入− 背景技術とその問題点 ビデオテックス（キャプテン）等の文字画像情報システ
ムにおいては、とれに使用される表示装置としてのカラ
ーテレビジョン受像機用の垂直、水平同期信号、色副搬
送波（３，５８ＭＨｚ ）等の信号・表示用の表示クロ
ック信号（例えばキャプテンの場合は５．７２７ ＭＨ
ｚ ）が必要である。従来、これらの信号は第１図に示
すような信号発生回路にて発生されている。
オテックス（キャプテン）等の文字画像情報システムに
おいて必要な、テレビジョン受像機用の同期信号、表示
クロック信号等の信号を発＆：七訃六指会姿庄Ｈ脇ｊ聞
十入− 背景技術とその問題点 ビデオテックス（キャプテン）等の文字画像情報システ
ムにおいては、とれに使用される表示装置としてのカラ
ーテレビジョン受像機用の垂直、水平同期信号、色副搬
送波（３，５８ＭＨｚ ）等の信号・表示用の表示クロ
ック信号（例えばキャプテンの場合は５．７２７ ＭＨ
ｚ ）が必要である。従来、これらの信号は第１図に示
すような信号発生回路にて発生されている。
同図において、（１）は３．５８ ＭＨｚの４倍の周波
数、即ち１４．３２Ｗ（ｚの信号を発生する発振器でら
）、この発振信号はテレビ同期信号発生回路（２）に供
給される。そして、このテレビ同期信号発生回路（２）
よシ垂直同期信号Ｐｖ及び水平同期信号Ｐ□が発生され
る。
数、即ち１４．３２Ｗ（ｚの信号を発生する発振器でら
）、この発振信号はテレビ同期信号発生回路（２）に供
給される。そして、このテレビ同期信号発生回路（２）
よシ垂直同期信号Ｐｖ及び水平同期信号Ｐ□が発生され
る。
また、発振器（１）よ多の１４．３２ＭＨｚの発振信号
は、分周器（３）にて４分周され、この分周器（３）よ
シ３．５８ＭＨｚの色副搬送波ＳＣが得られる。この場
合、水平同期信号ＰＩＩ及び色副搬送波ＳＣは、発振器
（１）よシの発振信号に基づいて形成されたものである
から位相同期状態にある。
は、分周器（３）にて４分周され、この分周器（３）よ
シ３．５８ＭＨｚの色副搬送波ＳＣが得られる。この場
合、水平同期信号ＰＩＩ及び色副搬送波ＳＣは、発振器
（１）よシの発振信号に基づいて形成されたものである
から位相同期状態にある。
また、分局器（３）よシの３．５８ ＭＨｚの色副搬送
波ＳＣは、分周器（４）にて５分周された後位相比較器
（５）に供給される。
波ＳＣは、分周器（４）にて５分周された後位相比較器
（５）に供給される。
また、この第１図において、（６）は電圧制御型発周比
及び１の分周比を有する分周カウンタ（７）及び（８）
を介して位相比較器（５）に供給され、上述した３、５
８ ＭＨｚの色副搬送波ＳＣの５分周された信号と位相
比較される。この位相比較器（５）からの比較誤差信号
ハ、ローパスフィルタ（９）を介して発振器（６）に制
御電圧として供給される。従って、この発振器（６）よ
シは１１．４５４ ＭＨｚの発振信号が出力され、分局
器（７）より５．７２７ＭＨｚの信号が得られ、これが
表示クロック信号ＣＬＫとされる。この場合、当然のこ
となから、表示クロック信号ＣＬＫは色刷送波ＳＣと位
相同期状態にある。
及び１の分周比を有する分周カウンタ（７）及び（８）
を介して位相比較器（５）に供給され、上述した３、５
８ ＭＨｚの色副搬送波ＳＣの５分周された信号と位相
比較される。この位相比較器（５）からの比較誤差信号
ハ、ローパスフィルタ（９）を介して発振器（６）に制
御電圧として供給される。従って、この発振器（６）よ
シは１１．４５４ ＭＨｚの発振信号が出力され、分局
器（７）より５．７２７ＭＨｚの信号が得られ、これが
表示クロック信号ＣＬＫとされる。この場合、当然のこ
となから、表示クロック信号ＣＬＫは色刷送波ＳＣと位
相同期状態にある。
上述したように、５．７２７■２の表示クロック信号Ｃ
ＬＫは、３．５８ ＭＨｚの色副搬送波ｓｃの旦倍の周
波数をもっておシ、位相同期する場合、色副搬送波ＳＣ
の５分周したものと、表示クロック信号ＣＬＫを８分周
したものとで位相同期がとられる。そのため、表示クロ
ック信号ＣＬＫ （第２図ＡＶｃ図示）と色副搬送波Ｓ
Ｃ（第２図Ｂに図示）との位相差は、この第２図に示す
ようにＰ１〜Ｐ５までの５ポイントの状態を有する。ま
た、上述したように、水平同期信号ＰＨは、色副搬送波
ＳＣと位相同期関係にあるから、この水平同期信号ＰＨ
（立上シ）と表示クロック信号ＣＬＫ （立上り）との
位相差も第２図Ｃ−Ｇに示すようにＰ１〜Ｐ５までの５
ポイントの状態を有する。
ＬＫは、３．５８ ＭＨｚの色副搬送波ｓｃの旦倍の周
波数をもっておシ、位相同期する場合、色副搬送波ＳＣ
の５分周したものと、表示クロック信号ＣＬＫを８分周
したものとで位相同期がとられる。そのため、表示クロ
ック信号ＣＬＫ （第２図ＡＶｃ図示）と色副搬送波Ｓ
Ｃ（第２図Ｂに図示）との位相差は、この第２図に示す
ようにＰ１〜Ｐ５までの５ポイントの状態を有する。ま
た、上述したように、水平同期信号ＰＨは、色副搬送波
ＳＣと位相同期関係にあるから、この水平同期信号ＰＨ
（立上シ）と表示クロック信号ＣＬＫ （立上り）との
位相差も第２図Ｃ−Ｇに示すようにＰ１〜Ｐ５までの５
ポイントの状態を有する。
この場合、水平同期信号ＰＩＩと表示クロック信号ＣＬ
Ｋとの位相差が、Ｐ、〜Ｐ５のどのポイントを取るかは
、テレビ同期信号発生回路（２）を構成するカウンタ等
の初期状態、位相比較器（５）、発振器（６）等よシな
るＰＬＬ （フェーズ・ロック・ループ）回路の引き込
み時間等の影響を受け、電源投入時の初期状態で決定さ
れる。
Ｋとの位相差が、Ｐ、〜Ｐ５のどのポイントを取るかは
、テレビ同期信号発生回路（２）を構成するカウンタ等
の初期状態、位相比較器（５）、発振器（６）等よシな
るＰＬＬ （フェーズ・ロック・ループ）回路の引き込
み時間等の影響を受け、電源投入時の初期状態で決定さ
れる。
ところで、ビデオテックス（キャプテン）等の文字画像
情報システムにおいては、文字画像情報をテレビジョン
受像機に表示する場合、水平方向の表示位置が水平同期
信号ＰＨを基準として、所定位置（時間）であると決め
られている。従って、その表示位置を示すパルス（以下
、表示位置パルスという）が回路上必要となる。
情報システムにおいては、文字画像情報をテレビジョン
受像機に表示する場合、水平方向の表示位置が水平同期
信号ＰＨを基準として、所定位置（時間）であると決め
られている。従って、その表示位置を示すパルス（以下
、表示位置パルスという）が回路上必要となる。
従来、この表示位置パルスは、表示クロック信号ＣＬＫ
が５．７２７ ＭＨｚであるので、図示せずも水平同期
信号Ｐ、 （立上シ）でカウンタ等をリセット（あるい
はプリセット）シ、表示クロック信号ＣＬＫ（立上シ）
をカウントすることで作成されている。
が５．７２７ ＭＨｚであるので、図示せずも水平同期
信号Ｐ、 （立上シ）でカウンタ等をリセット（あるい
はプリセット）シ、表示クロック信号ＣＬＫ（立上シ）
をカウントすることで作成されている。
しかしながら、上述したように水平同期信号Ｐ。
と表示クロック信号ＣＬＫとは、位相差をＰ、〜Ｐ５ま
での５ポイント取る可能性がある。このポイントが、ポ
イントＰ、のように水平同期信号ＰＨ（立上シ）と表示
クロック信号ＣＬＫ （立上＃））との位置が近接した
ところとなれば（電源投入時の状態でいくらでも取シ得
る）、水平同期信号ＰＨがなくなる点で、表示りｐツク
信号ＣＬＫ 、即ち表示位置パルスを形成するカウンタ
のクロック信号から見ると、このカウンタのリセット（
あるいはプリセット）が解除されたのか、されていない
のか分らない状態となる。そのため、このカウンタのカ
ウント開始が、極端な場合には１水平期間毎Ｋｌクロッ
ク分異なシ、表示位置パルスがｌクロック分ずれること
がある。そして、これによシテレビジョン受像機の再生
画面上に水平方向のジッターが生じることがある。
での５ポイント取る可能性がある。このポイントが、ポ
イントＰ、のように水平同期信号ＰＨ（立上シ）と表示
クロック信号ＣＬＫ （立上＃））との位置が近接した
ところとなれば（電源投入時の状態でいくらでも取シ得
る）、水平同期信号ＰＨがなくなる点で、表示りｐツク
信号ＣＬＫ 、即ち表示位置パルスを形成するカウンタ
のクロック信号から見ると、このカウンタのリセット（
あるいはプリセット）が解除されたのか、されていない
のか分らない状態となる。そのため、このカウンタのカ
ウント開始が、極端な場合には１水平期間毎Ｋｌクロッ
ク分異なシ、表示位置パルスがｌクロック分ずれること
がある。そして、これによシテレビジョン受像機の再生
画面上に水平方向のジッターが生じることがある。
発明の目的
本発明は斯る点に鑑みてなされたもので、表示クロック
信号と水平同期信号とが常に一定位相関係（例えば、表
示クロック信号の立上シと水平同期信号の立上）が一致
しないような位相関係）で得られるよう忙した信号発生
回路を提供するものである。
信号と水平同期信号とが常に一定位相関係（例えば、表
示クロック信号の立上シと水平同期信号の立上）が一致
しないような位相関係）で得られるよう忙した信号発生
回路を提供するものである。
発明の概要
本発明による信号発生回路は上記目的を達成するため発
振器と、こ、の発振器からの発振信号に基づいて水平同
期信号が発生される同期信号発生回路と、上記発振信号
が分周されて色副搬送波が形成される分周器と、この色
副搬送波が比較信号として供給され、表示クロック信号
が形成されるＰＬＬ回路と、上記色副搬送波と上記表示
クロック信号とが所定位相差を有するポイントを検出す
る検出手段とを有し、上記検出手段の出力にょシ上記同
期信号発生回路の動作が制御されるようにしたことを特
徴とするものである。
振器と、こ、の発振器からの発振信号に基づいて水平同
期信号が発生される同期信号発生回路と、上記発振信号
が分周されて色副搬送波が形成される分周器と、この色
副搬送波が比較信号として供給され、表示クロック信号
が形成されるＰＬＬ回路と、上記色副搬送波と上記表示
クロック信号とが所定位相差を有するポイントを検出す
る検出手段とを有し、上記検出手段の出力にょシ上記同
期信号発生回路の動作が制御されるようにしたことを特
徴とするものである。
このように構成することＫよシ、表示り四ツク信号と水
平同期信号とが常に一定位相関係（例えば表示クロック
信号の立上りと水平同期信号の立上シが一致しないよう
な位相関係）で得られる。
平同期信号とが常に一定位相関係（例えば表示クロック
信号の立上りと水平同期信号の立上シが一致しないよう
な位相関係）で得られる。
実施例
以下、第３図を参照しながら本発明による信号発生回路
の一実施例について説明しよう。この第３図において第
１図と対応する部分には同一符号を付し、その詳細説明
は省略する。
の一実施例について説明しよう。この第３図において第
１図と対応する部分には同一符号を付し、その詳細説明
は省略する。
同図において、（２’）はテレビ同期信号発生回路であ
シ、発振器（１）よＪ） １４．３２ ＭＨｚの発振信
号がそのクロック端子ＣＫＫ供給される。そして、この
発振信号に基づいて垂直同期信号Ｐｖ及び水平同期信号
ＰＨが発生される。このテレビ同期信号発生回路（２′
）はリセット端子ＲＥＳＥＴを有しておシ、このリセッ
ト端子ＲＥＳＥＴに低レベル”０＃の信号が供給されて
いる間はリセット状態（例えばこれを構成するカウンタ
がリセット状態）とされたまま保持され、この端子ＲＥ
ＳＥＴ Ｋ高しベル゛１″の信号が供給されて始めて動
作が開始される。
シ、発振器（１）よＪ） １４．３２ ＭＨｚの発振信
号がそのクロック端子ＣＫＫ供給される。そして、この
発振信号に基づいて垂直同期信号Ｐｖ及び水平同期信号
ＰＨが発生される。このテレビ同期信号発生回路（２′
）はリセット端子ＲＥＳＥＴを有しておシ、このリセッ
ト端子ＲＥＳＥＴに低レベル”０＃の信号が供給されて
いる間はリセット状態（例えばこれを構成するカウンタ
がリセット状態）とされたまま保持され、この端子ＲＥ
ＳＥＴ Ｋ高しベル゛１″の信号が供給されて始めて動
作が開始される。
また、上述した第１図例と同様に、発振器（１）よシの
１４．３２ ＭＨｚの発振信号は、分周器（３）にて４
分周され、この分局器（３）よｌ） ３．５８ ＭＨｚ
の色副搬送波ＳＣが得られる。そしで、この色副搬送波
ＳＣは、分周器（４）にて５分周された後位相比較器（
５）に供給されるＯ また、ＰＬＬ回路を構成する電圧制御型発振器（６）よ
シの発振信号は、分局器αＱに供給されて１６分周され
た後位相比較器（５）に供給され、上述した３、５８
ＭＨｚの色副搬送波ＳＣの５分周された信号と位相比較
される。分周器αＱは、例えばＯ〜１５迄カウントする
アップモードのカウンタで構成される。
１４．３２ ＭＨｚの発振信号は、分周器（３）にて４
分周され、この分局器（３）よｌ） ３．５８ ＭＨｚ
の色副搬送波ＳＣが得られる。そしで、この色副搬送波
ＳＣは、分周器（４）にて５分周された後位相比較器（
５）に供給されるＯ また、ＰＬＬ回路を構成する電圧制御型発振器（６）よ
シの発振信号は、分局器αＱに供給されて１６分周され
た後位相比較器（５）に供給され、上述した３、５８
ＭＨｚの色副搬送波ＳＣの５分周された信号と位相比較
される。分周器αＱは、例えばＯ〜１５迄カウントする
アップモードのカウンタで構成される。
この位相比較器（５）からの比較誤差信号はローパスフ
ィルタ（９）を介して発振器（６）に制御電圧として供
給される。従って、この発振器（６）よシは１１．４５
４ＭＨｚの発振信号ＣＬＫｏ（第４図Ａに図示）が出力
される。
ィルタ（９）を介して発振器（６）に制御電圧として供
給される。従って、この発振器（６）よシは１１．４５
４ＭＨｚの発振信号ＣＬＫｏ（第４図Ａに図示）が出力
される。
またこの第３図において、αめはタイマー回路を示し、
このタイマー回路αカには発振器（６）よシ発振信号Ｃ
ＬＫ、が供給される。このタイマー回路α優においては
、例えばその供給される発振信号ＣＬＫｏがカウントさ
れ、上述したＰＬＬ回路が安定するまでの所定時間、そ
の出力側に低レベル”０＃の信号が、その後高レベル″
１＃の信号が出力されるようになされている。このタイ
マー回路α命の出力信号はアンド回路（６）の一方の入
力端子に供給される。
このタイマー回路αカには発振器（６）よシ発振信号Ｃ
ＬＫ、が供給される。このタイマー回路α優においては
、例えばその供給される発振信号ＣＬＫｏがカウントさ
れ、上述したＰＬＬ回路が安定するまでの所定時間、そ
の出力側に低レベル”０＃の信号が、その後高レベル″
１＃の信号が出力されるようになされている。このタイ
マー回路α命の出力信号はアンド回路（６）の一方の入
力端子に供給される。
またこの第３図において、（２）は３．５８ ＭＨｚの
色副搬送波ＳＣ（第４図Ｃに図示）の立上シと発振器（
６）よシの１１．４５４ ＭＨｚの発振信号ＣＬＫｏ
（第４図Ａに図示）の立上シとが一致するポ身ントＰ、
を検出するための検出回路である。即ちこの検出回路α
ＩＫは、例えば分局器α０を構成するカウンタの各ビッ
トの信号が供給され、これ・より、第４図ＦＫ示すよう
にこのカウンタのカウント値が最大（カウンタがダウン
モードの場合には最小）となっているｌクロック期間（
発振信号ＣＬＫ０の１周期）、即ちポイントＰ、の直前
の１クロック期間のみ高レベルｆ′１″となる検出信号
ＳＭが得られる。そして、この検出信号ＳＭはアンド回
路（ロ）の他方の入力端子に供給される。
色副搬送波ＳＣ（第４図Ｃに図示）の立上シと発振器（
６）よシの１１．４５４ ＭＨｚの発振信号ＣＬＫｏ
（第４図Ａに図示）の立上シとが一致するポ身ントＰ、
を検出するための検出回路である。即ちこの検出回路α
ＩＫは、例えば分局器α０を構成するカウンタの各ビッ
トの信号が供給され、これ・より、第４図ＦＫ示すよう
にこのカウンタのカウント値が最大（カウンタがダウン
モードの場合には最小）となっているｌクロック期間（
発振信号ＣＬＫ０の１周期）、即ちポイントＰ、の直前
の１クロック期間のみ高レベルｆ′１″となる検出信号
ＳＭが得られる。そして、この検出信号ＳＭはアンド回
路（ロ）の他方の入力端子に供給される。
アンド回路（６）の出力信号はＪ−にフリッグフロツｆ
α→のＪ端子に供給される。このフリップフロップα→
のに端子は接地され、そのクロック端子ＣＫには発振器
（６）の発振信号（第４図ＡＫ図示）がクロック信号と
して供給される。
α→のＪ端子に供給される。このフリップフロップα→
のに端子は接地され、そのクロック端子ＣＫには発振器
（６）の発振信号（第４図ＡＫ図示）がクロック信号と
して供給される。
また、正の直流電圧子Ｂが供給される電源端子（ト）は
時定数回路を構成する抵抗器α→及びコンデンサα力の
直列回路を介して接地され、この抵抗器αＧ及びコンデ
ンサｃＬ′ｉ）の接続点Ｐに得られる信号が７リツプフ
ロツプａ４のクリア端子ｄ厘に供給される。
時定数回路を構成する抵抗器α→及びコンデンサα力の
直列回路を介して接地され、この抵抗器αＧ及びコンデ
ンサｃＬ′ｉ）の接続点Ｐに得られる信号が７リツプフ
ロツプａ４のクリア端子ｄ厘に供給される。
この接続点Ｐには電源投入後所定期間Ｔ０（抵抗器α・
及びコンデンサα力の時定数で決まる）、低レベル″′
Ｏ”となる信号が得られる。
及びコンデンサα力の時定数で決まる）、低レベル″′
Ｏ”となる信号が得られる。
フリラグフロップα噌の出力端子ＱＫ得られる信号Ｓ、
は、上述したテレビ同期信号発生回路（２つのリセット
端子ＲＥＳＥＴ Ｋ供給される。
は、上述したテレビ同期信号発生回路（２つのリセット
端子ＲＥＳＥＴ Ｋ供給される。
また、この信号ＳＱはＤフリップ７誼ッグα→のクリア
端子ＣＬＲＫ供給される。このフリップフロップ（１１
のクロック端子ＣＫには発振器（６）の発振信号ＣＬＫ
ｏ（第４図Ａに図示）が供給され、このフリップフロッ
プ０呻は、この発振信号ＣＬＫ、の立上シで動作するよ
うになされている。この７リツプフロツプ（財）の出力
端子Ｑに得られる信号はそのＤ端子に供給され、その出
力端子ＱよＦ） ５．７２７ ＭＨｚの表示クロック信
号ＣＬＫが出力される。
端子ＣＬＲＫ供給される。このフリップフロップ（１１
のクロック端子ＣＫには発振器（６）の発振信号ＣＬＫ
ｏ（第４図Ａに図示）が供給され、このフリップフロッ
プ０呻は、この発振信号ＣＬＫ、の立上シで動作するよ
うになされている。この７リツプフロツプ（財）の出力
端子Ｑに得られる信号はそのＤ端子に供給され、その出
力端子ＱよＦ） ５．７２７ ＭＨｚの表示クロック信
号ＣＬＫが出力される。
なお、第４図Ｂに示すものは第１図例における表示クロ
ック信号ＣＬＫ ％同図ＤＫ示すものは分周器αＱの出
力信号、同図Ｅに示すものは分周器（４）の出力信号で
ある。
ック信号ＣＬＫ ％同図ＤＫ示すものは分周器αＱの出
力信号、同図Ｅに示すものは分周器（４）の出力信号で
ある。
本例は以上のように構成されているので以下のような動
作をする。
作をする。
電源が投入されると、接続点ｐには所定期間Ｔ０だけ低
レベル″θ″の信号が得られ、これが７リツプフロツプ
α４のクリア端子ＣＬＨに供給される。
レベル″θ″の信号が得られ、これが７リツプフロツプ
α４のクリア端子ＣＬＨに供給される。
従って、フリップフロップαゆは、このＴ。の期間クリ
ア状態を維持し、その出力端子Ｑに得られる信号Ｓは低
レベル″０＃である。この信号Ｓ、はテレビ同期信号発
生回路（２つのＲＥＳＥＴ端子に供給されるので、この
Ｔの期間、このテレビ同期信号発生口路（２つはリセッ
ト状態が維持され、動作は開始されない。また、信号Ｓ
Ｑは７リツプフロツプ０椋のクリア端子ＣＬＲに供給さ
れるので、この期間このフリッグフロツプα時はクリア
状態を維持し、その出力端子Ｑから表示クロック信号Ｃ
ＬＫは得られない。
ア状態を維持し、その出力端子Ｑに得られる信号Ｓは低
レベル″０＃である。この信号Ｓ、はテレビ同期信号発
生回路（２つのＲＥＳＥＴ端子に供給されるので、この
Ｔの期間、このテレビ同期信号発生口路（２つはリセッ
ト状態が維持され、動作は開始されない。また、信号Ｓ
Ｑは７リツプフロツプ０椋のクリア端子ＣＬＲに供給さ
れるので、この期間このフリッグフロツプα時はクリア
状態を維持し、その出力端子Ｑから表示クロック信号Ｃ
ＬＫは得られない。
次に、発振器（６）２位相比較器（５）等よシなるＰＬ
Ｌ回路が安定する所定期間経過後にタイマー回路αカの
出力側に高レベル″′１″の信号が得られ、これがアン
ド回路（６）の一方の入力端子に供給される。また、検
出回路（２）からは第４図Ｈに示すような検出信号ＳＭ
が得られ、これがアンド回路（６）の他方の入力端子に
供給される。従って、この検出信号ＳＭの高レベルとな
る期間ｔ。−ｔｌ、アンド回路（６）の出力側よシフリ
ップフロップα４のＪ端子忙は高レベル″′１＃の信号
が供給される。
Ｌ回路が安定する所定期間経過後にタイマー回路αカの
出力側に高レベル″′１″の信号が得られ、これがアン
ド回路（６）の一方の入力端子に供給される。また、検
出回路（２）からは第４図Ｈに示すような検出信号ＳＭ
が得られ、これがアンド回路（６）の他方の入力端子に
供給される。従って、この検出信号ＳＭの高レベルとな
る期間ｔ。−ｔｌ、アンド回路（６）の出力側よシフリ
ップフロップα４のＪ端子忙は高レベル″′１＃の信号
が供給される。
このとき、上述した所定期間Ｔ０が経過していると、時
点ｔ、において７リツｆ７０ツ２α◆の出力端子ＱＩＣ
得られる信号８．（第４図Ｇに図示）は低しベル″′０
＃カラ高レベル″′１＃となる。フリップフロツノα搬
のに端子は接地されているのであるから、フリップフロ
ラ７°αゆは時点ｔ、以後この状態を維持する。
点ｔ、において７リツｆ７０ツ２α◆の出力端子ＱＩＣ
得られる信号８．（第４図Ｇに図示）は低しベル″′０
＃カラ高レベル″′１＃となる。フリップフロツノα搬
のに端子は接地されているのであるから、フリップフロ
ラ７°αゆは時点ｔ、以後この状態を維持する。
時点ｔ１において、フリップフロップα→の出力端子Ｑ
に得られる信号Ｓ、が高レベル″１＃となると、この信
号ＳＱがテレビ同期信号発生回路（２′）のリセット端
子ＲＥＳＥＴに供給されるので、このテレビ同期信号発
生回路（２′）はこの時点ｔ１からその動作を開始する
。また、この時点ｔ１において、信号Ｓ、が高レベル″
１＃となると、フリップ７０ツゾａ→のクリア状態は解
除される。そして、この時点ｔ、において、７リツゾフ
ロツゾα呻のＤ端子にはその出力端子互よシ高レベル°
゛１″の信号が供給されているので、その出力端子Ｑか
らは、時点ｔ、よシ１クロック期間後の時点ｔ２から５
．７２７ ＭＨｚの表示り胃ツ４、信号ＣＬＫ （第４
図Ｈに口糸）が出力される。
に得られる信号Ｓ、が高レベル″１＃となると、この信
号ＳＱがテレビ同期信号発生回路（２′）のリセット端
子ＲＥＳＥＴに供給されるので、このテレビ同期信号発
生回路（２′）はこの時点ｔ１からその動作を開始する
。また、この時点ｔ１において、信号Ｓ、が高レベル″
１＃となると、フリップ７０ツゾａ→のクリア状態は解
除される。そして、この時点ｔ、において、７リツゾフ
ロツゾα呻のＤ端子にはその出力端子互よシ高レベル°
゛１″の信号が供給されているので、その出力端子Ｑか
らは、時点ｔ、よシ１クロック期間後の時点ｔ２から５
．７２７ ＭＨｚの表示り胃ツ４、信号ＣＬＫ （第４
図Ｈに口糸）が出力される。
このように本例によれば、テレビ同期信号発生回路（２
′）の動作が開始された時点ｔ、よシ１クロッ ゛り分
径の時点ｔ２から５．７２７ ＭＨｚの表示クロック信
号ＣＬＫが出力されるようになされているので、水平同
期信号ＰＨ（第４図Ｉに図示）の立上ルは表示クロック
信号ＣＬＫ （第４図Ｈに図示）の立下シと常に一致（
第４図において時点ｔ３参照）することとなる。換言す
れば、本例においては表示クロック信号ＣＬＫの立上シ
と水平同期信号Ｐ８の立上シとが一致することはない。
′）の動作が開始された時点ｔ、よシ１クロッ ゛り分
径の時点ｔ２から５．７２７ ＭＨｚの表示クロック信
号ＣＬＫが出力されるようになされているので、水平同
期信号ＰＨ（第４図Ｉに図示）の立上ルは表示クロック
信号ＣＬＫ （第４図Ｈに図示）の立下シと常に一致（
第４図において時点ｔ３参照）することとなる。換言す
れば、本例においては表示クロック信号ＣＬＫの立上シ
と水平同期信号Ｐ８の立上シとが一致することはない。
従って、本例の信号発生回路よシ得られる表示クロック
信号ＣＬＫと水平同期信号ＰＩＩとを使用して表示位置
ノ４ルスを形成すれば、その形式位置は常に一定で賛助
することがない。そのため、表示画面に水平方向のジッ
ターを生じることがない。
信号ＣＬＫと水平同期信号ＰＩＩとを使用して表示位置
ノ４ルスを形成すれば、その形式位置は常に一定で賛助
することがない。そのため、表示画面に水平方向のジッ
ターを生じることがない。
発明の効果
以上述べた実施例からも明らかなように、本発明による
信号発生回路によれば、発振器と、この発振器からの発
振信号に基づいで水平同期信号が発生される同期信号発
生回路と、上記発振□信号が分周されて色副搬送波が形
成される分周器と、この色副搬送波が比較信号として供
給され、表示クロック信号が形成されるＰＬＬ回路と、
上記色副搬送波と上記表示クロック信号とが所定位相差
を有するポイントを検出する検出手段とを有し、上記検
出手段の出力によシ上記同期信号発生回路の動作が制御
されるようになされたものである。従って本発明によれ
ば、表示クロック信号と水平同期信号とを、例えばこれ
らの立上シが一致しないような一定位相関係で常に得る
ことができる。従って、上述したようにこれらの信号を
利用して表示位置ノＪ？ルスを形成した場合、その形成
位置は、電源投入時等の初期状態によらず常に一定とな
る。
信号発生回路によれば、発振器と、この発振器からの発
振信号に基づいで水平同期信号が発生される同期信号発
生回路と、上記発振□信号が分周されて色副搬送波が形
成される分周器と、この色副搬送波が比較信号として供
給され、表示クロック信号が形成されるＰＬＬ回路と、
上記色副搬送波と上記表示クロック信号とが所定位相差
を有するポイントを検出する検出手段とを有し、上記検
出手段の出力によシ上記同期信号発生回路の動作が制御
されるようになされたものである。従って本発明によれ
ば、表示クロック信号と水平同期信号とを、例えばこれ
らの立上シが一致しないような一定位相関係で常に得る
ことができる。従って、上述したようにこれらの信号を
利用して表示位置ノＪ？ルスを形成した場合、その形成
位置は、電源投入時等の初期状態によらず常に一定とな
る。
つまり、本発明による信号発生回路よシ得られる表示ク
ロック信号及び水平同期信号を利用して形成された表示
位置パルスを使用すれば、表示画面水平方向にジッター
を生じることがなくなる。
ロック信号及び水平同期信号を利用して形成された表示
位置パルスを使用すれば、表示画面水平方向にジッター
を生じることがなくなる。
第１図は信号発生回路の従来例を示す構成図、第２図は
その説ＢＡＫ供する線図、第３図は本発明による信号発
生回路の一実施例を示す構成図、第４図はその説明に供
する線図である。 （１）は発振器、（２’）はテレビ同期信号発生回路、
（３） （４）及びαＯは夫々分周器、（５）は位相比
較器、（６）は電圧制御型発振器、α→は検出回路、α
→はＪ−にフリツ７°７０ツブ、α枠はＤフリップフロ
ップである。
その説ＢＡＫ供する線図、第３図は本発明による信号発
生回路の一実施例を示す構成図、第４図はその説明に供
する線図である。 （１）は発振器、（２’）はテレビ同期信号発生回路、
（３） （４）及びαＯは夫々分周器、（５）は位相比
較器、（６）は電圧制御型発振器、α→は検出回路、α
→はＪ−にフリツ７°７０ツブ、α枠はＤフリップフロ
ップである。
Claims (1)
- 発振器と、この発振器からの発振信号に基づいて水平同
期信号が発生される同期信号発生回路と、上記発振信号
が分周されて色副搬送波が形成される分周器と、この色
副搬送波が比較信号として供給され、表示クロック信号
が形成されるＰＬＬ回路と、上記色副搬送波と上記表示
クロック信号とが所定位相差を有するポイントを検出す
る検出手段とを有し、上記検出手段の出力によシ上記同
期信号発生回路の動作が制御されるようにしたことを特
徴とする信号発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074365A JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
| AU40973/85A AU581883B2 (en) | 1984-04-13 | 1985-04-10 | Signal generator circuit |
| CA000478972A CA1248596A (en) | 1984-04-13 | 1985-04-12 | Signal generator circuit |
| US06/722,355 US4617594A (en) | 1984-04-13 | 1985-04-12 | Signal generator circuit |
| EP85302625A EP0159893B1 (en) | 1984-04-13 | 1985-04-15 | Signal generator circuits |
| DE8585302625T DE3587002T2 (de) | 1984-04-13 | 1985-04-15 | Signalgeneratorschaltungen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074365A JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60217779A true JPS60217779A (ja) | 1985-10-31 |
| JPH0644818B2 JPH0644818B2 (ja) | 1994-06-08 |
Family
ID=13545053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074365A Expired - Lifetime JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4617594A (ja) |
| EP (1) | EP0159893B1 (ja) |
| JP (1) | JPH0644818B2 (ja) |
| AU (1) | AU581883B2 (ja) |
| CA (1) | CA1248596A (ja) |
| DE (1) | DE3587002T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177821B1 (en) | 1999-04-19 | 2001-01-23 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with frequency multiplication circuit |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US4970596A (en) * | 1988-09-07 | 1990-11-13 | North American Philips Corp. | Pseudo line locked write clock for picture-in-picture video applications |
| AU618411B2 (en) * | 1988-10-13 | 1991-12-19 | Sony Corporation | Flicker reduction apparatus |
| KR0157585B1 (ko) * | 1993-09-24 | 1998-12-15 | 김광호 | 디스크재생장치의 동기내삽회로 및 동기상태검출회로 |
| JP3846735B2 (ja) * | 1994-12-06 | 2006-11-15 | フィリップス エレクトロニクス ネムローゼ フェン ノートシャップ | 垂直位置−ジッタ除去 |
| US5675273A (en) * | 1995-09-08 | 1997-10-07 | International Business Machines Corporation | Clock regulator with precision midcycle edge timing |
| JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
| US10476708B2 (en) | 2016-04-13 | 2019-11-12 | The Boeing Company | Methods and apparatus to implement a signal scrambler |
| US10439754B2 (en) | 2016-04-13 | 2019-10-08 | The Boeing Company | Methods and apparatus to implement a third-order signal scrambler |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1593424A (en) * | 1977-09-26 | 1981-07-15 | Philips Electronic Associated | Television receiver arrangement |
| JPS6033030B2 (ja) * | 1978-12-23 | 1985-07-31 | ソニー株式会社 | 同期信号発生器 |
| US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
| JPS5860886A (ja) * | 1981-10-07 | 1983-04-11 | Hitachi Ltd | クロツク発生回路 |
| JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
| JPS58111977A (ja) * | 1981-12-25 | 1983-07-04 | ソニー株式会社 | カラ−表示回路 |
| JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
-
1984
- 1984-04-13 JP JP59074365A patent/JPH0644818B2/ja not_active Expired - Lifetime
-
1985
- 1985-04-10 AU AU40973/85A patent/AU581883B2/en not_active Ceased
- 1985-04-12 US US06/722,355 patent/US4617594A/en not_active Expired - Lifetime
- 1985-04-12 CA CA000478972A patent/CA1248596A/en not_active Expired
- 1985-04-15 EP EP85302625A patent/EP0159893B1/en not_active Expired - Lifetime
- 1985-04-15 DE DE8585302625T patent/DE3587002T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177821B1 (en) | 1999-04-19 | 2001-01-23 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with frequency multiplication circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3587002T2 (de) | 1993-07-22 |
| EP0159893B1 (en) | 1993-01-20 |
| EP0159893A2 (en) | 1985-10-30 |
| DE3587002D1 (de) | 1993-03-04 |
| AU4097385A (en) | 1985-10-17 |
| AU581883B2 (en) | 1989-03-09 |
| JPH0644818B2 (ja) | 1994-06-08 |
| EP0159893A3 (en) | 1988-07-27 |
| US4617594A (en) | 1986-10-14 |
| CA1248596A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120993B2 (ja) | 複合規格オン・スクリーン表示を有する映像制御装置 | |
| KR860000089B1 (ko) | 수평주사 주파수 체배회로 | |
| JPH071423B2 (ja) | パルス発生回路 | |
| JPS60217779A (ja) | 表示装置 | |
| JP3331894B2 (ja) | Ｐｌｌ回路 | |
| US4490741A (en) | Synchronization signal stabilization for video image overlay | |
| JPH10229504A (ja) | 同期処理回路 | |
| US4670774A (en) | Video format signal generator with improved synchronization system | |
| JPS6161308B2 (ja) | ||
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| KR100258625B1 (ko) | 카메라의 선형동기펄스 위상가변장치 | |
| JPH024087A (ja) | Ｐｌｌ回路 | |
| JPS5843325Y2 (ja) | 同期信号発生器 | |
| JP2719044B2 (ja) | 映像信号処理装置 | |
| JPH0322773A (ja) | 位相同期型発振回路 | |
| JPS6150549B2 (ja) | ||
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPS6223515B2 (ja) | ||
| JPS6159034B2 (ja) | ||
| JPH0229092A (ja) | バーストゲートパルス発生回路 | |
| JPH0758633A (ja) | Ｐｌｌ回路 | |
| JPH03228473A (ja) | 同期信号発生回路 | |
| JPS6144436B2 (ja) | ||
| JPH01129293A (ja) | 表示クロック再生装置 | |
| JPH02311094A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |