JPH02311094A - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明位相同期ループ回路の詳細を以下の項目に従って
説明する。

Ａ、産業上の利用分野 Ｂ９発明の概要 Ｃ１従来技術［第４図］ Ｄ０発明が解決しようとする課題［第５図乃至第７図］ Ｅ０課題を解決するための手段 Ｆ、実施例［第１図乃至第３図コ ａ３回路構成［第１図］ ｂ、！Ｉｌ１作［第２図］ Ｃ１作用［第３図］ Ｇ１発明の効果 （Ａ、産業上の利用分野） 本発明は新規な位相同期ループ回路に関する。

詳しくは、位相比較回路の出力する補正信号が常に同一
極性となるように、その後段に配置されたローパスフィ
ルタを構成するコンデンサと並列に定電流手段を設ける
ようにした新規な位相同期ループ回路を提供しようとす
るものであり、特に分周比の大きな分周回路を有するデ
ィジタルＰＬＬ回路をマルチスキャンシステム等におけ
るＡ／Ｄ　（又はＤ／Ａ）変換用のクロックジェネレー
タあるいは、画像信号に文字信号等をスーパーインポー
ズ（画像合成）する際のキャラクタ−ジェネレータ用の
クロック発生回路や、ＰｉｎＰ（２画面テレビ）システ
ム等における小画面作成時のメモリのリード信号用クロ
ック発生回路等に適用する場合に発生しがちな出力信号
の時間的なゆらぎ、所謂ジッターの低減を図ることがで
き、この他、サンプリングレートを異にする場合のオー
ディオディジタル回路や、ＴＢＣ（時間軸補正）回路、
ディジタルスキャンコンバータ等に広く適用することが
可能である。

（Ｂ、発明の概要） 本発明位相同期ループ回路は、位相比較回路と、その後
段に配置されたローパスフィルタと、該ローパスフィル
タの出力電圧に応じて発振周波数が変化する電圧制御発
振回路と、該電圧制御発振回路の出力信号を分周して位
相比較回路にフィードバックする分周回路とを備えた位
相同期ループ回路において、ローパスフィルタを構成す
るコンデンサと並列に定電流手段を設け、位相比較点間
におけるコンデンサの電荷流出又は流入経路を形成し、
位相比較回路の出力する補正信号の極性が常時同一とな
るようにし、これによって、位相比較回路に入力される
人力信号と分周回路からの信号との間の位相差が常に遅
れ位相又は進み位相となるように制御を行ない、位相比
較点間における両信号の位相差のバラツキを低減し、ジ
ッターの低減を図ることができるようにしたものである
。

（Ｃ，従来技術）［第４図］ 一般に、映像信号のサンプリングを行なうような場合に
は、第４図に示すような、位相同期ループ回路ａ（以下
、車にｒＰＬＬ回路」と呼ぶ。）を用いて水平同期信号
に基づいてサンプリング用のクロック信号を作り出すこ
とが多い。

図中すは信号入力端子であり、位相比較回路Ｃの一方の
入力端子に接続されており、位相比較回路Ｃの出力信号
はローパスフィルタｄと電圧制御発振回路ｅを介して出
力端子ｆに送出される。

ｇは分周回路であり、電圧制御発振回路ｅの出力するパ
ルス信号を分周してその出力を位相比較回路Ｃの上記他
方の入力端子に送出してフィードバックをかけるために
設けられている。

（Ｄ、発明が解決しようとする課題）［第５図乃至第７
図］ ところで、上記したようなＰＬＬ回路回路比力するクロ
ック信号にあっては、第５図のグラフ曲線りに示すよう
に時間経過に伴ってクロック周波数が周波数ｆ。。を中
心に幅Ｗで上下に振動しているため、このようなりロッ
ク信号をもとにサンプリングされた画像データがそのま
ま表示装置の画面上に映し出されると、ジッターが生じ
てしまうという問題がある。

このことは第６図に示す概略的なタイムチャート図から
理解される。尚、図中Ａは、所定位置のみに黒色部分を
含むモノクロ映像信号、Ｂは水平同期信号、Ｃは分周回
路ｇの出力信号、Ｄは位相比較回路Ｃの出力信号を各々
示しており、Ｄ中破線で示す部分はオープン状態を表し
ている。また、Ｅはローパスフィルタｂの出力電圧、Ｆ
はクロック信号を示しており、Ｇは周波数ｆ　ｏｃを基
準としたクロック周波数の変化を示している。

上記したＰＬＬ回路回路比ック状態にあるときには位相
比較回路Ｃの不感帯に基づく最小検出時間分の位相ずれ
だけは避けられない。即ち、クロック信号Ｆは位相比較
点毎に位相の遅れと進みとを交互にくり返しており、１
水平走査期間（ＩＨ）中における分周回路ｇのクロック
カウント期間にバラツキが発生し、隣り合う水平走査期
間におけるクロックカウント期間の差がジッターとして
現われるためである。つまり、第６図における左側の水
平走査期間中はｍ番号のクロック信号のタイミングで映
像信号Ａの具部分がサンプリングされるのに対し、右側
の水平走査期間中は映像信号Ａの具部分がｍ−１番目の
クロック信号のタイミングでサンプリングされるため、
第７図（Ａ）に示すように表示画面ｉ上では具部分に対
応した画素ｊ、ｊ、・・・はＩＨ毎に画面の左右方向に
ずれて位置され、肉眼では、第７図（Ｂ）のように上下
方向に延びるジグザグの縦線にとして見えることになる
。

尚、第６図及び第７図（Ａ）においては話を簡単にする
ため、画素ｊ１　ｊ、・・・のずれは１ピツチとし、走
査方式も順次走査を行なうものとしているが、実際の飛
越し走査の場合であっても、同一フィールドの隣接ラス
ター間において、クロック周波数の変動幅Ｗに応じた画
素ずれ（例えば、仮にクロック数８００個に対して１％
の周波数変動が生じるとすると画素８ヶ分のずれを生じ
る。）の発生が避けられないことは容易に推測されると
ころである。

そして、上述したジッター防止策としては通常、水平同
期信号の周波数が既知である場合にはＰＬＬ回路回路間
ループ伝達関数の計算上ローパスフィルタの時定数を妥
当な値に選定することによってジッターの発生を抑えて
いる程度であり、マルチスキャンモニターのようにＮＴ
ＳＣ方式以外の、様々な水平周波数をもつ映像信号に対
応し得る装置にあっては、このような方法では広範囲の
水平周波数に亘ってジッターが発生しないようにＰＬＬ
回路回路間計を行うことは困難であり、何らかの対処法
が望まれていた。

（Ｅ、課題を解決するための手段） そこで、上記した課題を解決するために本発明位相同期
ループ回路は、ローパスフィルタを構成するコンデンサ
と並列に定電流手段を設け、位相比較点間におけるコン
デンサの電荷流出又は流入経路を形成し、位相比較回路
の出力する補正信号の極性が常時同一となるようにした
ものである。

従って、本発明によれば、位相比較回路に入力される入
力信号と分周回路からの信号との間の位相差が常に遅れ
位相又は進み位相となるように制御されるので、位相比
較点間における両信号の位相差のバラツキが小さくなり
、ジッターの低減を図ることかできる。

（Ｆ、実施例）［第１図乃至第３図］ 以下に、本発明位相同期ループ回路の詳細を図示した実
施例に従って説明する。尚、実施例は本発明位相同期ル
ープ回路を映像信号のサンプリング用クロックジェネレ
ーターに適用した例を示すものである。

（ａ、回路構成）［第１図］ 図中１はＰＬＬ回路である。

２は信号入力端子であり、図示しない同期分離回路から
の水平同期信号が入力される。

３は位相比較回路であり、その一方の入力端子が上記信
号入力端子２に接続され、他方の入力端子が後述する分
周回路の出力端子に接続されており、二つの入力信号の
位相差及び周波数差に対応した電圧を出力する機能を有
している。

４は抵抗であり、その一方の端子が位相比較回路３の出
力端子に接続され、他方の端子が接地されている。

５はローパスフィルタであり、位相比較回路３で生じる
高周波成分を除去したり、ＰＬＬ回路１の同期特性、応
答特性を決定するものである。

ローパスフィルタ５としては、例えば、ラグ・リード・
フィルタが用いられ、抵抗６の一端が位相比較回路３の
出力端子に接続され、その他端が増幅器７の入力端子に
接続されており、また、抵抗８の一端が抵抗６と増幅器
７との間に接続され、かつ、他端がコンデンサ９を介し
て接地された構成となっている。そして、位相比較点間
においてはコンデンサ９に蓄えられた電荷が抵抗４．６
．８を介して定電流Ｉとして流出し、これによフてロー
パスフィルタ５の出力電圧が徐々に低下するようになっ
ている。尚、抵抗４はローパスフィルタ５の入力側に設
ける代わりにコンデンサ９に並列に設けるようにしても
良い。

１０は上記ローパスフィルタ５の後段に配置された電圧
制御発振回路であり、ローパスフィルタ５からの制御電
圧に応じた周波数のクロック信号を発生して出力端子１
１に送出するようになっている。

１２は分周回路であり、所定の分周比、例えば、１水平
走査期間（ＩＨ）中にａＯＯ個のサンプリング用クロッ
ク信号が発生されるものとすると、１／８００の分周出
力を作り出して位相比較回路３に送出し、これによって
フィードバックループが形成されるように設けられてい
る。

そして、出力端子１１かうのクロック信号は図示しない
サンプルホールド回路用のクロックパルスとして利用さ
れ、サンプリングされた画像情報はＡ／Ｄ変換回路を経
た後メモリ内に一旦記憶されてから再び読み出されてＤ
／Ａ変換によってアナログ信号に戻され、画像信号とし
て所定の映像表示装置の画面上に映し出されることにな
る。

（ｂ、動作）［第２図］ 次に、上記したＰＬＬ回路１の動作について説明する。

尚、第２図に示す記号「Ａ」〜ｒＧＪの意味は前述した
第６図における「Ａ」〜「Ｇ」の意味と同じであるので
、その説明は省略する。

ＰＬＬ回路１がロック状態にあるときには位相比較回路
３の出力する補正信号りの極性が常に同一方向、例えば
、水平同期信号Ｂに対して分周出力Ｃの位相が遅れ位相
となるように制御される。

これは、従来のＰＬＬ回路ａにあフてはローパスフィル
タｄにおける出力側インピーダンスは高く、かつ、位相
比較点以外の時には位相比較回路Ｃ側のインピーダンス
が高いので、ローパスフィルタ５の出力電圧Ｅは次の位
相比較点迄略一定に保持されるため、この間クロック周
波数が略一定となるのに対し、本発明に係るＰＬＬ回路
１にあっては隣り合う位相比較点間においてローパスフ
ィルタ５のコンデンサ９に蓄えられた電荷が抵抗４を介
して流出するので、水平走査期間の終期に近づくにつれ
てクロック周波数が徐々に低下してくるためである。

よって、クロック信号Ｆのパルス間隔Ｐｗは水平走査期
間の初期では短く、後期に近づくにつれて長くなり、分
周回路１２が所定のパルス数のクロック信号をカウント
する期間のバラツキが低減し、水平同期信号Ｂと分周出
力Ｃどの位相差０軍、θ２、θ３、・・・のバラツキが
低減される。

（ｃ、作用）［第３図］ しかして、隣り合う水平走査期間における水平同期信号
Ｂと分周出力Ｃどの位相差の偏差が画面上のジッターと
して反映されるので、この偏差の低減がジッター防止に
つながることは容易に理解される。

よって、映像信号Ａの具部分は水平走査期間中において
常にｍ番目のクロック信号のタイミングでサンプリング
されるので、第３図（Ａ）に示すように表示画面１３上
ではこれに対応した画素１４．１４、・・・は縦一列に
整列することになり、肉眼で見たときには第３図（Ｂ）
に示すように上下方向に延びる直線１５となり、ジッタ
ーのない画面となる。

（Ｇ、発明の効果） 以上に記載したところから明らかなように、本発明位相
同期ループ回路は、位相比較回路と、その後段に配置さ
れたローパスフィルタと、該ローパスフィルタの出力電
圧に応じて発振周波数が変化する電圧制御発振回路と、
該電圧制御発振回路の出力信号を分周して位相比較回路
にフィードバックする分周回路とを備えた位相同期ルー
プ回路において、ローパスフィルタを構成するコンデン
サと並列に定電流手段を設け、位相比較点間におけるコ
ンデンサの電荷流出又は流入経路を形成し、位相比較回
路の出力する補正信号の極性が常時同一となるようにし
たことを特徴とする。

従って、本発明によれば、位相比較回路に入力される人
力信号と分周回路からの信号との間の位相差が常に遅れ
位相又は進み位相となるように制御されるので、位相比
較点間における両信号の位相差のバラツキが小さくなり
、ジッターの低減を図ることができ、しかも、これによ
って回路構成の複雑化を招く、こともない。

尚、前記した実施例においては、ローパスフィルタの入
力段に設けられた抵抗４の一端を接地してコンデンサの
電荷流出経路を形成し、分周出力が入力信号に対して常
に遅れ位相となるように制御を行うようにしたが、本発
明位相同期ループ回路の技術的範囲がこれのみに限られ
る訳ではなく、抵抗４の一端を正電源に接続してコンデ
ンサへの電荷流入経路を形成し、分周出力の人力信号に
対する位相関係が常に進み位相となるようにしても良く
、また、ローパスフィルタとしては前述したラグ・リー
ド・フィルタに限らず、例えば、ＲＣ・アクティブフィ
ルタを用いて、その演算増幅器の入出力端子間に接続さ
れる抵抗及びコンデンサに並列に定電流手段を設けるよ
うにしても良いことは勿論である。

【図面の簡単な説明】

第１図乃至第３図は本発明位相同期ループ回路の実施の
一例を示すものであり、第１図は回路ブロック図、第２
図は動作を説明するための概略的なタイムチャート図、
第３図（Ａ）は第２図に示した映像信号に対応した表示
画面上の画素配列を示す説明図、第３図（Ｂ）は画像表
示状態を示す説明図、第４図乃至第７図は従来の位相同
期ループ回路の一例を示すもので、第４図は基本構成を
示す回路ブロック図、第５図はロック時におけるクロッ
ク周波数の時間経過を概略的に示す説明図、第６図は動
作を説明するための概略的なタイムチャート図、第７図
は問題点を示すための説明図である。 符号の説明 １・・・位相同期ループ回路、 ３・・・位相比較回路、 ４・・・定電流手段、 ５・・・ローパスフィルタ、 ９・・・コンデンサ、 １０・・・電圧制御発振回路、 １２・・・分周回路 出　願　人　ソニー株式会社 代理人弁理士　　小　　松　　祐　　治１・　イ立相同
期ループ回路 ３　・　位相比較回路 ４　　定電；晟手段 ５　　ローパスフィルタ ９・　・コンテーンサ １０　　・・電圧制御発振回路 １２・　分局回路 、、丁０ ４パシ、ｊ （，１１ ′碍 回路７０、・、り図 第１０ （／ＩＩ） （Ｂ） 第５図 ！　　　鳴　　　　リ　　　ｑ　　　　１　　　（う（
Ａ） （Ｂ） 問題？！、を示すた帥の故唄図 第７図

Claims (1)

1. 【特許請求の範囲】 位相比較回路と、その後段に配置されたローパスフィル
   タと、該ローパスフィルタの出力電圧に応じて発振周波
   数が変化する電圧制御発振回路と、該電圧制御発振回路
   の出力信号を分周して位相比較回路にフィードバックす
   る分周回路とを備えた位相同期ループ回路において、 ローパスフィルタを構成するコンデンサと並列に定電流
   手段を設け、位相比較点間におけるコンデンサの電荷流
   出又は流入経路を形成し、位相比較回路の出力する補正
   信号の極性が常時同一となるようにした ことを特徴とする位相同期ループ回路