JPH05344377A - タイミング発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 位相ロックをかけずに時間軸変換を行う映像
信号処理装置における垂直同期信号発生に好適なタイミ
ング発生装置に関するもので、安定した垂直同期信号を
発生できるタイミング発生装置を実現することを目的と
する。 【構成】 フレームパルス入力端子１に供給される映像
信号に同期したフレームパルス（外部ＦＰ）とフレーム
カウンタ４のキャリー出力（内部ＦＰ）およびラインカ
ウンタ３のアドレス出力にしたがって少なくとも１／２
水平期間同期信号および１水平期間同期信号を発生する
水平基準信号発生回路１０を設け、外部ＦＰによるリセ
ット動作前に内部ＦＰによるリセット動作が行われた場
合に、外部ＦＰによるリセット以前に不要なパルスが発
生しないように内部ＦＰによるタイミング発生を制御す
ることにより、安定した垂直同期信号が発生できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号のフレーム周
波数はそのままで異なるライン周波数に変換する時間軸
変換（例えばハイビジョン信号からＮＴＳＣ信号への変
換）を位相ロックをかけずに行う映像信号処理装置にお
ける垂直同期信号発生に好適なタイミング発生装置に関
するものである。

【０００２】

【従来の技術】時間軸変換は、変換に必要な容量の非同
期書き込み／読みだし可能のメモリを用いて行うことが
できる。

【０００３】厳密に時間軸変換を行うためには、位相ロ
ックループ（以下ＰＬＬと略す）を構成し、時間軸変換
前のシステムクロックに対して変換後のシステムクロッ
クを位相ロックさせて行うことが必要である。

【０００４】しかしながら、ＰＬＬを構成するには位相
比較器や電圧制御型の発振子などが必要となりコストア
ップになるとともに、変換前と変換後のシステムクロッ
ク周波数の比が簡単な整数比にならない場合には回路規
模が増大し実用的ではなくなる。

【０００５】ＰＬＬを構成せず、フレーム周波数を変え
ないで時間軸変換を行う場合のタイミング発生装置の基
本的な回路構成のブロック図を図８に示す。

【０００６】図８において、１は時間軸変換前の映像信
号に同期したフレームパルス（以下外部ＦＰと呼ぶ）を
供給するフレームパルス入力端子、２、１１はＡＮＤ回
路、３は１水平期間を計測するラインカウンタ、４は１
垂直期間を計測するフレームカウンタ、５はラインカウ
ンタ３のアドレス出力にしたがって１／２水平期間同期
信号（以下１／２Ｈパルスと略す）を出力するラインタ
イミング生成回路、６はラインタイミング生成回路５の
出力を２分周し、１水平期間同期信号（以下１Ｈパルス
と略す）を出力する分周回路、７はフレームカウンタ４
のアドレス出力にしたがって垂直同期原信号（１フレー
ム内のフィールド分割が不均等。ＮＴＳＣ方式では１フ
レームが５２５水平期間であるのに対して各フィールド
への割当を例えば２６３／２６２水平期間とする。）お
よびフィールド交番信号を出力するフレームタイミング
生成回路、８は１／２Ｈパルス、１Ｈパルスおよびフィ
ールド交番信号を用いて垂直同期原信号から、フィール
ド間隔が均等の垂直同期信号を発生する垂直同期信号発
生回路、９は垂直同期信号出力端子である。

【０００７】以上のように構成された従来のタイミング
発生装置について、以下その動作を説明する。

【０００８】ラインカウンタ３は、ＡＮＤ回路１１を介
して供給される外部ＦＰおよびラインカウンタ３自身の
キャリー出力がＬＯＷレベルの期間に同期式リセット動
作を行い、外部ＦＰによるリセット動作が終了してから
１水平期間ごとにキャリー出力をフレームカウンタ４へ
供給する。また、計測途中経過をアドレス出力としてラ
インタイミング生成回路５に供給する。

【０００９】ラインタイミング生成回路５は、ラインカ
ウンタ３のアドレス出力にしたがって外部ＦＰを基準に
した１／２Ｈパルスを発生し、信号線５３を介して分周
回路６および垂直同期信号発生回路８に供給する。

【００１０】分周回路６は、例えば非同期式リセット入
力を持つＤ−ＦＦで構成し、ＡＮＤ回路２を介して供給
される外部ＦＰおよびフレームカウンタ４のキャリー出
力がＬＯＷレベルの期間に非同期式リセット動作を行
い、Ｄ−ＦＦの反転出力をデータ入力とすることによ
り、クロック入力である１／２Ｈパルスと立ち上がり位
相が揃った１Ｈパルスを発生し、垂直同期信号発生回路
８に供給する。

【００１１】フレームカウンタ４は、ＡＮＤ回路２を介
して供給される外部ＦＰおよびフレームカウンタ４自身
のキャリー出力（以下内部ＦＰと呼ぶ）がＬＯＷレベル
の期間に同期リセット動作を行い、外部ＦＰによるリセ
ット動作が終了してから１垂直期間ごとに内部ＦＰをＡ
ＮＤ回路２へ供給する。また、計測途中経過をアドレス
出力としてフレームタイミング生成回路７に供給する。

【００１２】フレームタイミング生成回路７は、フレー
ムカウンタ４のアドレス出力にしたがって外部ＦＰを基
準にした垂直同期原信号およびフィールド交番信号を発
生し、それぞれ信号線５５および信号線５６を介して垂
直同期信号発生回路８に供給する。

【００１３】垂直同期信号発生回路８は、例えば図９に
示すように、垂直同期原信号入力端子８０３に供給され
る垂直同期原信号の変化点を１Ｈパルス入力端子８０１
に供給される１Ｈパルスの立ち上がりに揃えるＤ−ＦＦ
８０５と、Ｄ−ＦＦ８０５の出力を所定の水平期間だけ
遅延する垂直同期位相補償回路８０６と、１／２Ｈパル
ス入力端子８０２に供給される１／２Ｈパルスを用いて
垂直同期位相補償回路８０６の出力を１／２水平期間だ
け遅延する遅延回路８０７と、フィールド交番信号入力
端子８０４に供給されるフィールド交番信号にしたがっ
て垂直同期位相補償回路８０６の出力か遅延回路８０７
の出力のどちらかを選択する切り換え回路８０８とによ
り構成する。

【００１４】このように構成した垂直同期信号発生回路
８において以下その動作を説明する。Ｄ−ＦＦ８０５
は、信号線５５を介して垂直同期原信号入力端子８０３
に供給される垂直同期原信号を信号線５４を介して１Ｈ
パルス入力端子８０１に供給される１Ｈパルスの立ち上
がりでラッチし、垂直同期位相補償回路８０６に供給す
る。

【００１５】垂直同期位相補償回路８０６は、１Ｈパル
スにしたがって所定の期間Ｄ−ＦＦ８０５の出力を遅延
し、遅延回路８０７および切り換え回路８０８の一方の
入力端子に供給する。

【００１６】遅延回路８０７は信号線５３を介して１／
２Ｈパルス入力端子８０２に供給される１／２Ｈパルス
を用いて垂直同期位相補償回路８０６の出力を１／２水
平期間遅延し、切り換え回路８０８のもう一方の入力端
子に供給する。

【００１７】切り換え回路８０８は、信号線５６を介し
てフィールド交番信号入力端子８０４に供給されるフィ
ールド交番信号がＬＯＷレベルの時には垂直同期位相補
償回路８０６の出力を選択し、ＨＩＧＨレベルの時には
遅延回路８０７を選択し、垂直同期信号出力端子８０９
に供給する。

【００１８】

【発明が解決しようとする課題】しかしながら前記のよ
うな従来の構成では、位相ロックをかけていないため
に、外部ＦＰによるフレームリセットのタイミングと内
部ＦＰによるフレームリセットのタイミングが一致しな
いために、フレームリセットが行われる近傍では表示映
像が水平方向に数ラインゆがんで表示される。しかしフ
レームリセットのタイミングを垂直のブランキング期間
内で行えば画面上には出ず、実用上は影響ない。そのた
めには、垂直同期信号の発生をフレームリセット近傍で
行う必要がある。このとき、外部ＦＰによるリセット動
作の前に内部ＦＰによるリセット動作が行われる場合に
は正規の垂直同期信号が発生できず最終映像が垂直方向
にダンシングするという課題を有していた。

【００１９】図１０、図１１を用いて、外部ＦＰによる
リセット動作の前に内部ＦＰによるリセット動作が行わ
れる場合の動作について説明する。ただし、図中の数字
は、従来例を示した図８および図９の図中の端子あるい
は信号線に対応している。

【００２０】図１０は従来のタイミング発生装置におけ
る１／２Ｈパルスと１Ｈパルスの発生を説明するための
波形図である。

【００２１】フレームパルス入力端子１に外部ＦＰが供
給されるより早くフレームカウンタ４に結合している信
号線５１に内部ＦＰが出力される場合には、ＡＮＤ回路
２の出力から信号線５２に外部ＦＰと内部ＦＰの両方が
連続して出力される。したがって、ラインカウンタ３、
フレームカウンタ４および分周回路６は両方のＦＰによ
り１フレーム内に２度リセット動作を行う。

【００２２】すなわち、信号線５４に出力される１Ｈパ
ルスは、内部ＦＰによりリセットされＬＯＷレベルにな
ったのち、タイミング生成回路５から信号線５３に出力
される内部ＦＰを基準に発生した１／２Ｈパルスの立ち
上がりで１度ＨＩＧＨレベルになる（図１０中のＡ
点）。その後外部ＦＰにより再びリセットされ、外部Ｆ
Ｐを基準に発生した１／２Ｈの立ち上がりで再度ＨＩＧ
Ｈレベルになる（図１０中のＢ点）。

【００２３】つまり１／２Ｈパルスと１Ｈパルスに外部
ＦＰによるリセット動作前に内部ＦＰを基準とした不要
なパルスがそれぞれ発生する。

【００２４】この時、図９に示す垂直同期信号発生回路
８において、垂直同期原信号が信号線８５１に図１１に
示すような関係で垂直同期位相補償回路８０６より出力
される位相関係−１について、まず説明する。この場
合、切り換え回路８０８は、入力端子８０４に供給され
るフィールド交番信号がＨＩＧＨレベルの期間は信号線
８５２を介して供給する遅延回路８０７の出力を、ＬＯ
Ｗレベルの期間は信号線８５１を介して供給する垂直同
期位相補償回路８０６の出力をそれぞれ選択する。そし
てフィールドを規定する立ち下がりの間隔が２６２．５
Ｈ／２６２．５Ｈの均等な垂直同期信号を垂直同期信号
出力端子８０９に供給する。この場合には、時間軸変換
した映像信号と垂直同期信号の関係が一致しており、モ
ニターに時間軸変換後の映像が正常に表示できる。

【００２５】次に、さらに位相補償のために垂直同期位
相補償回路８０６において３水平期間遅延した位相関係
−２の場合について説明する。この時、信号線８５１に
出力される垂直同期原信号は、一方のフィールド用のパ
ルスは３水平期間遅延されるのに対して、フレームリセ
ットされる方のフィールド用パルスは内部ＦＰを基準に
発生した不要なパルスで一度たたかれるため、実質的に
２水平期間しか遅延しなくなる。その結果、垂直同期信
号出力端子８０９にはフィールドを規定する立ち下がり
の間隔が２６３．５Ｈ／２６１．５Ｈの不均等な垂直同
期信号が出力される。この場合には、時間軸変換した映
像信号と垂直同期信号の関係が整合しないために、モニ
ターに表示した映像が垂直方向にダンシングすることに
なる。

【００２６】本発明はかかる点に鑑み、内部ＦＰによる
タイミング発生を制御することにより、時間軸変換を位
相ロックをかけずに行う映像信号処理装置においても安
定に動作するタイミング発生装置を提供することを目的
とする。

【００２７】

【課題を解決するための手段】上記目的を達するため、
第１の発明は、時間軸変換前の映像信号に同期したフレ
ーム周期パルスと内部発生のライン周期パルスを基準に
１水平期間を計測するラインカウント手段と、前記フレ
ーム周期パルスと内部発生のフレーム周期パルスを基準
に１垂直期間を計測するフレームカウント手段と、ライ
ンカウント手段の出力にしたがって水平タイミング発生
を行う水平基準信号発生手段と、フレームカウント手段
の出力にしたがって垂直タイミング発生を行うフレーム
タイミング生成手段と、水平基準信号発生手段およびフ
レームタイミング生成手段の出力にしたがって垂直同期
信号を発生する垂直同期信号発生手段とを備えることを
特徴とするタイミング発生装置である。

【００２８】第２の発明は、時間軸変換前の映像信号に
同期したフレーム周期パルスと内部発生の１／２ライン
周期パルスを基準に１／２水平期間を計測するハーフラ
インカウント手段と、前記フレーム周期パルスと内部発
生のフレーム周期パルスを基準に１垂直期間を計測する
フレームカウント手段と、ハーフラインカウント手段の
出力にしたがって水平タイミング発生を行うハーフライ
ンタイミング発生手段と、フレームカウント手段の出力
にしたがって垂直タイミング発生を行うフレームタイミ
ング生成手段と、ハーフラインタイミング発生手段およ
びフレームタイミング発生手段の出力にしたがって垂直
同期信号を発生する垂直同期信号発生手段とを備えるこ
とを特徴とするタイミング発生装置である。

【００２９】

【作用】第１の発明は前記した構成により、内部ＦＰに
よるリセット動作から外部ＦＰによるリセット動作を行
うまでの期間に不要なパルスが生じないように水平基準
信号発生手段を制御することにより、安定した垂直同期
信号発生を行う。。

【００３０】第２の発明は前記した構成により、ハーフ
ラインカウント手段により１／２水平期間に１回カウン
ト動作を行い、ハーフラインカウント手段のキャリー出
力を１水平期間の後半の１／２水平期間のみフレームカ
ウント手段へ供給するように制御することにより、回路
規模を削減するとともに、第１の発明と同様の安定した
垂直同期信号発生を行う。

【００３１】

【実施例】以下本発明の実施例について図面を参照して
詳細に説明する。ここで、従来例を示した図８および図
９とその目的および動作が同じものについては同一番号
を付して詳細な説明は省略する。

【００３２】図１は本発明の第１の実施例におけるタイ
ミング発生装置のブロック図を示すものである。

【００３３】図１において、１は外部ＦＰが供給される
フレームパルス入力端子、２、１１はＡＮＤ回路、３は
１水平期間を計測するラインカウンタ、１０はラインカ
ウンタ３のアドレス出力と外部ＦＰおよびフレームカウ
ンタ４のキャリー出力である内部ＦＰにしたがって、１
／２Ｈパルスおよび１Ｈパルスを発生する水平基準信号
発生回路、４は１垂直期間を計測するフレームカウン
タ、７はフレームカウンタ４のアドレス出力にしたがっ
て垂直同期原信号およびフィールド交番信号を出力する
フレームタイミング生成回路、８は１／２Ｈパルス、１
Ｈパルスおよびフィールド交番信号を用いて垂直同期原
信号からフィールド間隔が均等の一定の垂直同期信号を
発生する垂直同期信号発生回路、９は垂直同期信号出力
端子である。

【００３４】以上のように構成した第１の実施例のタイ
ミング発生装置において、水平基準信号発生回路１０を
図２に示すように、ＡＮＤ回路１０４と、ラインタイミ
ング生成回路１０５と、分周回路１０６と、遅延回路１
０７と、ＥＸ−ＯＲ回路１０８とにより構成した場合に
ついて、以下その動作を図３に示す波形図を用いて説明
する。

【００３５】ＡＮＤ回路１０４は、外部ＦＰ入力端子１
０１に供給される外部ＦＰおよび内部ＦＰ入力端子に供
給される内部ＦＰの論理積をとり、信号線１５１を介し
て分周回路１０６に供給する。

【００３６】ラインタイミング生成回路１０５は、ライ
ンアドレス入力端子１０３に供給されるラインカウンタ
３のアドレス出力にしたがって外部ＦＰを基準にし、信
号の立ち上がりが外部ＦＰおよび内部ＦＰのＬＯＷレベ
ル期間内で立ち上がるような位相関係で１／２Ｈパルス
発生し、信号線１５２を介してＤ−ＦＦ１０６に供給す
る。

【００３７】分周回路１０６は、例えば非同期式セット
入力を持つＤ−ＦＦで構成し、信号線１５１を介して供
給される外部ＦＰおよび内部ＦＰに対して次のように動
作する。まず内部ＦＰのＬＯＷレベルの期間に非同期セ
ット動作を行う。このセット動作中に信号線１５２を介
して供給される１／２Ｈパルスの立ち上がりが生じる
が、セット動作を優先するため、信号状態は変化しな
い。

【００３８】続いて供給される外部ＦＰのＬＯＷレベル
期間も、同様に１／２Ｈパルスの立ち上がりでは信号状
態は変化せず、次の１／２Ｈパルスの立ち上がりではじ
めてＬＯＷレベルに変化する。以降は、クロック入力で
ある１／２Ｈパルスと立ち上がり位相が揃った１Ｈパル
スを発生し、１Ｈパルス出力端子１０９、ＥＸ−ＯＲ回
路１０８の一方の入力端子および遅延回路１０７に供給
する。

【００３９】遅延回路１０７は、例えばＤ−ＦＦで構成
し、分周回路１０６の出力を所定の期間遅延し、ＥＸ−
ＯＲ回路１０８の他方の入力端子に信号線１５３を介し
て供給する。

【００４０】ＥＸ−ＯＲ回路１０８は、分周回路１０６
から１Ｈパルス出力端子１０９に供給される１Ｈパルス
と信号線１５３を介して供給される遅延回路１０７の出
力の信号レベルを比較し、信号レベルが不一致の期間、
ＨＩＧＨレベルを出力する。すなわち、１Ｈパルスの立
ち上がりおよび立ち下がりエッジ微分を行い、１Ｈパル
スと立ち上がりの位相が揃った１／２Ｈパルスを１／２
Ｈパルス出力端子１１０に供給する。

【００４１】こうして、内部ＦＰによるリセット動作か
ら外部ＦＰによるリセット動作までの期間内は、１Ｈパ
ルスおよび１／２Ｈパルスとも立ち上がりを１回にする
ことができ、不要パルスは発生しない。したがって位相
補償のために外部ＦＰを越えて垂直同期信号を遅延した
場合でも、フィールドを規定する立ち下がりの間隔が常
に均等な垂直同期信号が発生できる。

【００４２】次に、第１の実施例の水平基準信号発生回
路１０の他の構成例を図４に示す。図４に示すように、
ＡＮＤ回路１０４と、ラインタイミング生成回路５と、
遅延回路１１２と、フレームパルス位相差検出回路１１
１と、ラインタイミング生成回路５の出力とデータ保持
回路１１２の出力をフレームパルス位相差検出回路１１
１の出力にしたがって選択し、１／２Ｈパルスとして出
力する切り換え回路１１３と、切り換え回路１１３の出
力をＡＮＤ回路１０４の出力を基準に２分周し、１Ｈパ
ルスとして出力する分周回路１１４とより構成した場合
について、以下その動作を図５に示す波形図を用いて説
明する。

【００４３】ラインタイミング生成回路５は、ラインア
ドレス入力端子１０３に供給されるラインカウンタ３の
アドレス出力にしたがって外部ＦＰを基準にして、信号
の立ち上がりが外部ＦＰおよび内部ＦＰのＬＯＷレベル
期間が終了した後で立ち上がるような位相関係で１／２
Ｈパルス発生し、信号線１５５を介してデータ保持回路
１１２および切り換え回路１１３の一方の端子に供給す
る。

【００４４】データ保持回路１１２は、内部ＦＰの立ち
下がりで信号線１５５に供給されるラインタイミング生
成回路５の出力をラッチし、切り換え回路１１３の他方
の入力端子に供給する。

【００４５】フレームパルス位相差検出回路１１１は、
非同期式セット−リセットフリップフロップで構成し、
セット入力である内部ＦＰがＬＯＷレベルの期間はセッ
ト動作を行い、リセット入力である外部ＦＰがＬＯＷレ
ベルの期間はリセット動作を行う。そうして、内部ＦＰ
によるリセット動作と外部ＦＰによるリセット動作の時
間的間隔を検出し、切り換え回路１１３へ制御信号を供
給する。すなわち、フレームパルス位相差検出回路１１
１は、内部ＦＰの立ち下がりで信号がＬＯＷレベルから
ＨＩＧＨレベルに変化し、外部ＦＰの立ち下がりで信号
がＨＩＧＨレベルからＬＯＷレベルに変化する信号を信
号線１５４に供給する。

【００４６】切り換え回路１１３は、信号線１５４を介
して供給される制御信号がＨＩＧＨレベルの時は、信号
線１５６を介して供給されるデータ保持回路１１２の出
力を選択し、ＬＯＷレベルの時は信号線１５５を介して
供給されるラインタイミング生成回路５の出力を選択
し、１／２Ｈパルスとして１／２Ｈパルス出力端子１１
０および分周回路１１４に供給する。

【００４７】分周回路１１４は、例えば非同期式リセッ
ト入力を持つＤ−ＦＦで構成し、ＡＮＤ回路１０４を介
して供給される外部ＦＰおよび内部ＦＰに対して次のよ
うに動作する。まず、内部ＦＰのＬＯＷレベルの期間に
非同期リセット動作を行う。このリセット動作終了後に
は、１／２Ｈパルスの立ち上がりがないため、信号状態
は変化しない。続いて供給される外部ＦＰのＬＯＷレベ
ル期間で再びリセット動作を行うが、この時も信号状態
は変化しない。外部ＦＰによるリセット動作終了後、外
部ＦＰを基準に発生した１／２Ｈパルス入力端子１１０
に供給される１／２Ｈパルスの立ち上がりでＨＩＧＨレ
ベルに変化する。以降は、クロック入力である１／２Ｈ
パルスと立ち上がり位相が揃った１Ｈパルスを発生し、
１Ｈパルス出力端子１０９に供給する。

【００４８】こうして、内部ＦＰによるリセット動作か
ら外部ＦＰによるリセット動作までの期間内は、内部Ｆ
Ｐによるリセット動作の直前のラインタイミング生成回
路５の出力を保持し、外部ＦＰによるリセット動作後に
はじめて１Ｈパルスおよび１／２Ｈパルスの変化する
（立ち上がる）ようにすることができる。

【００４９】以上のようにこの実施例によれば、ＡＮＤ
回路１０４、ラインタイミング生成回路１０５、分周回
路１０６、遅延回路１０７およびＥＸ−ＯＲ回路１０８
を設けることにより、内部ＦＰによるリセット動作から
外部ＦＰによるリセット動作までの期間内では、１Ｈパ
ルスおよび１／２Ｈパルスとも立ち上がりを１回にする
ことができ、安定した垂直同期信号の発生ができる。

【００５０】また、ＡＮＤ回路１０４、遅延回路１１
２、フレームパルス位相差検出回路１１１、切り換え回
路１１３および分周回路１１４を設けることにより、内
部ＦＰによるリセット動作から外部ＦＰによるリセット
動作までの期間内では、１Ｈパルスおよび１／２Ｈパル
スの信号状態の変化がなく、外部ＦＰによるリセット動
作後に信号状態が変化するようにでき、安定した垂直同
期信号の発生ができるとともに、すべてのラインで先頭
が揃った形で水平期間を規定できるため、時間軸変換用
メモリの読みだし制御を簡単にすることができる。

【００５１】次に、本発明の第２の実施例のタイミング
発生装置について、図面を参照しながら説明する。図６
は本発明の第２の実施例におけるタイミング発生装置の
ブロック図を示すものである。

【００５２】図６において、１は外部ＦＰが供給される
フレームパルス入力端子、２、１１はＡＮＤ回路、１２
は１／２水平期間を計測するハーフラインカウンタ、１
３はハーフラインカウンタ１２のキャリー出力と信号線
５７を介して供給される１Ｈパルスとの論理和をとるＯ
Ｒ回路、１４はハーフラインカウンタ１２のアドレス出
力と外部ＦＰおよびフレームカウンタ４のキャリー出力
である内部ＦＰにしたがって、１／２Ｈパルスおよび１
Ｈパルスを発生するハーフラインタイミング信号発生回
路、４は１垂直期間を計測するフレームカウンタ、７は
フレームカウンタ４のアドレス出力にしたがって垂直同
期原信号およびフィールド交番信号を出力するフレーム
タイミング生成回路、８は１／２Ｈパルス、１Ｈパルス
およびフィールド交番信号を用いて垂直同期原信号から
フィールド間隔が均等の一定の垂直同期信号を発生する
垂直同期信号発生回路、９は垂直同期信号出力端子であ
る。

【００５３】以上のように構成した第２の実施例のタイ
ミング発生装置について以下その動作を図７に示す波形
図を用いて説明する。

【００５４】ハーフラインカウンタ１２は、信号線６２
を介して供給される外部ＦＰおよびハーフラインカウン
タ１２自身のキャリー出力がＬＯＷレベルの期間に同期
式リセット動作を行い、外部ＦＰによるリセット動作が
終了してから１／２水平期間ごとにキャリー出力を信号
線６０を介してＯＲ回路１３の一方の入力端子に供給す
る。また、計測途中経過をアドレス出力として、信号線
５９を介してハーフラインタイミング信号発生回路１４
に供給する。

【００５５】ハーフラインタイミング信号発生回路１４
は、信号線５９を介して供給されるハーフラインカウン
タ１２のアドレス出力にしたがって外部ＦＰを基準にし
た１／２Ｈパルスおよびデューティ比が５０％の１Ｈパ
ルスを発生し、信号線５８および信号線５７を介してそ
れぞれ垂直同期信号発生回路８に供給する。それととも
に、１Ｈパルスは信号線５７を介してＯＲ回路１３の他
方の入力端子にも供給する。

【００５６】ＯＲ回路１３は、信号線５７を介して供給
する１ＨパルスがＨＩＧＨレベルの期間は常にＨＩＧＨ
レベルを出力し、１ＨパルスがＬＯＷ期間の時に信号線
６０を介して供給されるハーフラインカウンタ１２のキ
ャリー出力をフレームカウンタ４に供給する。

【００５７】フレームカウンタ４はＯＲ回路１３の出力
６１がＬＯＷレベルになるときのみ、すなわち、ハーフ
ラインカウンタ１２より１水平期間に出る２回のキャリ
ー出力のうち後半の１／２水平期間に出力したキャリー
出力がＬＯＷレベルの期間に同期式カウントアップ動作
を行う。

【００５８】こうして、水平基準信号を発生するための
カウンタに付いては１ビット少ない回路規模で、水平基
準信号発生のためのラインタイミング生成をＲＯＭテー
ブルを用いて行う場合には、半分のＲＯＭ容量で第１の
実施例と同様の安定した垂直同期信号発生が実現でき
る。

【００５９】なお、第１の実施例においては、内部ＦＰ
によるリセット動作から外部ＦＰによるリセット動作ま
での期間は分周回路１０６の分周動作を停止する構成、
あるいは内部ＦＰによるリセット動作直前のタイミング
生成回路５の出力を保持し、内部ＦＰによるリセット動
作から外部ＦＰによるリセット動作の期間はタイミング
生成回路５の出力を保持データに置き換える構成であれ
ば、同様の効果が得られることは言うまでもない。

【００６０】また、第２の実施例において、ハーフライ
ンタイミング信号発生回路１４において１／２Ｈパルス
および１Ｈパルスの発生するに当たって、第１の実施例
と同様の構成を用いて内部ＦＰによるリセット動作から
外部ＦＰによるリセット動作までの期間は信号状態を変
化しないようにすることは言うまでもない。

【００６１】

【発明の効果】以上説明したように、第１の発明によれ
ば、内部ＦＰによるリセット動作から外部ＦＰによるリ
セット動作を行うまでの期間に不要なパルスが生じない
ように制御する水平基準信号発生手段を設けることによ
り、安定した垂直同期信号を発生できる。

【００６２】また、第２の発明によれば、１／２水平期
間に１回カウント動作を行うハーフラインカウント手段
と、ハーフラインカウント手段のキャリー出力を１水平
期間の後半の１／２水平期間のみフレームカウント手段
へ供給するように制御する論理手段を設けることによ
り、第１の発明と同様の安定した垂直同期信号発生を行
うとともに、回路規模を削減することができ、実用的効
果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるタイミング発生
装置のブロック図

【図２】同実施例の水平基準信号発生回路の構成例のブ
ロック図

【図３】同実施例の水平基準信号発生回路の動作を説明
するための波形図

【図４】同実施例の水平基準信号発生回路の他の構成例
のブロック図

【図５】同実施例の水平基準信号発生回路の他の構成例
の動作を説明するための波形図

【図６】本発明の第２の実施例におけるタイミング発生
装置のブロック図

【図７】同実施例のタイミング発生装置の動作を説明す
るための波形図

【図８】従来のタイミング発生装置のブロック図

【図９】同従来例の垂直同期信号発生回路の構成例のブ
ロック図

【図１０】同従来例のラインタイミング生成回路および
分周回路の動作を示す波形図

【図１１】同従来例の垂直同期信号発生回路の動作を説
明するための波形図

【符号の説明】

２ ＡＮＤ回路 ３ ラインカウンタ ４ フレームカウンタ ５ ラインタイミング生成回路 ７ フレームタイミング生成回路 ８ 垂直同期信号発生回路 １０ 水平基準信号発生回路 １１ ＡＮＤ回路 １２ ハーフラインカウンタ １３ ＯＲ回路 １４ ハーフラインタイミング信号発生回路 １０４ ＡＮＤ回路 １０５ ラインタイミング生成回路 １０６ 分周回路 １０７ 遅延回路 １０８ ＥＸ−ＯＲ回路 １１１ フレームパルス位相差検出回路 １１２ 遅延回路 １１３ 切り換え回路 １１４ 分周回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三木 陽一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】時間軸変換前の映像信号に同期したフレー
   ム周期パルスと内部発生のライン周期パルスを基準に１
   水平期間を計測するラインカウント手段と、前記フレー
   ム周期パルスと内部発生のフレーム周期パルスを基準に
   １垂直期間を計測するフレームカウント手段と、前記ラ
   インカウント手段の出力にしたがって水平タイミング発
   生を行う水平基準信号発生手段と、前記フレームカウン
   ト手段の出力にしたがって垂直タイミング発生を行うフ
   レームタイミング生成手段と、前記水平基準信号発生手
   段および前記フレームタイミング生成手段の出力にした
   がって垂直同期信号を発生する垂直同期信号発生手段と
   を備えたことを特徴とするタイミング発生装置。
2. 【請求項２】フレームタイミング生成手段が、少なくと
   も各フィールドの割当ライン数が整数であるフレームタ
   イミング信号を発生し、水平基準信号発生手段が、前記
   ラインカウント手段の出力にしたがって少なくとも１／
   ２ライン周期パルスを発生するラインタイミング生成手
   段と、時間軸変換前の映像信号に同期したフレーム周期
   パルスおよび内部発生のフレーム周期パルスにより信号
   極性を規定し前記１／２ライン周期パルスを分周して１
   水平期間同期信号とする分周手段と、前記分周手段の出
   力から１／２水平期間同期信号を発生する１／２水平期
   間同期信号発生手段とを備え、前記分周手段が内部発生
   のフレーム周期パルスが発生してから時間軸変換前の映
   像信号に同期したフレーム周期パルスが入力されるまで
   の期間は１／２ライン周期パルスによる分周動作を停止
   することを特徴とする請求項１記載のタイミング発生装
   置。
3. 【請求項３】フレームタイミング生成手段が、少なくと
   も各フィールドの割当ライン数が整数であるフレームタ
   イミング信号を発生し、水平基準信号発生手段が、前記
   ラインカウント手段の出力にしたがって少なくとも１／
   ２ライン周期パルスを発生するラインタイミング生成手
   段と、内部発生のフレーム周期パルスが発生する直前の
   ラインタイミング生成手段の出力を保持するデータ保持
   手段と、ラインタイミング生成手段の出力かデータ保持
   手段の出力のいずれか一方を選択し１／２水平期間同期
   信号とする選択手段と、時間軸変換前の映像信号に同期
   したフレーム周期パルスと内部発生のフレーム周期パル
   スにより信号極性を規定し前記１／２水平期間同期信号
   を分周して１水平期間同期信号とする分周手段とを備
   え、前記選択手段を内部発生のフレーム周期パルスが発
   生してから時間軸変換前の映像信号に同期したフレーム
   周期パルスが入力されるまでの期間はデータ保持手段の
   出力を選択するように制御することを特徴とする請求項
   １記載のタイミング発生装置。
4. 【請求項４】時間軸変換前の映像信号に同期したフレー
   ム周期パルスと内部発生の１／２ライン周期パルスを基
   準に１／２水平期間を計測するハーフラインカウント手
   段と、前記フレーム周期パルスと内部発生のフレーム周
   期パルスを基準に１垂直期間を計測するフレームカウン
   ト手段と、ハーフラインカウント手段の出力にしたがっ
   て水平タイミング発生を行うハーフラインタイミング発
   生手段と、フレームカウント手段の出力にしたがって垂
   直タイミング発生を行うフレームタイミング生成手段
   と、前記ハーフラインタイミング発生手段および前記フ
   レームタイミング発生手段の出力にしたがって垂直同期
   信号を発生する垂直同期信号発生手段とを備えることを
   特徴とするタイミング発生装置。