KR970049289A - 제어가능한 하드웨어 리셋 회로 - Google Patents
제어가능한 하드웨어 리셋 회로 Download PDFInfo
- Publication number
- KR970049289A KR970049289A KR1019950057181A KR19950057181A KR970049289A KR 970049289 A KR970049289 A KR 970049289A KR 1019950057181 A KR1019950057181 A KR 1019950057181A KR 19950057181 A KR19950057181 A KR 19950057181A KR 970049289 A KR970049289 A KR 970049289A
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- flop
- register
- data
- output
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
본 발명은 제어가능한 하드웨어 리셋 회로에 관한 것이다.본 발명은,레지스터 라이트 클락에 따라서 입력 데이터인 레지스터 입력을 받아 출력단에 출력시키는 리셋 레지스터;상기 리셋 레지스터의 출력단의 데이터를 동작클락에 의해 출력단에 전달시키는 제1D-플립플럽, 상기 제1D-플립플럽의 출력단의 데이터를 상기 동작클락에 의해 출력단에 전달시키고 상기 출력단의 데이터를 상기 리셋 레지스터의 리셋단에 인가시키는 제2D-플립플럽,상기 제1D-플립플럽 출력단의 데이터 및 외부리셋 신호를 받아 오아(OR)동작을 수행하여 내부리셋 신호를 출력시키는 오아게이트를 구비하는 것을 특징으로 한다.따라서 본 발명은 소프트웨어 리셋의 단점을 개선할 수 있으며,특정 블락을 국부적으로 리셋시킬 수 있는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제어가능한 하드웨어 리셋 회로의 회로도.
제2도는 제1도의 동작 타이밍도.
Claims (1)
- 리셋 회로에 있어서,레지스터 라이트 클락에 따라서 입력데이터인 레지스터 입력을 받아 출력단에 출력 시키는 리셋 레지스터;상기 리셋 레지스터의 출력단의 데이타를 동작클락에 의해 출력단에 전달시키는 제1D-플립플럽(Flip-Flop);상기 제 1D-플립플럽의 출력단의 데이터를 상기 동작클락에 의해 출력단에 전달시키고 상기 출력단의 데이터를 상기 리셋 레지스터의 리셋단에 인가시키는 제2D-플립플럽;상기 제1D-플립플럽 출력단의 데이터 및 외부리셋 신호를 받아 오아(OR)동작을 수행하여 내부리셋 신호를 출력시키는 오아게이트를 구비하는 것을 특징으로 하는 제어가능한 하드웨어 리셋 회로.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057181A KR970049289A (ko) | 1995-12-26 | 1995-12-26 | 제어가능한 하드웨어 리셋 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057181A KR970049289A (ko) | 1995-12-26 | 1995-12-26 | 제어가능한 하드웨어 리셋 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970049289A true KR970049289A (ko) | 1997-07-29 |
Family
ID=66619030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950057181A KR970049289A (ko) | 1995-12-26 | 1995-12-26 | 제어가능한 하드웨어 리셋 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970049289A (ko) |
-
1995
- 1995-12-26 KR KR1019950057181A patent/KR970049289A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| KR850008017A (ko) | Cmos 입출력회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| EP0766251A3 (en) | Semiconducteur memory device having extended margin in latching input signal | |
| KR970049289A (ko) | 제어가능한 하드웨어 리셋 회로 | |
| KR970076821A (ko) | 래치회로 | |
| KR880000961A (ko) | 영상 기억장치 | |
| KR940027383A (ko) | 버스 다중화 회로 | |
| KR970049425A (ko) | 시프트 레지스터 | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| KR970055594A (ko) | Ppm 통신방식에서의 로직 디코딩 회로 | |
| KR970029299A (ko) | 액정 디스플레이(LCD)의 노이즈(Noise) 제거회로 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR970024564A (ko) | 플립플롭의 셋업시간 검증 회로 | |
| KR970002686A (ko) | 데이타 버스 제어회로 | |
| KR920009125A (ko) | Dsp간의 통신방법 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR960006272A (ko) | 주/종속 플립-플롭 | |
| KR930020843A (ko) | 클럭신호 선택회로 | |
| KR910015120A (ko) | 논리소자의 내부지연 특성을 이용한 클럭추출회로 | |
| KR960024803A (ko) | 동기식 기억 소자의 클럭신호 입력장치 | |
| KR870005392A (ko) | 주종(主從) 래치회로 | |
| KR970049433A (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축 회로 | |
| KR960042441A (ko) | 아이디이(ide) 인터페이스 장치 | |
| KR910012969A (ko) | 양방향 병렬포트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |