KR940027383A - 버스 다중화 회로 - Google Patents
버스 다중화 회로 Download PDFInfo
- Publication number
- KR940027383A KR940027383A KR1019930008670A KR930008670A KR940027383A KR 940027383 A KR940027383 A KR 940027383A KR 1019930008670 A KR1019930008670 A KR 1019930008670A KR 930008670 A KR930008670 A KR 930008670A KR 940027383 A KR940027383 A KR 940027383A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- strobe signal
- address
- bus
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
본 발명은 어드레스 버스와 데이타 버스가 분리된 마이크로 프로세서를 다중화된 어드레스, 데이타 버스형태를 가지는 주변 소자와 접속시키기 위한 어드레스 버스와 데이타 버스의 다중화 회로에 관한 것으로, 분리된 버스 구조를 가지는 마이크로 프로세서의 종류나 처리 속도에 관계없이 시스템 클럭을 이용하여 모든 콘트롤 시그널들을 만들어 내고 있기 때문에 다중화된 버스 구조를 가지는 모든 주변 소자들과의 접속에 별도의 수정없이 사용될 수 있으며, 정확한 인터페이스 타이밍을 제공함으로써 시스템의 신뢰성 향상을 높일 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 분리된 버스 구조를 가지는 마이크로 프로세서의 신호 파형도, 제2도는 본 발명이 실현하고자 하는 신호 파형도, 제3도는 본 발명에 따른 일실시예시도.
Claims (2)
- 어드레스 스트로브 신호(/AS1)를 제1인버터(1)를 통해 위상 반전시켜 위상 반전된 어드레스스트로브(AS1)신호와 시스템 클럭을 인가받는 제1D플립플롭(2), 상기 위상 반전된 어드레스스트로브신호(AS1)를 일입력으로 하고 타입력단으로는 상기 제1D플립플롭(2)의 출력단(Q)의 신호를 인가받아 논리곱 연산하여 데이타스트로브 신호(DS1)를 출력하는 제1논리곱처리수단(3), 상기 제1논리곱처리수단(3)의 데이타스트로브신호(DS1)를 입력단(D)으로 입력받고 시스템 클럭을 제2인버터(10)를 통해 반전된 클럭신호로 인가받는 제2D플립플롭(4), 상기 데이타스트로브신호(DS1)를 일입력으로 하고 타입력단은 상기 제2D플랩플롭(4)의 출력단(Q)에 연결되어 논리곱 연산하여 주변소자에게 필요로 하는 데이터스트로브신호(DS)를 출력하는 제2 논리곱처리수단(5), 상기 데이터스트로브신호(DS1)를 제3인버터(7)에 의해 반전된 출력신호를 일입력단으로 입력받고 상기 위상 반전된 어드레스스트로브신호(AS1)를 타입력단으로 입력받아 논리곱연산하여 주변소자에게 필요로 하는 어드레스스트로브신호(AS)를 출력하는 앤드수단(8), 상기 데이타스트로브신호(DS1)를 인에이블단자(E)로 인가받고 마이크로 프로세서의 출력신호(/R/W))를 방향 결정을 위한 신호로 입력받으며 주변소자와는 어드레스/데이타 버스로 연결되어 정보를 전달받고 마이크로 프로세서와는 어드레스 버스를 이용하여 정보를 전달받는 제1버퍼링 수단(6), 및 상기 어드레스스트로브신호(AS)를 인에이블 단자(E)로 인가받고 주변소자와는 어드레스/데이타 버스를 이용하여 정보를 송수신하고, 상기 마이크로프로세서와는 데이타 버스를 이용하여 정보를 송수신하는 제2버퍼링 수단(9)을 구비하는 것을 특징으로 하는 버스 다중화 회로.
- 제1항에 있어서, 액티브 로우의 상기 어드레스 스트로브(AS)신호와 데이타 스트로브(DS)신호를 사용하기 위해 상기 제1논리곱처리수단(3)의 출력단과 상기 제2논리곱처리수단(5)의 출력단에 연결되는 인버터를 더 구비하는 것을 특징으로 하는 버스 다중화 회로.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930008670A KR950008661B1 (ko) | 1993-05-20 | 1993-05-20 | 버스 다중화 회로 |
JP6137747A JPH07146842A (ja) | 1993-05-20 | 1994-05-18 | バスインターフェース回路 |
US08/246,057 US5530812A (en) | 1993-05-20 | 1994-05-19 | Bus interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930008670A KR950008661B1 (ko) | 1993-05-20 | 1993-05-20 | 버스 다중화 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940027383A true KR940027383A (ko) | 1994-12-10 |
KR950008661B1 KR950008661B1 (ko) | 1995-08-04 |
Family
ID=19355680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930008670A KR950008661B1 (ko) | 1993-05-20 | 1993-05-20 | 버스 다중화 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5530812A (ko) |
JP (1) | JPH07146842A (ko) |
KR (1) | KR950008661B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3130752B2 (ja) * | 1995-02-24 | 2001-01-31 | 株式会社東芝 | Ofdm伝送受信方式及び送受信装置 |
US5768550A (en) * | 1995-11-21 | 1998-06-16 | International Business Machines Corporation | Bus interface logic system |
US5944806A (en) * | 1997-09-26 | 1999-08-31 | Hewlett-Packard Company | Microprocessor with versatile addressing |
US6505037B1 (en) * | 1999-06-29 | 2003-01-07 | Sharp Laboratories Of America, Inc. | Data unit detection including antenna diversity |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5060239A (en) * | 1989-05-12 | 1991-10-22 | Alcatel Na Network Systems Corp. | Transfer strobe time delay selector and method for performing same |
CA2023998A1 (en) * | 1989-11-13 | 1991-05-14 | Thomas F. Lewis | Apparatus and method for guaranteeing strobe separation timing |
US5016219A (en) * | 1990-02-12 | 1991-05-14 | Vlsi Technology, Inc. | Computer memory write protection circuit |
-
1993
- 1993-05-20 KR KR1019930008670A patent/KR950008661B1/ko not_active IP Right Cessation
-
1994
- 1994-05-18 JP JP6137747A patent/JPH07146842A/ja active Pending
- 1994-05-19 US US08/246,057 patent/US5530812A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07146842A (ja) | 1995-06-06 |
US5530812A (en) | 1996-06-25 |
KR950008661B1 (ko) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910010506A (ko) | 반도체 장치 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR960042413A (ko) | 데이터 처리 시스템 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR940027383A (ko) | 버스 다중화 회로 | |
KR910003475A (ko) | 시퀀스 제어장치 | |
KR880000961A (ko) | 영상 기억장치 | |
KR930004866A (ko) | 고속 데이타 송수신 인터페이스 회로 및 방법 | |
KR960024803A (ko) | 동기식 기억 소자의 클럭신호 입력장치 | |
KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
KR930001073A (ko) | 직렬버스용 병렬 프린터 인터페이스회로 | |
KR920014324A (ko) | 데이타 입출력 분배 장치 | |
KR920010939A (ko) | 전하전송장치의 구동회로 | |
KR890012450A (ko) | 논리회로 | |
KR950020167A (ko) | 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치 | |
KR910002184A (ko) | 채널속도 변환 및 채널 집선신호 | |
KR950020120A (ko) | 데이타 버퍼 인에이블 회로 | |
KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
KR960006511A (ko) | 에이브이(a/v) 시스템의 인터페이스 모듈회로 | |
KR970049289A (ko) | 제어가능한 하드웨어 리셋 회로 | |
KR970051112A (ko) | 듀얼 출력 포트를 가지는 싱크 램 | |
KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 | |
KR970028963A (ko) | 마이크로 프로세서의 포트 테스트 회로 | |
KR980007342A (ko) | 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 | |
KR930020843A (ko) | 클럭신호 선택회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |