KR950008661B1 - 버스 다중화 회로 - Google Patents

버스 다중화 회로 Download PDF

Info

Publication number
KR950008661B1
KR950008661B1 KR1019930008670A KR930008670A KR950008661B1 KR 950008661 B1 KR950008661 B1 KR 950008661B1 KR 1019930008670 A KR1019930008670 A KR 1019930008670A KR 930008670 A KR930008670 A KR 930008670A KR 950008661 B1 KR950008661 B1 KR 950008661B1
Authority
KR
South Korea
Prior art keywords
signal
address
strobe signal
data
bus
Prior art date
Application number
KR1019930008670A
Other languages
English (en)
Other versions
KR940027383A (ko
Inventor
김유성
이상래
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930008670A priority Critical patent/KR950008661B1/ko
Priority to JP6137747A priority patent/JPH07146842A/ja
Priority to US08/246,057 priority patent/US5530812A/en
Publication of KR940027383A publication Critical patent/KR940027383A/ko
Application granted granted Critical
Publication of KR950008661B1 publication Critical patent/KR950008661B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

버스 다중화 회로
제1도는 분리된 버스 구조를 가지는 마이크로 프로세서의 신호 파형도,
제2도는 본 발명이 실현하고자 하는 신호 파형도,
제3도는 본 발명에 따른 일실시예시도,
제4도는 본 발명의 동작에 따른 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
1, 7, 10 : 인버터 2, 4 : D플립플롭
3, 5, 8 : 앤드 게이트 6 : 단방향 버퍼
9 : 쌍방향 버퍼
본 발명은 어드레스 버스와 데이타 버스가 분리된 마이크로 프로세서를 다중화된 어드레스, 데이타 버스 형태를 가지는 주변 소자와 접속시키기 위한 어드레스 버스와 데이타 버스 다중화 회로에 관한 것이다.
일반적으로 사용되고 있는 마이크로 프로세서에는 다중화된 버스 구조와 분리된 버스 구조의 두가지 종류가 있는데 전자는 인텔(Intel), 후자는 모톨로라(Motorola)에서 생산하고 있다.
제1도는 분리된 버스 구조를 가지는 마이크로 프로세서의 동작에 따른 신호 파형도로서, 시스템 클럭에 동기되는 어드레스 버스와 어드레스스트로브신호(/AS1)와 데이타 버스의 신호 파형도를 보인다.
그런데 상기의 두가지 종류의 버스 구조인 마이크로 프로세서와 다중화된 버스를 가지는 주변 소자들과 접속할 경우에는 서로 다른 구조의 버스를 가지고 있으므로 접속가능한 형태로 별도의 수정을 가한 후에 접속해야 하는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 분리된 버스구조를 가지는 마이크로 프로세서에 다중화된 버스 구조를 가지는 주변 소자를 접속시키는 회로에 정확한 인터페이스 타이밍을 제공함으로써 마이크로 프로세서의 동작 주파수에 관계없이 별도의 수정을 가하지 않고도 접속할 수 있도록 한 버스 다중화 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 어드레스스트로브신호(/AS1)를 제1인버터를 통해 위상 반전시켜 위상 반전된 어드레스스트로브(AS1)신호와 시스팀 클럭을 인가받는 제1D플립플롭, 상기 위상 반전된 어드레스스트로브신호(AS1)를 일입력으로 하고 타입력단으로는 상기 제1D플립플롭의 출력단(Q)의 신호를 인가받아 논리곱 연산하여 데이타스트로브신호(DS1)를 출력하는 제1논리곱처리수단, 상기 제1논리곱처리수단의 데이타스트로브신호(DS1)를 입력단(D)으로 입력받고 시스템 클럭을 제2인버터를 통해 반전된 클럭신호로 인가받는 제2D플립플롭, 상기 데이타스트로브신호(DS1)를 일입력으로 하고 타입력단은 상기 제2D플리플롭의 출력단(Q)에 연결되어 논리곱 연산하여 주변소자에서 필요로 하는 데이타스트로브신호(DS)를 출력하는 제2논리곱처리수단, 상기 데이타스트로브신호(DS1)를 제3인버터에 의해 반전된 출력신호를 일입력단으로 입력받고 상기 위상 반전된 어드레스스트로브신호(AS1)를 타입력단으로 입력받아 논리곱연산하여 주변소자에서 필요로 하는 어드레스스트로브신호(AS)를 출력하는 앤드수단, 상기 데이타스트로브신호(DS1)를 인에이블단자(E)로 인가받고 마이크로 프로세서의 출력신호(/(R/W))를 방향 결정을 위한 신호로 입력받으며 주변소자와는 어드레스/데이타 버스로 연결되어 정보를 전달받고 마이크로 프로세서와는 어드레스 버스를 이용하여 정보를 전달받는 제1버퍼링 수단, 상기 어드레스스트로브신호(AS)를 인에이블 단자(E)로 인가받고 주변소자와는 어드레스/데이타 버스를 이용하여 정보를 송수신하고, 상기 마이크로 프로세서와는 데이타 버스를 이용하여 정보를 송수신하는 제2버퍼링 수단을 구비한다.
이하, 첨부된 도면 제2도 이하를 이용하여 본 발명의 일실시예를 상세히 설명한다.
제2도는 주변소자에서 필요로하는 신호파형도로서 상기 제1도의 마이크로 프로세서의 콘트롤 시그널들을 조합하여 주변 소자의 버스 구조에 맞도록 하여 마이크로 프로세서와 주변소자와의 인터페이스를 가능하게 하는 어드레스스트로브신호와 데이타스트로브신호와 어드레스/데이타 버스에 대한 신호 파형도이다.
제3도는 본 발명에 따른 블럭 구성도로서, 도면에서 1, 7, 10은 인버터, 2, 4는 D플립플롭, 3, 5, 8은 앤드게이트, 6은 단방향버퍼, 9은 쌍방향 버퍼를 각각 나타낸다.
도면에 도시한 바와 같이 본 발명에 따른 버스 다중화 회로는, 마이크로 프로세서로부터의 어드레스스트로브 신호(/AS1)를 입력받아 반전시켜 출력하는 인버터(1), 상기 인버터(1)를 통해 반전된 어드레스스트로브신호(AS1)를 데이타 입력단을 입력받고 시스팀 클럭을 클럭단으로 인가받는 D플립플롭(2), 상기 인버터(1)의 반전된 어드레스 스트로브신호(AS1)를 일입력으로 하고 타입력단으로는 상기 D플립플롭(2)의 출력단(Q)의 출력신호를 인가받아 논리곱 연산하여 데이타스트로브신호(DS1)를 출력하는 앤드게이트(3), 상기 앤드게이트(3)의 데이타스트로브신호(DS1)를 입력단(D)으로 입력받고 인버터(10)에 의한 시스템 클럭의 반전신호를 클럭단으로 인가받은 D플립플롭(4), 상기 데이타스트로브신호(DS1)를 일입력으로 하고 타입력단은 상기 D플립플롭(4)의 출력간(Q)에 연결되어 논리곱 연산하여 주변소자가 필요로 하는 데이타스트로브신호(DS)를 출력하는 앤드게이트(5), 상기 앤트게이트(3)의 출력인 데이타스트로브신호(DS1)를 입력받아 반전시켜 출력하는 인버터(7), 상기 인버터(1)의 출력인 마이크로 프로세서로부터의 반전된 어드레스스트로브신호(AS1)를 일입력으로 하고 상기 인버터(7)에 의해 반전된 데이타스트로브(/DS1)신호를 타입력단으로 입력받아 논리곱연산하여 주변소자에서 필요로 하는 어드레스스트로브신호(AS)를 출력하는 앤드게이트(8), 상기 앤드게이트(3)의 출력인 데이타스트로브신호(DS1)를 인에이블단자(E)로 인가받고 주변소자와는 어드레스/데이타 버스로 연결되어 정보를 전달받고 마이크로 프로세서와는 어드레스 버스를 이용하여 정보를 전달받는 단방향 버퍼(6), 상기 어드레스스트로브신호(AS)를 인에이블(E)단자로 인가받고 마이크로 프로세서의 출력신호(/(R/W)의 방향결정을 위한 신호로 입력받으며 단방향 버퍼(6)와 주변소자와 어드레스/데이타 버스를 이용하여 정보를 송수신하고, 상기 마이크로 프로세서와는 데이타 버스를 이용하여 정보를 송수신하는 쌍방향 버퍼(9)로 구성된다.
상기 구성에 대한 동작을 상세히 살펴보면, 먼저 마이크로 프로세서로 부터의 어드레스스트로브(이하, /AS1라 함) 신호를 인버터(1)를 통해 위상을 반전된 어드레스스트로브신호(AS1)라 한다. 상기 반전된 어드레스스트로브신호(AS1)를 시스템 클럭과 D플립플롭(2), 그리고 앤드게이트(3)를 이용하여 시스팀 클럭의 1주기만큼 지연시켜 어드레스 버스 버퍼인 단방향 버퍼(6)의 인에이블 신호로 사용한다. 시스템 클럭을 1주기만큼 지연시켜 데이타스트로브신호(DS1) 파형도는 제4a도에 도시한 바와 같다.
상기 제4a도와 같은 지연된 데이타스트로브신호(DS1)는 다시 시스팀 클럭의 인버터(10)에 의해 반전신호(/CLK)와 D플립플롭(4) 그리고 앤드 게이트(5)를 이용하여 시스팀 클럭의 1/2주기만큼 더 지연시켜 주변소자에서 필요로 하는 데이타 스트로브(DS)신호로 사용한다. 어드레스스트로브(AS) 신호는 상기 지연신호(DS1)를 인버터(7)를 통해 위상을 반전(/DS1)한 다음 반전된 어드레스스트로브신호(AS1) 신호와 앤드게이트(AS1) 신호와 앤드게이트(8)를 이용하여 논리곱 연산하여 주변소자에서 필료로 하는 어드레스스트로브(AS) 신호를 얻는다. 상기 어드레스스트로브(AS) 신호의 파형도는 제4b도에 보인다. 상기 어드레스스트로브(AS) 신호를 데이타 버스 버퍼인 쌍방향 버퍼(9)의 인에이블 신호로 사용한다.
위와 같은 과정을 거쳐 얻어진 전체 타이밍도는 제4c도와 같다.
이 타이밍도는 각 게이트들의 지연(Delay)을 계산하지 않는 것이며 만약 지연을 고려한다면 클럭 주파수는 20MHz이하에서 존재해야 정상동작을 보장할 수 있다(TTL을 사용한 경우). 20MHz이상일 경우는 지연이 거의 발생하지 않는 게이트들로 대체해야 한다.
만약, 어드레스스트로브, 데이타스트로브신호가 액티브 로우 상태일때 동작하는 주변 소자를 사용할 경우는 상기와 같이 얻어진 어드레스스트로브, 데이타스트로브신호를 반전시켜 사용하면 된다.
따라서, 본 발명은 분리된 버스 구조를 가지는 마이크로프로세서의 종류나 처리 속도에 관계없이 시스템 클럭을 이용하여 모든 콘트롤 시그널들을 만들어 내고 있기 때문에 다중화된 버스 구조를 가지는 모든 주변소자들과의 접속에 별도의 수정없이 사용될 수 있으며, 정확한 인터페이스 타이밍을 제공함으로써 시스템의 신뢰성 향상을 높일 수 있는 효과가 있다.

Claims (2)

  1. 어드레스스트로브 신호(/AS1)를 제1인버터(1)를 통해 위상 반전시켜 위상 반전된 어드레스스트로브(AS1)신호와 시스팀 클럭을 인가받는 제1D플립플롭(2), 상기 위상 반전된 어드레스스트로브신호(AS1)를 일입력으로 하고 타입력단으로는 상기 제1D플립플롭(2)의 출력단(Q)의 신호를 인가받아 논리곱 연산하여 데이타스트로브신호(DS1)를 출력하는 제1논리곱처리수단(3), 상기 제1논리곱처리수단(3)의 데이타스트로브신호(DS1)를 입력단(D)으로 입력받고 시스템 클럭을 제2인버터(10)를 통해 반전된 클럭신호로 인가받는 제2D플립플롭(4), 상기 데이타스트로브신호(DS1)를 일입력으로 하고 타입력단은 상기 제2D플립플롭(4)의 출력단(Q)에 연결되어 논리곱 연산하여 주변소자에서 필요로 하는 데이타스트로브신호(DS)를 출력하는 제2논리곱처리수단(5), 상기 데이타스트로브신호(DS1)를 제3인버터(7)에 의해 반전된 출력신호를 일입력단으로 입력받고 상기 위상 반전된 어드레스스트로브신호(AS1)를 타입력단으로 입력받아 논리곱연산으로 주변소자에서 필요로 하는 어드레스스트로브신호(AS)를 출력하는 앤드수단(8), 상기 데이타스트로브신호(DS1)를 인에이블단자(E)로 인가받고 마이크로 프로세서의 출력신호(/(R/W))를 방향 결정을 위한 신호로 입력받으며 주변소자와는 어드레스/데이타 버스로 연결되어 정보를 전달받고 마이크로 프로세서와는 어드레스 버스를 이용하여 정보를 전달받는 제1버퍼링 수단(6), 및 상기 어드레스스트로브신호(AS)를 인에이블단자(E)로 인가받고 주변소자와는 어드레스/데이타 버스를 이용하여 정보를 송신수신하고, 상기 마이크로프로세서와는 데이타 버스를 이용하여 정보를 송수신하는 제2버퍼링 수단(9)를 구비하는 것을 특징으로 하는 버스 다중화 회로.
  2. 제1항에 있어서, 액티브 로우의 상기 어드레스 스트로브(AS)신호와 데이타 스트로브(DS) 신호를 사용하기 위해 상기 제1논리곱처리수단(3)의 출력단과 상기 제2논리처리수단(5)의 출력단에 연결되는 인버터를 더 구비하는 것을 특징으로 하는 버스 다중화 회로.
KR1019930008670A 1993-05-20 1993-05-20 버스 다중화 회로 KR950008661B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930008670A KR950008661B1 (ko) 1993-05-20 1993-05-20 버스 다중화 회로
JP6137747A JPH07146842A (ja) 1993-05-20 1994-05-18 バスインターフェース回路
US08/246,057 US5530812A (en) 1993-05-20 1994-05-19 Bus interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008670A KR950008661B1 (ko) 1993-05-20 1993-05-20 버스 다중화 회로

Publications (2)

Publication Number Publication Date
KR940027383A KR940027383A (ko) 1994-12-10
KR950008661B1 true KR950008661B1 (ko) 1995-08-04

Family

ID=19355680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008670A KR950008661B1 (ko) 1993-05-20 1993-05-20 버스 다중화 회로

Country Status (3)

Country Link
US (1) US5530812A (ko)
JP (1) JPH07146842A (ko)
KR (1) KR950008661B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130752B2 (ja) * 1995-02-24 2001-01-31 株式会社東芝 Ｏｆｄｍ伝送受信方式及び送受信装置
US5768550A (en) * 1995-11-21 1998-06-16 International Business Machines Corporation Bus interface logic system
US5944806A (en) * 1997-09-26 1999-08-31 Hewlett-Packard Company Microprocessor with versatile addressing
US6505037B1 (en) * 1999-06-29 2003-01-07 Sharp Laboratories Of America, Inc. Data unit detection including antenna diversity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060239A (en) * 1989-05-12 1991-10-22 Alcatel Na Network Systems Corp. Transfer strobe time delay selector and method for performing same
CA2023998A1 (en) * 1989-11-13 1991-05-14 Thomas F. Lewis Apparatus and method for guaranteeing strobe separation timing
US5016219A (en) * 1990-02-12 1991-05-14 Vlsi Technology, Inc. Computer memory write protection circuit

Also Published As

Publication number Publication date
JPH07146842A (ja) 1995-06-06
KR940027383A (ko) 1994-12-10
US5530812A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
US5708801A (en) Apparatus and method for operating chips synchronously at speeds exceeding the bus speed
US4727370A (en) Method and system for synchronous handshake generation
US6249875B1 (en) Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment
US5128970A (en) Non-return to zero synchronizer
US6178206B1 (en) Method and apparatus for source synchronous data transfer
US5535343A (en) Method and apparatus for generating write signals
US6163545A (en) System and method for data transfer across multiple clock domains
KR950008661B1 (ko) 버스 다중화 회로
JPH0326107A (ja) 論理回路
KR100455398B1 (ko) 동작 속도가 향상된 데이터 래치 회로.
JPH01163840A (ja) 遅延時間チエック方式
JPH0629799A (ja) パルス列発生回路
US7123674B2 (en) Reducing latency and power in asynchronous data transfers
US4809302A (en) Clock injector circuit
JPH04233014A (ja) コンピュータ・システム
US6255869B1 (en) Method and apparatus for system resource negotiation
JPH04223729A (ja) 信号同期化回路装置
KR100273308B1 (ko) 데이터 입/출력 회로
KR900007549Y1 (ko) 디지탈 시리얼 데이타 전송시 속도 변환회로
JPH01302459A (ja) 高速同期式データ転送方式
KR100278982B1 (ko) 데이타 입출력 제어회로
KR0182703B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 프레임 동기 발생회로
US5539887A (en) Input buffer circuit for a microprocessor which prevents improper data input
KR930007593Y1 (ko) 장치간 데이타 입출력 인터페이스 회로
KR950006826Y1 (ko) 직렬 데이타 전송회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee