KR980007342A - 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 - Google Patents

전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 Download PDF

Info

Publication number
KR980007342A
KR980007342A KR1019960020144A KR19960020144A KR980007342A KR 980007342 A KR980007342 A KR 980007342A KR 1019960020144 A KR1019960020144 A KR 1019960020144A KR 19960020144 A KR19960020144 A KR 19960020144A KR 980007342 A KR980007342 A KR 980007342A
Authority
KR
South Korea
Prior art keywords
time slot
processor
alarm
communication device
registers
Prior art date
Application number
KR1019960020144A
Other languages
English (en)
Other versions
KR100225517B1 (ko
Inventor
이재설
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960020144A priority Critical patent/KR100225517B1/ko
Publication of KR980007342A publication Critical patent/KR980007342A/ko
Application granted granted Critical
Publication of KR100225517B1 publication Critical patent/KR100225517B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치에 관한 것으로서, 상태 알람 신호 및 케이블 탈장 알람 신호를 출력하는 동일 디바이스(D1-D16)들과 각각 연결된 타임 슬롯 스위치들을 적어도 한쌍이상(SA1-SA4), (SB1-SB4)구비하고, 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)들과 두 개의 프로세서(P1, P2)들이 이중화 상태로 연결 구성되며; 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)들은 디바이스(D1-D16)들의 상태 알람 신호 및 탈장 알람 신호를 각각 저장하는 레지스터(R1, R2) 및 쌍을 이루는 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)의 상태 알람 신호 및 탈장 알람 신호를 저장하는 레지스터(R3, R4)를 구비하고; 프로세서(P1, P2)는 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)의 레지스터 (R1-R4)에 저장된 알람 신호를 선택적으로 독취하게 구성되어 있다. 즉, 본 발명은 타임 슬롯 스위치내에 레지스터를 구성하여 디바이스의 알람 신호를 레지스터에 저장하고, 프로세서로 하여금 레지스터의 알람 신호를 선택적으로 독취하게 하는 구성을 가진 전전자 교환기에서 프로세서와 타임 슬롯 스위치를 이중으로 구성하므로써 안전성을 높인다는 효과가 있다.

Description

전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
내용 없음

Claims (4)

  1. 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치에 있어서, 상태 알람 신호 및 케이블 탈장 알람 신호를 출력하는 동일 디바이스(D1-D16) 들과 각각 연결된 타임 슬롯 스위치들을 적어도 한쌍이상(SA1-SA4), (SB1-SB4)구비하고, 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)들과 두 개의 프로세서(P1, P2)들이 이중화 상태로 연결 구성되며; 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)들은 디바이스(D1-D16)들의 상태 알람 신호 및 탈장 알람 신호를 각각 저장하는 레지스터(R1, R2) 및 쌍을 이루는 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)의 상태 알람 신호 및 탈장 알람 신호를 저장하는 레지스터(R3, R4)를 구비하고; 프로세서(P1, P2)는 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)의 레지스터 (R1-R4)에 저장된 알람 신호를 선택적으로 독취하게 구성한 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치.
  2. 제1항에 있어서, 상기 프로세서(P1, P2)는 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)들중 하나를 선택하는 선택 신호 및, 상기 레지스터(R1-R4)들중 하나를 선택하는 어드레스 신호를 출력하게 구성하고; 상기 선택 신호에 의해 지정된 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)는 어드레스 신호에 대응하는 레지스터(R1-R4)의 알람 신호를 데이터 선로를 통하여 상기 프로세서(P1, P2)에 인가하도록 구성한 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치.
  3. 제2항에 있어서 상기 프로세서(P1, P2) 및 상기 타임 슬롯 스위치 (SA1-SA4), (SB1-SB4)는, 독취 인에블 신호에 따라 상기 데이터 선로로부터의 데이터를 입력하고, 기록 인에이블 신호에 따라 소정 데이터를 상기 데이터 선로로 출력하는 버퍼 회로(11-14)를 구비하는 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치.
  4. 제3항에 있어서, 상기 버퍼 회로(11-14)는, 상기 독취 인에이블 신호에 따라 상기 데이터 선로로부터의 데이터를 입력하는 제1삼상태 버퍼와: 상기 기록 인에이블 신호에 따라 소정 데이터를 상기 데이터 선로로 출력하는 제2삼상태 버퍼를 구비하는 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치.
KR1019960020144A 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 KR100225517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020144A KR100225517B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020144A KR100225517B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치

Publications (2)

Publication Number Publication Date
KR980007342A true KR980007342A (ko) 1998-03-30
KR100225517B1 KR100225517B1 (ko) 1999-10-15

Family

ID=19460980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020144A KR100225517B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치

Country Status (1)

Country Link
KR (1) KR100225517B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431464B1 (ko) * 2000-12-26 2004-05-14 엘지전자 주식회사 알람 신호 연결 시스템 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431464B1 (ko) * 2000-12-26 2004-05-14 엘지전자 주식회사 알람 신호 연결 시스템 및 방법

Also Published As

Publication number Publication date
KR100225517B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR850003610A (ko) 반도체 메모리 장치
KR920001358A (ko) 정보 처리 장치용 버스 시스템
KR960043187A (ko) 반도체장치
KR920008768A (ko) 반도체기억장치
KR960042413A (ko) 데이터 처리 시스템
US4387426A (en) Digital data processing system
KR980007342A (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
KR930010723A (ko) 콤퓨터 시스템
KR960001987A (ko) 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR910014941A (ko) 반도체 기억장치
KR970049539A (ko) 버스 드라이버 고장 검출 시스템
KR960028398A (ko) 오디오/비디오입력의 자동절환장치
KR970008168A (ko) 듀얼 포트 ram
JPH05173876A (ja) 増設メモリボード
KR970076252A (ko) 마이크로컴퓨터
KR940027383A (ko) 버스 다중화 회로
KR980007341A (ko) 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치
KR930006379B1 (ko) 퍼스널 컴퓨터에서의 어드레스 변경회로
SU1603367A1 (ru) Элемент сортировочной сети
KR940008321A (ko) 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로
KR940007700A (ko) 마우스 및 키보드의 호환장치
KR960036856A (ko) 디지탈신호처리기 보오드의 버스고장 점검회로
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
KR980007338A (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee