KR980007338A - 전전자 교환기의 프로세서와 디바이스간 통신 장치 - Google Patents

전전자 교환기의 프로세서와 디바이스간 통신 장치 Download PDF

Info

Publication number
KR980007338A
KR980007338A KR1019960020140A KR19960020140A KR980007338A KR 980007338 A KR980007338 A KR 980007338A KR 1019960020140 A KR1019960020140 A KR 1019960020140A KR 19960020140 A KR19960020140 A KR 19960020140A KR 980007338 A KR980007338 A KR 980007338A
Authority
KR
South Korea
Prior art keywords
processor
devices
data
communication
time slot
Prior art date
Application number
KR1019960020140A
Other languages
English (en)
Other versions
KR100197437B1 (ko
Inventor
채승훈
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960020140A priority Critical patent/KR100197437B1/ko
Publication of KR980007338A publication Critical patent/KR980007338A/ko
Application granted granted Critical
Publication of KR100197437B1 publication Critical patent/KR100197437B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 다수의 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치에 관한 것으로서, 상기 디바이스(D1-Dn)들에 송신할 데이터들을 타임 슬롯별로 분할하여 출력하며, 입력되는 타임 슬롯 데이터들의 순서에 따라 해당 데이터를 송신한 디바이스의 검출이 가능한 프로세서(1)와; 상기 프로세서(1)로부터 인가되는 타임스롯을 입력 순서에 따라 상기 디바이스들에 순차적으로 인가하며, 상기 디바이스(D1-Dn)들로부터 인가되는 데이터들을 타임 슬롯별로 입력하여 상기 프로세서(10에 인가하는 타임 슬롯 스위치(2)를 구비한다.
즉, 본 발명은 전전자 교환기에서 프로세서와 디바이스들간의 통신을 종래와 같이 버스 구조를 사용하지 않고, 타임 슬롯 방식을 사용하여 구현하였으므로 별도의 어드레스 라인의 사용이 필요없게 되며, 하나의 프로세서와의 통신을 위한 디바이스들의 수는 타임 슬롯의 수에 따라 확장이 가능하다는 효과가 있다.

Description

전전자 교환기의 프로세서와 디바이스간 통신 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
본 도면은 본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치의 블록도.

Claims (1)

  1. 다수의 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치로서, 상기 디바이스(D1-Dn)들에 송신할 데이터들을 타임 슬롯별로 분할하여 출력하며, 입력되는 타임 슬롯 데이터들의 순서에 따라 해당 데이터를 송신한 디바이스의 검출이 가능한 프로세서(1)와; 상기 프로세서(1)로부터 인가되는 타임 슬롯을 입력 순서에 따라 상기 디바이스들에 순차적으로 인가하며, 상기 디바이스(D1-Dn)들로부터 인가되는 데이터들을 타임 슬롯별로 입력하여 상기 프로세서(1)에 인가하는 타임 슬롯 스위치(2)를 구비하는 전전자 교환기의 프로세서와 디바이스간 통신장치.
KR1019960020140A 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 통신 장치 KR100197437B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020140A KR100197437B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020140A KR100197437B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 통신 장치

Publications (2)

Publication Number Publication Date
KR980007338A true KR980007338A (ko) 1998-03-30
KR100197437B1 KR100197437B1 (ko) 1999-06-15

Family

ID=19460976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020140A KR100197437B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 통신 장치

Country Status (1)

Country Link
KR (1) KR100197437B1 (ko)

Also Published As

Publication number Publication date
KR100197437B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR930702837A (ko) 주변장치 및 마스터 장치간을 통신시키기 위한 데이타 전송 방법 및 장치
KR850005055A (ko) 자기 지정 스위칭 회로망
US4392221A (en) Time division multiplex module for use in digital switching network
KR860008670A (ko) 스위칭 시스템 및 인터페이스 유닛
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
GB2056819A (en) Time slot switching system in a time division electronic telephone switching system
KR980007338A (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR910003475A (ko) 시퀀스 제어장치
KR910014941A (ko) 반도체 기억장치
KR980007341A (ko) 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치
KR840003168A (ko) 시분할 다중 전송 시스템에 사용하기 위한 스위칭 회로
SE9201861D0 (sv) Anordning foer att generera vilokoder vid vaeljare
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
KR920702117A (ko) 통신 시스템
KR100197430B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치
SE9704278D0 (sv) A general switch and a switching method
KR980007357A (ko) 전전자 교환기의 정합 장치 송신기
KR980007342A (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
KR910011050A (ko) 데이타 전송방식
KR950020207A (ko) 다중 프로세서의 통신장치
KR970024750A (ko) 비동기식 전송 모드 스위치
KR940023304A (ko) 종합정보 통신망 교환기의 디-채널(D-channel) 패킷 다중화 장치
KR910012939A (ko) 로컬 버스 콘트롤 서브 유니트
KR960006365A (ko) 다중접속에 의한 신호 다중화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee