KR960006365A - 다중접속에 의한 신호 다중화 장치 - Google Patents

다중접속에 의한 신호 다중화 장치 Download PDF

Info

Publication number
KR960006365A
KR960006365A KR1019940016956A KR19940016956A KR960006365A KR 960006365 A KR960006365 A KR 960006365A KR 1019940016956 A KR1019940016956 A KR 1019940016956A KR 19940016956 A KR19940016956 A KR 19940016956A KR 960006365 A KR960006365 A KR 960006365A
Authority
KR
South Korea
Prior art keywords
signal
input signal
data
input
address
Prior art date
Application number
KR1019940016956A
Other languages
English (en)
Other versions
KR970004792B1 (ko
Inventor
오윤식
Original Assignee
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조백제, 한국전기통신공사 filed Critical 조백제
Priority to KR1019940016956A priority Critical patent/KR970004792B1/ko
Priority to US08/502,545 priority patent/US5629935A/en
Publication of KR960006365A publication Critical patent/KR960006365A/ko
Application granted granted Critical
Publication of KR970004792B1 publication Critical patent/KR970004792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 교환기 또는 기타 통신장비로 부터 발생되어 입력되어 수신되는 DSI및 DSIE급의 신호를 입력으로 하거나, 또는 ATM Coll등과 같이 구조를 알 수 있는 신호들을 입력으로 하여 이들 입력신호들은 특정한 구조를 갖는 형태롤 다중화 하여 전송하기 위한 장치로서, 각 입력 신호들간의 완전한 동기를 필요호 하지 않으며, 입력신호를 특정한 구조를 갖는 형태 및 속도로 다중화 하는 과정에서 임의의 위치에 위치하도록 할 수 있고, 신호의 동시처리 및 어드레스 버퍼의 다중접속이 가능한 구조를 가짐으로서 서로 특성이 다른 신호를 쉽게 다중화 할 수 있으며 확장 및 유지보수를 용이하게 할 수 있는 다중 접속에 의한 신호 다중화 장치에 관한 것이다.

Description

다중접속에 의한 신호 다중화 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 기본적인 구성을 도시한 블럭도.
제3도는 제2도의 입력신호 인터페이스장치를 상세하게 도시한 블럭도.
제4도는 제2도의 입력신호 제어장치를 상세하게 도시한 블럭도.

Claims (14)

  1. DS1(또는 DS1E) 신호, 영상신호, 또는 ATM 신호 등을 처리할 수 있는 입력신호 인터페이스장치와, 테스트 및 중앙처리장치에 접속할 수 있는 입력신호 처리용 멀티포트램과, 상기 입력신호 처리용 멀티포트램과 접속되고, 입력신호 인터페이스장치로부터 클럭신호, 데이타 동기신호 등의 타이밍 신호와 테스트 및 중앙처리장치로부터 버퍼동기 및 제어신호를 받아서 동작하는 타이머, 인터럽트 등의 주변장치, 롬과 램의 메모리 및 마이크로 프로세서로 구성되는 입력신호 제어장치와 버퍼동기 및 제어신호를 입력으로 하고 다중접속용 멀티포트램에 접속하여 데이타를 발생할 수 있는 출력신호 어드레스 발생장치 및 멀티프렉스장치로 구성되는 것을 특징으로 하는 장치.
  2. 제1에 있어서, 상기 입력신호 인터페이스장치는 입력신호를 받아 이 신호로부터 클럭신호, 입력동기신호 및 타이밍 신호를 발생하는 시리얼 입력 인터페이스와, 어드레스를 발생할 수 있는 입력신호 어드레스 발생장치와, 입력신호로부터 추출된 시리얼 데이타와 제어신호를 이용하여 직렬/병렬 변환을 하는 시프트레지스터장치로 구성되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  3. 제2항에 있어서, 상기 어드레스 발생장치는 입력신호로부터 클럭과 데이타 동기신호 등의 타이밍 신호를 발생하고, 클럭신호와 데이타 동기신호 등의 타이밍 신호를 이용하여 입력신호 처리용 멀티포트램을 접속하기 위한 어드레스를 발생하는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  4. 제2항에 있어서, 상기 직렬/병렬 변환 시프트 레지스터는 입력신호 처리용 멀티포트램의 데이타를 입력신호로부터 추출하고, 상기 입력신호 어드레스 발생장치의 어드레스에 직렬/병렬 시프트 레지스터의 데이타가 동기되어 입력신호 처리용 멀티포트램에 저장되는 기능을 갖는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  5. 제1항에 있어서, 상기 입력신호 인터페이스장치는 제어장치를 초기화하는 단계와, 버퍼의 초기화 및 버퍼동기신호에 따라 최초의 데이타버퍼와 어드레스버퍼를 할당하는 단계와, 현재 설정되어 있는 데이타버퍼에 입력신호를 수신하는 단계와, 입력의 한 프레임이 종료되지 않았을때는 입력의 한 프레임이 종료되었는지를 판단하는 단계로 피드백시키는 단계와, 한 프레임이 종료되었을 경우 새로운 데이타버퍼와 어드레스버퍼를 할당하고, 입력신호를 수신하고, 현재의 데이타버퍼에 저장된 데이타를 분석하는 단계와, 현재의 어드레스버퍼에 있는 데이타버퍼의 내용분석에 따라 어드레스를 어드레스버퍼에 기입하는 단계와, 다시 입력의 한 프레임이 종료되었는지를 판단하는 단계로 피드백시키는 단계로 동작이 진행되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  6. 제1항에 있어서, 상기 입력신호 제어장치는 마이크로 프로세서와, 롬 또는 램으로 된 메모리 및 타이머, 인터럽트 등의 주변장치 제어회로의 마이크로 컴퓨터 시스템으로 구성되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  7. 제1항에 또는 제6항에 있어서, 상기 입력신호 제어장치는 다중접속용 멀티포트램에 입력신호 처리용 멀티포트램의 데이타를 지정하는 어드레스를 기입하는 방식으로 입력되어 데이타의 다중화 순서를 임의로 조절할 수 있는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  8. 제1항에 있어서, 상기 출력신호 어드레스 발생장치는 입력신호 처리용 멀티포트램으로부터 출력으로 나오는 데이타를 버퍼동기 및 제어신호 등을 이용하여 병렬/직렬 변환을 할 수 있는 시프트 레지스터장치와 버퍼동기 및 제어신호 등을 입력하여 다중접속용 멀티포트램으로 어드레스를 출력하는 출력신호 어드레스 발생장치로 구성되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  9. 제1항에 있어서, 상기 출력신호 어드레스 발생장치로부터 어드레스를 받아 다중접속용 멀티포트램에서 데이타를 출력시키고, 이 데이타를 어드레스로 이용하여 입력신호 처리용 멀티포트램에서 데이타를 발생시키는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  10. 제1항에 있어서, 상기 입력신호 처리용 멀티포트램에서 발생되는 데이타와 버퍼동기 및 제어신호를 상기 병렬/직렬 변환 시프트 레지스터에서 입력하여 특정한 구조를 갖는 형태로 다중화된 신호를 출력하는것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  11. 제1항에 있어서, 상기 입력신호 인터페이스장치와 입력신호 제어장치와 입력신호 처리용 멀티포트램과 다중접속용 멀티포트램으로 구성되는 입력신호 처리장치가 열개 병렬로 연결되어 출력신호 발생장치와 병렬/직렬 변환 시프트 레지스터장치에 연결되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  12. 제1항에 있어서, 상기 입력신호 인터페이스장치와 상기 입력신호 제어장치와 상기 입력신호 처리용 멀티포트램으로 구성되는 입력신호 처리장치가 다수개 병렬로 연결되고, 이것이 상기 다중접속용 멀티포트램과 어드레스 발생장치와 병렬/직렬 변환 시프트 레지스터장치에 각각 연결되는 구성을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  13. 제1항,제11항 또는 제12항에 있어서, 상기 다중접속용 멀티포트램에는 다수의 어드레스버퍼가 구비되고, 상기 입력신호 처리용 멀티포트램에는 다수의 데이타버퍼가 구비되는 것을 특징으로 하는 다중접속에 의한 신호 다중화 장치.
  14. DS1(또는 DS1E) 신호, 영상신호, 또는 ATM 신호 등을 처리할 수 있는 입력신호 인터페이스장치(11)와, 상기 입력신호 인터페이스장치(11)로부터 데이타를 수신하여 저장할 수 있는 여러개의 포트를 갖는 입력신호 처리용 멀티포트램(12)과 상기 입력신호 처리용 멀티포트램(12)을 제어할 수 있는 입력신호 제어장치(13)와, 상기 입력신호 처리용 멀티포트램(12)과 접속되어 임의의 순서로 데이타를 읽어내어 특정한 구조를 갖는 형태로 다중화할 수 있는 출력신호 어드레스 발생장치 및 멀티프렉스장치(38)와, 상기 출력신호어드레스 발생장치 및 멀티프렉스장치(38)와 여러개의 입력신호 제어장치간에 동시처리를 가능하게 하는 인터페이스장치로 역할하는 다중접속용 멀티포트램(15)과, 상기 입력신호 처리용 멀티포트램(12)과 접속되어 테스트 및 시스팀을 관리하는 기능을 제공하는 테스트 및 중앙처리장치(14)로 구성되는 다중접속에 의한 신호 다중화 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016956A 1994-07-14 1994-07-14 다중접속에 의한 신호 다중화 장치 KR970004792B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940016956A KR970004792B1 (ko) 1994-07-14 1994-07-14 다중접속에 의한 신호 다중화 장치
US08/502,545 US5629935A (en) 1994-07-14 1995-07-14 Signal multiplexing apparatus using multiconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016956A KR970004792B1 (ko) 1994-07-14 1994-07-14 다중접속에 의한 신호 다중화 장치

Publications (2)

Publication Number Publication Date
KR960006365A true KR960006365A (ko) 1996-02-23
KR970004792B1 KR970004792B1 (ko) 1997-04-03

Family

ID=19387957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016956A KR970004792B1 (ko) 1994-07-14 1994-07-14 다중접속에 의한 신호 다중화 장치

Country Status (2)

Country Link
US (1) US5629935A (ko)
KR (1) KR970004792B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5806023A (en) * 1996-02-23 1998-09-08 Motorola, Inc. Method and apparatus for time-scale modification of a signal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
US5526344A (en) * 1994-04-15 1996-06-11 Dsc Communications Corporation Multi-service switch for a telecommunications network

Also Published As

Publication number Publication date
US5629935A (en) 1997-05-13
KR970004792B1 (ko) 1997-04-03

Similar Documents

Publication Publication Date Title
KR890012232A (ko) 비데오 프로세서 시스템
US5625796A (en) Method and apparatus for concurrently accessing multiple memories with different timing requirements
CA2199571A1 (en) Creating multi-port ram with tdm
KR940004477A (ko) 메모리 디스플레이 인터페이스에 가변 픽셀주파수 및 픽셀깊이를 클록하는 방법 및 장치
KR870003431A (ko) 데이타 처리장치
KR960009771A (ko) Atm 셀 스위치 장치 및 atm 교환기
YU46744B (sh) .mreža za komutaciju poruka između više procesorskih jedinica
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR960006365A (ko) 다중접속에 의한 신호 다중화 장치
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
US3809819A (en) Tdm switching apparatus
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
JPH1132022A (ja) 統合化伝送装置
KR100200736B1 (ko) 마이콤 인터페이스 장치
KR920702117A (ko) 통신 시스템
SU1118997A1 (ru) Устройство дл обмена информацией
JP2850817B2 (ja) データハイウェイ用信号速度変換回路
KR100217939B1 (ko) 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드
JPH05227173A (ja) 多重処理方式
KR860001102B1 (ko) 데이타 전송(傳送)장치
SU1714612A1 (ru) Устройство дл обмена информацией
SU1160422A1 (ru) Устройство дл сопр жени каналов ввода-вывода с абонентом
KR960705427A (ko) 신호처리장치(signal processing unit)
KR970049622A (ko) 대용량 메모리의 데이타 전송 장치 및 방법
KR960027614A (ko) 전전자 교환기의 stm-1 프래임 매퍼

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100705

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee