KR930006379B1 - 퍼스널 컴퓨터에서의 어드레스 변경회로 - Google Patents

퍼스널 컴퓨터에서의 어드레스 변경회로 Download PDF

Info

Publication number
KR930006379B1
KR930006379B1 KR1019900020169A KR900020169A KR930006379B1 KR 930006379 B1 KR930006379 B1 KR 930006379B1 KR 1019900020169 A KR1019900020169 A KR 1019900020169A KR 900020169 A KR900020169 A KR 900020169A KR 930006379 B1 KR930006379 B1 KR 930006379B1
Authority
KR
South Korea
Prior art keywords
address
switch
gate
output
circuit
Prior art date
Application number
KR1019900020169A
Other languages
English (en)
Other versions
KR920013119A (ko
Inventor
김성규
Original Assignee
주식회사 큐닉스 컴퓨터
심흥주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 큐닉스 컴퓨터, 심흥주 filed Critical 주식회사 큐닉스 컴퓨터
Priority to KR1019900020169A priority Critical patent/KR930006379B1/ko
Publication of KR920013119A publication Critical patent/KR920013119A/ko
Application granted granted Critical
Publication of KR930006379B1 publication Critical patent/KR930006379B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

퍼스널 컴퓨터에서의 어드레스 변경회로
제1도 및 제2도는 본 발명의 실시예시도.
제3도는 본 발명이 적용된 시스템 예시도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : AND 게이트 2,3,22,33 : 3상태 게이트
SW : 스위치
본 발명은 퍼스널 컴퓨터에서의 어드레스 변경회로에 관한 것이다.
종래의 퍼스널 컴퓨터에서는 확장 카드의 사용시 입출력(이하, I/O라 함) 또는 메모리 어드레스가 다른 디바이스와 겹쳤을 때 확장 카드를 개조하거나, 동일한 카드를 시스템에 장착할 수 없었다.
본 발명은 상기 문제점을 해결하기 위한 것으로 I/O 또는 메모리의 어드레스 선을 변경 가능하도록 한 어드레스 변경 회로를 제공하는데 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위해, 외부로 부터의 제어신호를 입력으로 하는 논리곱 처리수단과, 상기 논리곱 처리수단의 출력단에 일단이 연결되고 타단은 저항을 통해 전원에 연결되는 스위치와, 상기 스위치의 타단에 인에이블단이 병령로 연결되고, 어드레스 입력단에 각 입력단이 병렬로 연결되어 상기 제어신호의 논리 및 상기 스위치의 온/오프 제어에 의해 사기 어드레스입력 단 상의 어드레스를 정상 출력 또는 반전 출력시키도록 각각 교번적으로 동작하는 2개의 논리게이트 수단을 구비하고 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 어드레스 변경회로의 일실시예시도로 I/O 어드레스 변경에 다른 실시예시도이고, 제2도는 본 발명에 따른 어드레스 변경회로의 다른 실시예로서 메모리 어드레스 변경에 따른 실시예시도이다. 그리고 제3도는 본 발명이 적용된 실제 시스템 구성도이다.
도면에서 1과 21은 AND게이트, 2와 22는 3상태 게이트를, 3과 23은 3상태 논리 게이트를,F SW는 스위치를, R은 저항을 각각 나타낸다.
제1도 및 제2도에 도시한 바와 같이 본 발명에 따른 어드레스 변경회로는, 제어신호(/IOR, /IOW, 또는 /MEMR, /MEMW)를 입력으로 하는 앤드게이트(1 또는 21)와, 상기 앤드 게이트(1 또는 21)의 출력단에 일단이 연결되고 타단은 저항(R)을 통해 전원에 연결되는 스위치(SW)와, 상기 스위치(SW)의 타단에 인에이블단이 병렬로 연결되고, 어드레스 입력단에 입력단이 병렬로 연결되어 각각 교번적으로 동작하면서 어드레스를 출력하는 3상태 게이트(3 또는 23) 및 3상태 인버터 게이트(2 또는 22)를 구비한다.
상기와 같은 구성을 갖는 본 발명의 동작을 살펴보면 다음과 같다.
제1도 및 제2도에서 어드레스를 변경하고자 하는 경우에는 스위치(SW)를 온으로 하고, 변경하지 않는 경우에는 오프로 한다.
어드레스를 변경할 필요가 없어 스위치(SW)를 오프 상태로 한 경우에는 전원 전압이 저항(R)을 통해 3상태 게이트(3 또는 23)의 인에이블 단자와 3상태 인버터 게이트(2 또는 22)의 인에이블 단자에 인가되어 3상태 게이트(3 또는 23)만 동작하게 되어, 입력단의 어드레스는 그 값이 바뀌지 않고 출력단에 그대로 인가된다. 그러나 사용자가 어드레스를 변경하기 우하여 스위치(SW)를 온 시켰을 경우, 앤드게이트(1 또는 21)의 두입력단에 가해지는 제어신호(입출력 독출/기록 신호, 또는 메모리 독출/기록 신호)가 모두 액티브되지 않으면 상기 앤드 게이트(1 또는 21)의 출력단은 로우상태가 되고, 이에 따라 3상태 인버터 게이트만 동작하여 어드레스 입력은 반전되어 변경된 값으로 출력된다.
여기서 제1도 및 제2도의 회로는 1개의 어드레스선만을 처리하기 위한 것이며, 여러개의 어드레스을 변경코자 하는 경우에는 상기 회로를 어드레스 라인별로 부가하여 다수 사용할 수 있다.
상기 회로의 동작에 따른 상태표는 다음과 같다.
[상태표]
제3도에서와 같이 시스템에서 나오는 어드레스를 필요에 따라 스위치를 온/오프함으로써 확장 버스로 가는 메모리나 I/O 어드레스를 변경시켜 시스템과 확장 카드간의 어드레스를 변경시킬 수 있다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은, 한 시스템내에서 하드웨어(H/W)적인 변경없이 동일한 확장 카드를 설치할 수 있는 효과가 있다.

Claims (4)

  1. 외부로 부터의 제어신호(IOR, /IQW, 또는 /MEMR, /MEMW)를 입력으로 하는 논리곱 처리수단(1 또는 21)과, 상기 논리곱 처리수단(1 또는 21)의 출력단에 일단이 연결되고 타단은 저항(R)을 통해 전원에 연결되는 스위치(SW)와, 상기 스위치(SW)의 타단에 인에이블단이 병렬로 연결되고, 어드레스 입력단에 각 입력단이 병렬로 연결되어 상기 제어신호의 논리 및 상기 스위치(SW)의 온/오프 제어에 의해 상기 어드레스 입력단 상의 어드레스(An)을 정상 출력 또는 반전 출력시키도록 각각 교번적으로 동작하는 2개의 논리게이트 수단(3 또는 23, 2 또는 22)을 구비하는 것을 특징으로 하는 어드레스 변경회로.
  2. 제1항에 있어서, 상기 2개의 논리 게이트 수단(3 또는 23, 2 또는 22)은, 3상태 게이트(3 또는 23)와 인버터 3상태 게이트(2 또는 22)로 구성되는 것을 특징으로 하는 어드레스 변경회로.
  3. 제2항에 있어서, 상기 제어신호는 입출력 독출/기록 신호(/IOR, /IOW)인 것을 특징으로 하는 어드레스 변경회로.
  4. 제2항에 있어서, 상기 제어신호는 메모리 읽기/독출신호(/MEMR, /MEMW)인 것을 특징으로 하는 어드레스 변경회로.
KR1019900020169A 1990-12-08 1990-12-08 퍼스널 컴퓨터에서의 어드레스 변경회로 KR930006379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020169A KR930006379B1 (ko) 1990-12-08 1990-12-08 퍼스널 컴퓨터에서의 어드레스 변경회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020169A KR930006379B1 (ko) 1990-12-08 1990-12-08 퍼스널 컴퓨터에서의 어드레스 변경회로

Publications (2)

Publication Number Publication Date
KR920013119A KR920013119A (ko) 1992-07-28
KR930006379B1 true KR930006379B1 (ko) 1993-07-14

Family

ID=19307236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020169A KR930006379B1 (ko) 1990-12-08 1990-12-08 퍼스널 컴퓨터에서의 어드레스 변경회로

Country Status (1)

Country Link
KR (1) KR930006379B1 (ko)

Also Published As

Publication number Publication date
KR920013119A (ko) 1992-07-28

Similar Documents

Publication Publication Date Title
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
JP2650124B2 (ja) 半導体集積回路
US7076745B2 (en) Semiconductor integrated circuit device
KR930006379B1 (ko) 퍼스널 컴퓨터에서의 어드레스 변경회로
KR970059914A (ko) 플래시 메모리 시스템
JPS61112424A (ja) 出力バツフア回路
JP4190593B2 (ja) バス上の容量結合を補償する補償回路を有するデータ処理システム
KR0179688B1 (ko) 삼중화 장치의 선택 제어회로
KR950010943B1 (ko) 마이크로 콘트롤러의 입출력 제어회로
KR890008835Y1 (ko) 컴퓨터 시스템의 비동기통신 포트 선택회로
JPH05173876A (ja) 増設メモリボード
KR920008007Y1 (ko) 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로
KR0179949B1 (ko) 키매트릭스 회로
KR890003024Y1 (ko) 캐쉬 메모리 제어회로
KR940018754A (ko) 버스 사이징(sizing) 기능을 갖는 마이크로프로세서
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
KR930001739Y1 (ko) 컴퓨터의 수행속도 표시회로
KR0114239Y1 (ko) 인터럽트 핸들러 회로
JPH06149429A (ja) プルアップ抵抗切り替え回路
KR950000357Y1 (ko) 키보드 컨트롤러 리세트 회로
KR100305879B1 (ko) 마이크로컴퓨터
KR970049309A (ko) 컴퓨터 시스템의 입출력 핀수 확장 장치
JPH05233439A (ja) Icメモリカード
KR950020095A (ko) 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
JPH0784940A (ja) マイクロ・コントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960703

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee