KR920009125A - Dsp간의 통신방법 - Google Patents
Dsp간의 통신방법 Download PDFInfo
- Publication number
- KR920009125A KR920009125A KR1019900016757A KR900016757A KR920009125A KR 920009125 A KR920009125 A KR 920009125A KR 1019900016757 A KR1019900016757 A KR 1019900016757A KR 900016757 A KR900016757 A KR 900016757A KR 920009125 A KR920009125 A KR 920009125A
- Authority
- KR
- South Korea
- Prior art keywords
- dsp
- communication method
- low
- data
- communication
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
내용없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도.
제2도는 본 발명의 작동 타이밍도.
제3도는 본 발명의 작동플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : DSP 3, 4 : 디코더
5 : 데이터 래치부 6 : 제어신호 발생부
6a, 6b : 논리회로
Claims (1)
- 제2DSP가 제1DSP에 데이터를 받아들일 준비가 돼있다는 제어신호로서 BIO 단자를 액티브로우시키는 단계와, 제1DSP는 자신의 BIO단자가 로우상태인지를 체크하여 로우상태면 자신의 전송데이터를 내보내 래치시키는 단계, 제1DSP)가 제2DSP에 인터럽트 신호를 발생시키는 단계, 제2DSP가 래치된 데이터를 리드해가는단계, 제1DSP의 전송동작이 끝났는지를 체크하고 끝났으면 제1 및 제2DSP의 통신을 종료하는 단계를 차례로 포함함을 특징으로 하는 DSP간의 통신방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR90016757A KR970010243B1 (en) | 1990-10-20 | 1990-10-20 | Communication method between digital signal processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR90016757A KR970010243B1 (en) | 1990-10-20 | 1990-10-20 | Communication method between digital signal processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920009125A true KR920009125A (ko) | 1992-05-28 |
| KR970010243B1 KR970010243B1 (en) | 1997-06-23 |
Family
ID=19304909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR90016757A KR970010243B1 (en) | 1990-10-20 | 1990-10-20 | Communication method between digital signal processing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970010243B1 (ko) |
-
1990
- 1990-10-20 KR KR90016757A patent/KR970010243B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970010243B1 (en) | 1997-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| KR850001566A (ko) | 마이크로 컴퓨터 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| KR910003666A (ko) | 반도체기억장치의 데이터출력제어회로 | |
| KR910008730A (ko) | 반도체 기억장치 | |
| KR920009125A (ko) | Dsp간의 통신방법 | |
| KR920005531A (ko) | 고속도신호 다중화장치 | |
| KR970031616A (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템 | |
| KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
| KR920001318A (ko) | 마이크로프로세서 | |
| KR920004972A (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
| KR970049289A (ko) | 제어가능한 하드웨어 리셋 회로 | |
| KR910014785A (ko) | 집적회로장치(integrated circuit device) | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| KR0168010B1 (ko) | 교환기의 듀얼톤 주파수 송출에 있어 원포인트 제어방법 및 회로 | |
| KR970055594A (ko) | Ppm 통신방식에서의 로직 디코딩 회로 | |
| KR840005224A (ko) | 데이터통신 단말장치 | |
| KR960016182A (ko) | 고유번호를 부여한 원격 송수신 장치 | |
| KR960030604A (ko) | 송버스를 가지는 시스템 및 그에 따른 프로토콜 방법 | |
| KR970055780A (ko) | 페이징 시스템의 페이지 데이타 출력 방법 | |
| KR890009141A (ko) | 백업 메모리 회로에 있어서 원 바이트 억세스 방식 | |
| KR920005662A (ko) | 디지탈 전자 교환기의 피시엠 데이타 접속 장치 회로 | |
| KR970705757A (ko) | 시험 패턴 발생기(test pattern generator) | |
| KR980006848A (ko) | 최소 클럭킹 주파수를 갖는 디-플립플롭(d-ff) | |
| KR960016274A (ko) | Aal계층의 송신 인터페이스장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |