JPH0431203B2 - - Google Patents
Info
- Publication number
- JPH0431203B2 JPH0431203B2 JP59158987A JP15898784A JPH0431203B2 JP H0431203 B2 JPH0431203 B2 JP H0431203B2 JP 59158987 A JP59158987 A JP 59158987A JP 15898784 A JP15898784 A JP 15898784A JP H0431203 B2 JPH0431203 B2 JP H0431203B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- pulse width
- power supply
- supply voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルス幅変調アンプ（以下
「PWMアンプ」と略称する）における電源電圧
変動補正方法に関する。
「PWMアンプ」と略称する）における電源電圧
変動補正方法に関する。
PWMアンプは、入力信号のレベルをパルス波
形のデユーテイによつて表わすパルス幅変調波に
変換して電力増幅するもので、例えば第４図に示
すように、パルス幅変調（PWM）回路１と電力
増幅回路２とローパスフイルタ３及び電源４とに
よつて構成される。
形のデユーテイによつて表わすパルス幅変調波に
変換して電力増幅するもので、例えば第４図に示
すように、パルス幅変調（PWM）回路１と電力
増幅回路２とローパスフイルタ３及び電源４とに
よつて構成される。
そして、PWM回路１としては、例えば第５図
に示すような比較器を使用し、第６図イに示すよ
うなアナログの入力信号Sinを鋸歯状波の基準パ
ルスCpと比較して、Sin＞Cpの時に出力を“Ｈ”，
Sin＜Cpの時に出力を“Ｌ”にして同図ロに示す
ようなパルス幅変調波の信号Spwnに変換する。
に示すような比較器を使用し、第６図イに示すよ
うなアナログの入力信号Sinを鋸歯状波の基準パ
ルスCpと比較して、Sin＞Cpの時に出力を“Ｈ”，
Sin＜Cpの時に出力を“Ｌ”にして同図ロに示す
ようなパルス幅変調波の信号Spwnに変換する。
この信号SpwnのデユーテイTH／Ｔが入力信号
レベルに対応する。
レベルに対応する。
電力増幅回路２は、例えば第５図に示すように
直列接続したNPN型とPNP型のパワートランジ
スタQ1，Q2を正負電源の間に接続し、PWM回路
１からのパルス幅変調波の信号Spwnによつてこの
パワートランジスタQ1，Q2をオン・オフ制御
（Spwnが“Ｈ”のときはQ1がオンでQ2がオフ、
Spwnが“Ｌ”のときはQ2がオンでQ1がオフ）し、
両トランジスタQ1とQ2のエミツタ接続点から第
６図ハに示すような電力増幅されたパルス幅変調
波による出力信号Sppを得る。
直列接続したNPN型とPNP型のパワートランジ
スタQ1，Q2を正負電源の間に接続し、PWM回路
１からのパルス幅変調波の信号Spwnによつてこの
パワートランジスタQ1，Q2をオン・オフ制御
（Spwnが“Ｈ”のときはQ1がオンでQ2がオフ、
Spwnが“Ｌ”のときはQ2がオンでQ1がオフ）し、
両トランジスタQ1とQ2のエミツタ接続点から第
６図ハに示すような電力増幅されたパルス幅変調
波による出力信号Sppを得る。
この出力信号Sppをローパスフイルタ３を通す
と、高周波成分が除去されて第６図ニに示すよう
に、入力信号Sinと相似波形の出力信号Sput（出力
信号Sppのデユーテイに応じたレベルの信号で、
デユーテイ50％の時出力レベルが０）となる。
と、高周波成分が除去されて第６図ニに示すよう
に、入力信号Sinと相似波形の出力信号Sput（出力
信号Sppのデユーテイに応じたレベルの信号で、
デユーテイ50％の時出力レベルが０）となる。
なお、この出力信号によつて例えばスピーカを
駆動するような場合には、そのボイスコイルがロ
ーパスフイルタの役目をなすので、電力増幅回路
２の出力信号を直接スピーカに供給することがで
きる。
駆動するような場合には、そのボイスコイルがロ
ーパスフイルタの役目をなすので、電力増幅回路
２の出力信号を直接スピーカに供給することがで
きる。
また、入力信号Sinがパルス符号化されたデジ
タル信号（PCM信号）である場合には、PWM
回路としてPCM／PWM変換器を用いてパルス
幅変調波の信号に変換すればよい。
タル信号（PCM信号）である場合には、PWM
回路としてPCM／PWM変換器を用いてパルス
幅変調波の信号に変換すればよい。
このようなPWMアンプは、回路構成が簡単
で、しかも電力増幅のパワートランジスタのオ
ン・オフによるスイツチング動作によつて行なう
ため効率が常に略100％であり、その有用性が注
目されている。
で、しかも電力増幅のパワートランジスタのオ
ン・オフによるスイツチング動作によつて行なう
ため効率が常に略100％であり、その有用性が注
目されている。
しかしながら、このようなPWMアンプは、上
述のように電力増幅をパワートランジスタのスイ
ツチング動作によつて行ない、常に電源電圧をパ
ルス幅変調して出力することになるため、電源電
圧が変動すると、例えば第６図ハに破線で示すよ
うに、全ての信号レベルにおいてその影響がその
まま出力信号波形に表われてしまうという問題点
があつた。
述のように電力増幅をパワートランジスタのスイ
ツチング動作によつて行ない、常に電源電圧をパ
ルス幅変調して出力することになるため、電源電
圧が変動すると、例えば第６図ハに破線で示すよ
うに、全ての信号レベルにおいてその影響がその
まま出力信号波形に表われてしまうという問題点
があつた。
この問題を解決するため、電力増幅回路のパワ
ートランジスタを完全にオンさせないようにその
入力側でPWM信号の振幅を制限する方法がある
が、この方法では出力段の効率を下げてしまうこ
とになり、PWMアンプの最大のメリツトを低下
させる結果になる。
ートランジスタを完全にオンさせないようにその
入力側でPWM信号の振幅を制限する方法がある
が、この方法では出力段の効率を下げてしまうこ
とになり、PWMアンプの最大のメリツトを低下
させる結果になる。
この発明は、このような従来のパルス幅変調ア
ンプにおける電源電圧変動の出力波形に対する影
響を、効率をあまり低下させることなく補正する
ことを目的とする。
ンプにおける電源電圧変動の出力波形に対する影
響を、効率をあまり低下させることなく補正する
ことを目的とする。
上記の目的を達成するため、第１番目の発明
は、アナログの入力信号をパルス幅変調波に変換
して電力増幅回路のパワートランジスタをオン・
オフ制御することによつて電力増幅するパルス幅
変調アンプにおける電源電圧変動補正方法であ
り、 上記電力増幅回路に供給する電源電圧の変動分
を検出し、それを所定の補正幅内でデユーテイが
変化し上記パルス幅変調波と極性が反対で周期が
同じパルス幅変調波に変換し、上記両パルス幅変
調波のアンドをとることによつて入力信号を変換
したパルス幅変調波のデユーテイを補正して、電
源電圧の変動による出力変動をなくすことを特徴
とする。
は、アナログの入力信号をパルス幅変調波に変換
して電力増幅回路のパワートランジスタをオン・
オフ制御することによつて電力増幅するパルス幅
変調アンプにおける電源電圧変動補正方法であ
り、 上記電力増幅回路に供給する電源電圧の変動分
を検出し、それを所定の補正幅内でデユーテイが
変化し上記パルス幅変調波と極性が反対で周期が
同じパルス幅変調波に変換し、上記両パルス幅変
調波のアンドをとることによつて入力信号を変換
したパルス幅変調波のデユーテイを補正して、電
源電圧の変動による出力変動をなくすことを特徴
とする。
また、第２番目の発明は、デジタルの入力信号
をパルス幅変調波に変換して電力増幅回路のパワ
ートランジスタをオン・オフ制御することによつ
て電力増幅するパルス幅変調アンプにおける電源
電圧変動補正方法であり、 上記電力増幅回路に供給する電源電圧の変動分
を検出し、その正負を反転して上記入力信号と同
様なデジタル信号に変換し、このデジタル信号を
上記入力信号に加算することによつて該入力信号
のデジタル値を補正して、電源電圧の変動による
出力変動をなくすことを特徴とする。
をパルス幅変調波に変換して電力増幅回路のパワ
ートランジスタをオン・オフ制御することによつ
て電力増幅するパルス幅変調アンプにおける電源
電圧変動補正方法であり、 上記電力増幅回路に供給する電源電圧の変動分
を検出し、その正負を反転して上記入力信号と同
様なデジタル信号に変換し、このデジタル信号を
上記入力信号に加算することによつて該入力信号
のデジタル値を補正して、電源電圧の変動による
出力変動をなくすことを特徴とする。
以下、この発明の実施例を第１図乃至第３図を
参照して説明する。
参照して説明する。
第１図は、入力信号Sinがアナログ信号の場合
の一実施例を示すPWMアンプのブロツク構成図
であり、第４図の従来例と同じ部分には同一符号
を付してあり、それらの説明は省略する。
の一実施例を示すPWMアンプのブロツク構成図
であり、第４図の従来例と同じ部分には同一符号
を付してあり、それらの説明は省略する。
レベル調整回路５は、電源４から電力増幅回路
２に供給する電源電圧±Ｖのレベルを調整して変
動分を検出する役目をなすものである。
２に供給する電源電圧±Ｖのレベルを調整して変
動分を検出する役目をなすものである。
電源電圧＋Ｖと−Ｖの絶対値は等しいので、そ
の一方の電圧＋Ｖのレベルを第２図イにΔVで示
すように下げて、鋸歯状波の基準パルスCpに対
して、電源電圧が規定電圧の時にａのレベルにな
り、予想される変動の上限がｂのレベル、下限が
ｃのレベル内に納まるようにし、この変動電圧
ΔVをPWM回路６に入力させる。
の一方の電圧＋Ｖのレベルを第２図イにΔVで示
すように下げて、鋸歯状波の基準パルスCpに対
して、電源電圧が規定電圧の時にａのレベルにな
り、予想される変動の上限がｂのレベル、下限が
ｃのレベル内に納まるようにし、この変動電圧
ΔVをPWM回路６に入力させる。
このPWM回路６とインバータ７とによつて、
変動電圧ΔVを、第２図ハに示すように所定の補
正幅内でデユーテイが変化し、PWM回路１によ
つて入力信号を変換した同図ニに示すパルス幅変
調波と極性が反対で周期が同じパルス幅変調波に
変換する役目をなす。
変動電圧ΔVを、第２図ハに示すように所定の補
正幅内でデユーテイが変化し、PWM回路１によ
つて入力信号を変換した同図ニに示すパルス幅変
調波と極性が反対で周期が同じパルス幅変調波に
変換する役目をなす。
すなわち、PWM回路６は、第２図イに示すよ
うに変動電圧ΔVを基準パルスCpと比較して、同
図ロに示すようにΔV＞Cpの時だけ“Ｈ”になる
パルス幅変調波形の信号Ａを出力する。
うに変動電圧ΔVを基準パルスCpと比較して、同
図ロに示すようにΔV＞Cpの時だけ“Ｈ”になる
パルス幅変調波形の信号Ａを出力する。
この信号Ａのデユーテイが、電源電圧の変動に
よつて例えば０〜20％の間で変化し、規定電圧の
時に10％になるように、前述のレベル調整回路に
よるレベル調整を行なう。
よつて例えば０〜20％の間で変化し、規定電圧の
時に10％になるように、前述のレベル調整回路に
よるレベル調整を行なう。
この信号Ａをインバータ７によつて反転して、
第２図ハに示すようなデユーテイが80〜100％の
間で変化するパルス波形のデジタル信号Ｂにし、
これをアンプ回路８に入力する。
第２図ハに示すようなデユーテイが80〜100％の
間で変化するパルス波形のデジタル信号Ｂにし、
これをアンプ回路８に入力する。
アンプ回路８は、この信号ＢとPWM回路１か
ら入力する第２図ニに示すようなパルス幅変調さ
れた信号Spwnとのアンドをとり、同図ホに示すよ
うに、信号Spwnが“Ｈ”のパルス幅を信号Ｂが
“Ｌ”の期間だけ減らしてデユーテイを補正した
信号Spwn′を電力増幅回路２に入力させる。
ら入力する第２図ニに示すようなパルス幅変調さ
れた信号Spwnとのアンドをとり、同図ホに示すよ
うに、信号Spwnが“Ｈ”のパルス幅を信号Ｂが
“Ｌ”の期間だけ減らしてデユーテイを補正した
信号Spwn′を電力増幅回路２に入力させる。
この補正量は、電源電圧の変動を相殺するよう
に変化し、電源電圧が規定値より大きくなると出
力信号Sppのデユーテイの減少を10％以上にし、
電源電圧が規定値より小さくなると10％以下にす
る。
に変化し、電源電圧が規定値より大きくなると出
力信号Sppのデユーテイの減少を10％以上にし、
電源電圧が規定値より小さくなると10％以下にす
る。
ローパスフイルタ３を通した出力信号Sputのパ
ワーは、電力増幅回路２の出力信号Sppの振幅と
デユーテイの積に比例するので、電源電圧の変動
によつて第６図ハに破線で示したように出力信号
Sppの振幅が変化しても、その分だけ上述のよう
にデユーテイを補正することによつて出力信号
Sputのパワー変動をなくすことができる。
ワーは、電力増幅回路２の出力信号Sppの振幅と
デユーテイの積に比例するので、電源電圧の変動
によつて第６図ハに破線で示したように出力信号
Sppの振幅が変化しても、その分だけ上述のよう
にデユーテイを補正することによつて出力信号
Sputのパワー変動をなくすことができる。
なお、この実施例によると、電源電圧が規定値
の時でも電力増幅回路２へ入力するパルス幅変調
波の信号のデユーテイを一定量（例えば10％）だ
け小さくしてしまうので、ダイナミツクレンジが
それだけ減少することになるが、電源電圧の変動
幅はそれ程大きくないので実用上問題はない。
の時でも電力増幅回路２へ入力するパルス幅変調
波の信号のデユーテイを一定量（例えば10％）だ
け小さくしてしまうので、ダイナミツクレンジが
それだけ減少することになるが、電源電圧の変動
幅はそれ程大きくないので実用上問題はない。
さらに、この点を改善するために、第１図のア
ンプ回路８の出力信号Spwn′に、一定のデユーテ
イ（例えば10％）分だけパルス幅を増加させる回
路を設ければ、電源電圧が規定値の時に、出力信
号Spwn′のデユーテイがPWM回路１の出力信号
Spwnのデユーテイと同じになるようにすることが
できる。
ンプ回路８の出力信号Spwn′に、一定のデユーテ
イ（例えば10％）分だけパルス幅を増加させる回
路を設ければ、電源電圧が規定値の時に、出力信
号Spwn′のデユーテイがPWM回路１の出力信号
Spwnのデユーテイと同じになるようにすることが
できる。
次に、第３図によつて入力信号Sinがデジタル
信号（PCM信号）である場合の実施例を説明す
る。
信号（PCM信号）である場合の実施例を説明す
る。
この場合には、電源４から電力増幅回路２に供
給される電源電圧±Ｖの絶対値を規定値と比較
〔−〕するなどにより、その変動分ΔVを電圧変
動検出回路１０によつて検出する。
給される電源電圧±Ｖの絶対値を規定値と比較
〔−〕するなどにより、その変動分ΔVを電圧変
動検出回路１０によつて検出する。
この変動分ΔVをＡ／Ｄ変換器によつて正負を
反転して入力信号Sinと同様なデジタル信号Dvに
変換する。
反転して入力信号Sinと同様なデジタル信号Dvに
変換する。
このデジタル信号Dvを加算器１２に入力する。
加算器１２は、入力信号Sinとこの電圧変動に応
じたデジタル信号Dvとを加算して（電源電圧が
規定値より大きくなつた時は負の値を加算し、規
定値より小さくなつた時は正の値を加算する）、
入力信号Sinのデジタル値を補正する。
加算器１２は、入力信号Sinとこの電圧変動に応
じたデジタル信号Dvとを加算して（電源電圧が
規定値より大きくなつた時は負の値を加算し、規
定値より小さくなつた時は正の値を加算する）、
入力信号Sinのデジタル値を補正する。
その補正した入力信号Sin′をPCM／PWM変換
器１３に入力してパルス幅変調波の信号Spwnに変
換し、電力増幅回路２によつて電力増幅してロー
パスフイルタ３を通して出力する。
器１３に入力してパルス幅変調波の信号Spwnに変
換し、電力増幅回路２によつて電力増幅してロー
パスフイルタ３を通して出力する。
CkはＡ／Ｄ変換器１１とPCM／PWM変換器
１３の動作タイミングの同期をとるためのクロツ
クパルスである。
１３の動作タイミングの同期をとるためのクロツ
クパルスである。
このように、入力信号Sinがデジタル信号の場
合には、電圧変動分をデジタル信号に変換し、そ
れを入力信号Sinに直接加算（又は減算）するこ
とによつて補正して、電源電圧変動による出力変
動をなくすことができる。
合には、電圧変動分をデジタル信号に変換し、そ
れを入力信号Sinに直接加算（又は減算）するこ
とによつて補正して、電源電圧変動による出力変
動をなくすことができる。
以上説明してきたように、この発明によれば、
PWMアンプにおける電力増幅回路の増幅効率を
低下させることなく、電源電圧の変動分を確実に
補正して出力信号に対する影響をなくすことがで
きる。
PWMアンプにおける電力増幅回路の増幅効率を
低下させることなく、電源電圧の変動分を確実に
補正して出力信号に対する影響をなくすことがで
きる。
第１図は、この発明の一実施例を示すPWMア
ンプのブロツク構成図、第２図は、第１図の実施
例の動作説明のための各部の信号波形図、第３図
は、この発明の他の実施例を示すPWMアンプの
ブロツク構成図である。第４図は、従来のPWM
アンプの一例を示すブロツク構成図、第５図は、
同じくそのPWM回路と電力増幅回路の具体例を
示す回路図、第６図は、第４図の従来例の動作説
明のための各部の信号波形図である。 １…PWM回路、２…電力増幅回路、３…ロー
パスフイルタ、４…電源、５…レベル調整回路、
６…PWM回路、７…インバータ、８…アンド回
路、１０…電圧変動検出回路、１１…Ａ／Ｄ変換
器、１２…加算器、１３…PCM／PWM変換器。
ンプのブロツク構成図、第２図は、第１図の実施
例の動作説明のための各部の信号波形図、第３図
は、この発明の他の実施例を示すPWMアンプの
ブロツク構成図である。第４図は、従来のPWM
アンプの一例を示すブロツク構成図、第５図は、
同じくそのPWM回路と電力増幅回路の具体例を
示す回路図、第６図は、第４図の従来例の動作説
明のための各部の信号波形図である。 １…PWM回路、２…電力増幅回路、３…ロー
パスフイルタ、４…電源、５…レベル調整回路、
６…PWM回路、７…インバータ、８…アンド回
路、１０…電圧変動検出回路、１１…Ａ／Ｄ変換
器、１２…加算器、１３…PCM／PWM変換器。
Claims (1)
- 【特許請求の範囲】 １ アナログの入力信号をパルス幅変調波に変換
して電力増幅回路のパワートランジスタをオン・
オフ制御することによつて電力増幅するパルス幅
変調アンプにおいて、 前記電力増幅回路に供給する電源電圧の変動分
を検出し、それを所定の補正幅内でデユーテイが
変化し前記パルス幅変調波と極性が反対で周期が
同じパルス幅変調波に変換し、前記両パルス幅変
調波のアンドをとることによつて前記入力信号を
変換したパルス幅変調波のデユーテイを補正し
て、前記電源電圧の変動による出力変動をなくす
ことを特徴とする電源電圧変動補正方法。 ２ デジタルの入力信号をパルス幅変調波に変換
して電力増幅回路のパワートランジスタをオン・
オフ制御することによつて電力増幅するパルス幅
変調アンプにおいて、 前記電力増幅回路に供給する電源電圧の変動分
を検出し、その正負を反転して前記入力信号と同
様なデジタル信号に変換し、このデジタル信号を
前記入力信号に加算することによつて該入力信号
のデジタル値を補正して、前記電源電圧の変動に
よる出力変動をなくすことを特徴とする電源電圧
変動補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15898784A JPS6139708A (ja) | 1984-07-31 | 1984-07-31 | パルス幅変調アンプにおける電源電圧変動補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15898784A JPS6139708A (ja) | 1984-07-31 | 1984-07-31 | パルス幅変調アンプにおける電源電圧変動補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139708A JPS6139708A (ja) | 1986-02-25 |
| JPH0431203B2 true JPH0431203B2 (ja) | 1992-05-25 |
Family
ID=15683738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15898784A Granted JPS6139708A (ja) | 1984-07-31 | 1984-07-31 | パルス幅変調アンプにおける電源電圧変動補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139708A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175877A (en) * | 1990-03-15 | 1992-12-29 | Magnavox Electronic Systems Company | Apparatus and method for generating an amplitude modulated rf signal |
| JP3346581B2 (ja) | 1997-04-02 | 2002-11-18 | バング アンド オルフセン・パワーハウス・エイ／エス | パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム |
| JP2002536903A (ja) | 1999-02-05 | 2002-10-29 | テキサス インスツルメンツ、コペンハーゲン エイピーエス | ディジタル増幅器の出力段からの雑音およびエラーを補償するための回路 |
| WO2003005570A1 (fr) * | 2001-07-03 | 2003-01-16 | Niigata Seimitsu Co., Ltd. | Dispositif et procede de reproduction audio, amplificateur audio et circuit integre d'amplificateur audio |
| EP1578011B1 (en) | 2002-11-15 | 2007-02-07 | Matsushita Electric Industrial Co., Ltd. | Power amplifying apparatus |
| DE60317299T2 (de) * | 2003-02-17 | 2008-08-28 | D&M Holdings, Inc., Sagamihara | Pulsbreitenmodulationsverstärker |
| JP4445304B2 (ja) * | 2004-03-26 | 2010-04-07 | オンキヨー株式会社 | スイッチングアンプ |
| JP2008047945A (ja) * | 2005-03-28 | 2008-02-28 | Nec Saitama Ltd | アンプ装置 |
| JP4704887B2 (ja) * | 2005-10-28 | 2011-06-22 | Ｏｋｉセミコンダクタ株式会社 | 増幅回路 |
| JP4933583B2 (ja) * | 2009-06-19 | 2012-05-16 | 株式会社デジタル | 警報音発生回路 |
| JP5891387B2 (ja) | 2011-05-09 | 2016-03-23 | パナソニックＩｐマネジメント株式会社 | 無線電力データ伝送システム、送電装置、および受電装置 |
-
1984
- 1984-07-31 JP JP15898784A patent/JPS6139708A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6139708A (ja) | 1986-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175272B1 (en) | Pulse—width modulation system | |
| EP1042865B1 (en) | Pulse referenced control method for enhanced power amplification of a pulse modulated signal | |
| US5523715A (en) | Amplifier arrangement and method and voltage controlled amplifier and method | |
| JPH02177607A (ja) | パルス幅変調増幅回路 | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| JPH0431203B2 (ja) | ||
| KR20040051561A (ko) | Ｐｄｍ 클래스-ｄ 증폭기의 선형화 | |
| US20060181346A1 (en) | Constant frequency self-oscillating amplifier | |
| US6191650B1 (en) | Class d amplifier with pulse width modulation and a very low power consumption | |
| US10862471B2 (en) | Signal modulator | |
| JPH06152269A (ja) | スイッチングアンプ | |
| US6331801B1 (en) | RF amplifier system having an improved power supply | |
| US20220224293A1 (en) | Class-d amplifier, a method of controlling a gain of an input audio signal in a class-d amplifier | |
| US20230261619A1 (en) | Class-D Amplifier | |
| KR0172697B1 (ko) | 모니터의 수평 드라이브 듀티제어회로 | |
| US5682302A (en) | Adaptable power converter applying digitized-wave-generation for integrated circuit implementation | |
| JPH0122274Y2 (ja) | ||
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JPH02164113A (ja) | 電力増幅器 | |
| JPH10150325A (ja) | 電力増幅器 | |
| JPS6231375A (ja) | Ｐｗｍインバ−タ | |
| KR940003345B1 (ko) | 무정전 전원 공급장치 | |
| JPS60230715A (ja) | パルス幅変調回路 | |
| JPS61128768A (ja) | スイツチングレギユレ−タ | |
| JPS62210868A (ja) | パルス変調インバ−タの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |