JPH10150325A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH10150325A JPH10150325A JP8322136A JP32213696A JPH10150325A JP H10150325 A JPH10150325 A JP H10150325A JP 8322136 A JP8322136 A JP 8322136A JP 32213696 A JP32213696 A JP 32213696A JP H10150325 A JPH10150325 A JP H10150325A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output voltage
- switching
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電力増幅部の出力電圧が大きい振幅の場合で
もスイッチング電源部の出力電圧が歪むことがない電力
増幅器を提供する。 【解決手段】 電力増幅部１０１の出力電圧Ｖｏに追従
して該電力増幅部１０１への電源電圧Ｖｓを生成する自
励式チョッパー型スイッチング電源部１１７を有する低
損失型電力増幅器において、スイッチング電源部１１７
に電力増幅部１０１の出力電圧Ｖｏとスイッチングトラ
ンジスタの電源電圧Ｖｃｃとの差を検出する減算器１１
１と、この減算器１１１で検出した差の電圧と基準電圧
Ｖｒ２とを比較し、この差電圧が基準電圧Ｖｒ２より小
さい時に信号を出力する第２比較器１０９を更に設け、
この出力信号によりスイッチングトランジスタ１０５を
オンさせる。
もスイッチング電源部の出力電圧が歪むことがない電力
増幅器を提供する。 【解決手段】 電力増幅部１０１の出力電圧Ｖｏに追従
して該電力増幅部１０１への電源電圧Ｖｓを生成する自
励式チョッパー型スイッチング電源部１１７を有する低
損失型電力増幅器において、スイッチング電源部１１７
に電力増幅部１０１の出力電圧Ｖｏとスイッチングトラ
ンジスタの電源電圧Ｖｃｃとの差を検出する減算器１１
１と、この減算器１１１で検出した差の電圧と基準電圧
Ｖｒ２とを比較し、この差電圧が基準電圧Ｖｒ２より小
さい時に信号を出力する第２比較器１０９を更に設け、
この出力信号によりスイッチングトランジスタ１０５を
オンさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、音声信号等の信号
の電力増幅に使用される電力増幅器に関する。
の電力増幅に使用される電力増幅器に関する。
【０００２】
【従来の技術】従来、入力電圧を増幅する電力増幅部の
出力電圧に追従して電源電圧を生成する自励式チョッパ
ー型スイッチング電源を有する低損失の電力増幅器とし
ては、図３に示す構成のものが知られている。同図にお
いて、電力増幅器は、入力電圧Ｖｉを増幅する電力増幅
部２０１と、電力増幅部２０１の出力電圧Ｖｏに追従し
て該電力増幅部２０１への電源電圧を生成する自励式チ
ョッパー型の正側スイッチング電源部２１５、及び負側
スイッチング電源部２１６を備える。
出力電圧に追従して電源電圧を生成する自励式チョッパ
ー型スイッチング電源を有する低損失の電力増幅器とし
ては、図３に示す構成のものが知られている。同図にお
いて、電力増幅器は、入力電圧Ｖｉを増幅する電力増幅
部２０１と、電力増幅部２０１の出力電圧Ｖｏに追従し
て該電力増幅部２０１への電源電圧を生成する自励式チ
ョッパー型の正側スイッチング電源部２１５、及び負側
スイッチング電源部２１６を備える。
【０００３】スイッチング電源部２１５は、電力増幅部
２０１の出力電圧Ｖｏと定電圧源２０２の出力電圧Ｖｃ
とを加算して基準電圧Ｖｒを生成する加算器２０３と、
この基準電圧Ｖｒとスイッチング電源部２１５の出力電
圧Ｖｓとを比較する比較器２４１と、この比較器２１４
の比較結果を遅延する遅延器２１１と、この遅延器２１
１の出力に応じて制御されるスイッチングトランジスタ
２１２と、このスイッチングトランジスタ２１２の出力
を平滑化して出力電圧Ｖｓを生成するためのコイル２０
８，ダイオード２０９及びコンデンサ２１０からなるフ
ィルタとから構成される。また、電力増幅部２０１は、
入力電圧Ｖｉを増幅する電圧増幅器２０７及び該電圧増
幅器２０７の出力信号により制御される、相補接続のト
ランジスタ２０５、２０６から構成され、このトランジ
スタ２０５のエミッタとトランジスタ２０６のコレクタ
との接続点には負荷２１３が接続されている。なお、負
側スイッチング電源部２１６も正側スイッチング電源部
２１５と同様の構成を備えている。
２０１の出力電圧Ｖｏと定電圧源２０２の出力電圧Ｖｃ
とを加算して基準電圧Ｖｒを生成する加算器２０３と、
この基準電圧Ｖｒとスイッチング電源部２１５の出力電
圧Ｖｓとを比較する比較器２４１と、この比較器２１４
の比較結果を遅延する遅延器２１１と、この遅延器２１
１の出力に応じて制御されるスイッチングトランジスタ
２１２と、このスイッチングトランジスタ２１２の出力
を平滑化して出力電圧Ｖｓを生成するためのコイル２０
８，ダイオード２０９及びコンデンサ２１０からなるフ
ィルタとから構成される。また、電力増幅部２０１は、
入力電圧Ｖｉを増幅する電圧増幅器２０７及び該電圧増
幅器２０７の出力信号により制御される、相補接続のト
ランジスタ２０５、２０６から構成され、このトランジ
スタ２０５のエミッタとトランジスタ２０６のコレクタ
との接続点には負荷２１３が接続されている。なお、負
側スイッチング電源部２１６も正側スイッチング電源部
２１５と同様の構成を備えている。
【０００４】この構成において、電力増幅部２０１の出
力電圧Ｖｏに定電圧源２０２の出力電圧Ｖｃを算器２０
３により加算した電圧をスイッチング電源部２１５の基
準電圧Ｖｒとして使用し、スイッチング電源部２１５の
出力電圧Ｖｓを電力増幅部２０１の電源としてトランジ
スタ２０５、２０６に供給することにより、電力増幅部
２０１の電力損失を低減している。
力電圧Ｖｏに定電圧源２０２の出力電圧Ｖｃを算器２０
３により加算した電圧をスイッチング電源部２１５の基
準電圧Ｖｒとして使用し、スイッチング電源部２１５の
出力電圧Ｖｓを電力増幅部２０１の電源としてトランジ
スタ２０５、２０６に供給することにより、電力増幅部
２０１の電力損失を低減している。
【０００５】
【発明が解決しようとする課題】図４は基準電源部を等
価的に表した一般的な自励式チョッパー型スイッチング
電源部２１５を示し、図５は、スイッチング電源部２１
５の出力電圧Ｖｓが入力電圧Ｖｉの１／２より大きい時
の出力電圧Ｖｓと基準電圧Ｖｒの波形を示している。ま
た、図６は、スイッチング電源部２１５の出力電圧Ｖｓ
と電力増幅部２０１の出力電圧Ｖｏの波形図を示してい
る。
価的に表した一般的な自励式チョッパー型スイッチング
電源部２１５を示し、図５は、スイッチング電源部２１
５の出力電圧Ｖｓが入力電圧Ｖｉの１／２より大きい時
の出力電圧Ｖｓと基準電圧Ｖｒの波形を示している。ま
た、図６は、スイッチング電源部２１５の出力電圧Ｖｓ
と電力増幅部２０１の出力電圧Ｖｏの波形図を示してい
る。
【０００６】この構成において、スイッチング電源部２
１５の出力電圧Ｖｓが電源電圧Ｖｃｃの１／２より大き
い場合には、図５に示すように、出力電圧Ｖｓにおける
リップル成分の電圧上昇時の電圧増加率の絶対値は電圧
降下時の電圧増加率の絶対値より小さく、比較器２１４
が基準電圧Ｖｒと出力電圧Ｖｓとの比較結果により遅延
器２１１を通してスイッチングトランジスタ２１２を制
御するまでの出力電圧の単位時間当たりの増加分の絶対
値は出力電圧Ｖｓが降下している時のｔＯＦＦの方が上
昇している時のｔＯＮよりも大きい。よって、スイッチ
ング電源部２１５の出力電圧Ｖｓが基準電圧Ｖｒより低
い時の（ＶＲ−）の方が高い時の（ＶＲ＋）より大き
い。
１５の出力電圧Ｖｓが電源電圧Ｖｃｃの１／２より大き
い場合には、図５に示すように、出力電圧Ｖｓにおける
リップル成分の電圧上昇時の電圧増加率の絶対値は電圧
降下時の電圧増加率の絶対値より小さく、比較器２１４
が基準電圧Ｖｒと出力電圧Ｖｓとの比較結果により遅延
器２１１を通してスイッチングトランジスタ２１２を制
御するまでの出力電圧の単位時間当たりの増加分の絶対
値は出力電圧Ｖｓが降下している時のｔＯＦＦの方が上
昇している時のｔＯＮよりも大きい。よって、スイッチ
ング電源部２１５の出力電圧Ｖｓが基準電圧Ｖｒより低
い時の（ＶＲ−）の方が高い時の（ＶＲ＋）より大き
い。
【０００７】従って、図６に示すように、図３に示す電
力増幅部２０１の出力電圧Ｖｏに追従する電源電圧Ｖｓ
を生成するためのスイッチング電源部２１５を有する低
損失型電力増幅器においては、電力増幅部２０１の出力
電圧Ｖｏとスイッチング電源部２１５の出力電圧Ｖｓと
が重なる領域のリップル成分が電力増幅部２０１の出力
電圧Ｖｏに干渉し、出力波形を歪ませてしまう。
力増幅部２０１の出力電圧Ｖｏに追従する電源電圧Ｖｓ
を生成するためのスイッチング電源部２１５を有する低
損失型電力増幅器においては、電力増幅部２０１の出力
電圧Ｖｏとスイッチング電源部２１５の出力電圧Ｖｓと
が重なる領域のリップル成分が電力増幅部２０１の出力
電圧Ｖｏに干渉し、出力波形を歪ませてしまう。
【０００８】本発明は、上記の事情に鑑みなされたもの
で、電力増幅部の出力電圧が大きい振幅の場合でもスイ
ッチング電源部の出力電圧が歪むことがない電力増幅器
を提供することを目的とする。
で、電力増幅部の出力電圧が大きい振幅の場合でもスイ
ッチング電源部の出力電圧が歪むことがない電力増幅器
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、入力電圧を増
幅する電力増幅部と、前記電力増幅部の出力電圧に追従
して該電力増幅部への電源電圧を生成する自励式チョッ
パー型スイッチング電源部を有する電力増幅器におい
て、スイッチング電源部に前記電力増幅部の出力電圧と
前記スイッチングトランジスタに供給される電源電圧と
の差を検出する減算器と、前記減算器で検出した差の電
圧と基準電圧とを比較し、該差の電圧が基準電圧より小
さい時に信号を出力する第２比較器を更に設け、前記第
２比較器の出力信号により前記第１比較器をオンして前
記スイッチングトランジスタをオンさせるものである。
幅する電力増幅部と、前記電力増幅部の出力電圧に追従
して該電力増幅部への電源電圧を生成する自励式チョッ
パー型スイッチング電源部を有する電力増幅器におい
て、スイッチング電源部に前記電力増幅部の出力電圧と
前記スイッチングトランジスタに供給される電源電圧と
の差を検出する減算器と、前記減算器で検出した差の電
圧と基準電圧とを比較し、該差の電圧が基準電圧より小
さい時に信号を出力する第２比較器を更に設け、前記第
２比較器の出力信号により前記第１比較器をオンして前
記スイッチングトランジスタをオンさせるものである。
【００１０】これにより、電力増幅部の出力電圧が大き
い振幅の場合でもスイッチング電源部の出力電圧が電力
増幅部の出力電圧に干渉せず、スイッチング電源部の出
力電圧のリップル成分により生じる電力増幅部の出力電
圧の歪みを抑制できる。
い振幅の場合でもスイッチング電源部の出力電圧が電力
増幅部の出力電圧に干渉せず、スイッチング電源部の出
力電圧のリップル成分により生じる電力増幅部の出力電
圧の歪みを抑制できる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力電圧を増幅する電力増幅部と、前記電力増幅部
の出力電圧に追従して該電力増幅部への電源電圧を生成
する自励式チョッパー型スイッチング電源部を有し、か
つ前記スイッチング電源部は、該スイッチング電源部の
出力電圧と基準電圧との比較する第１比較器と、前記第
１比較器の比較結果に応じて制御されるスイッチングト
ランジスタと、このスイッチングトランジスタの出力を
平滑化し出力電圧とするフィルタとから構成される電力
増幅器であって、前記スイッチング電源部に前記電力増
幅部の出力電圧と前記スイッチングトランジスタに供給
される電源電圧との差を検出する減算器と、前記減算器
で検出した差の電圧と基準電圧とを比較し、該差の電圧
が基準電圧より小さい時に信号を出力する第２比較器を
更に設け、前記第２比較器の出力信号により前記第１比
較器をオンして前記スイッチングトランジスタに加える
ことにより該スイッチングトランジスタをオンさせるこ
とで、電力増幅部の出力電圧が大きい振幅の場合でもス
イッチング電源部の出力電圧が電力増幅部の出力電圧に
干渉しないようになる。
は、入力電圧を増幅する電力増幅部と、前記電力増幅部
の出力電圧に追従して該電力増幅部への電源電圧を生成
する自励式チョッパー型スイッチング電源部を有し、か
つ前記スイッチング電源部は、該スイッチング電源部の
出力電圧と基準電圧との比較する第１比較器と、前記第
１比較器の比較結果に応じて制御されるスイッチングト
ランジスタと、このスイッチングトランジスタの出力を
平滑化し出力電圧とするフィルタとから構成される電力
増幅器であって、前記スイッチング電源部に前記電力増
幅部の出力電圧と前記スイッチングトランジスタに供給
される電源電圧との差を検出する減算器と、前記減算器
で検出した差の電圧と基準電圧とを比較し、該差の電圧
が基準電圧より小さい時に信号を出力する第２比較器を
更に設け、前記第２比較器の出力信号により前記第１比
較器をオンして前記スイッチングトランジスタに加える
ことにより該スイッチングトランジスタをオンさせるこ
とで、電力増幅部の出力電圧が大きい振幅の場合でもス
イッチング電源部の出力電圧が電力増幅部の出力電圧に
干渉しないようになる。
【００１２】以下、本発明の実施の形態について、図面
を参照して説明する。
を参照して説明する。
【００１３】（実施の形態１）図１は、本発明の一実施
の形態による電力増幅器の回路図である。同図におい
て、電力増幅器は、入力端子１００から入力される入力
電圧Ｖｉを増幅する電力増幅部１０１と、電力増幅部１
０１の出力電圧Ｖｏに追従して該電力増幅部１０１への
電源電圧を生成する自励式チョッパー型の正側スイッチ
ング電源部１１７、及び負側スイッチング電源部１１８
を備える。
の形態による電力増幅器の回路図である。同図におい
て、電力増幅器は、入力端子１００から入力される入力
電圧Ｖｉを増幅する電力増幅部１０１と、電力増幅部１
０１の出力電圧Ｖｏに追従して該電力増幅部１０１への
電源電圧を生成する自励式チョッパー型の正側スイッチ
ング電源部１１７、及び負側スイッチング電源部１１８
を備える。
【００１４】スイッチング電源部１１７は、電力増幅部
１０１の出力電圧Ｖｏと定電圧源１０４の出力電圧Ｖｃ
とを加算して基準電圧Ｖｒ１を生成する加算器１０３
と、この基準電圧Ｖｒ１とスイッチング電源部１１７の
出力電圧Ｖｓとを比較する第１比較器１０２と、この第
１比較器１０２の比較結果を遅延する遅延器１１３と、
この遅延器１１３の出力に応じて制御されるスイッチン
グトランジスタ１０５と、このスイッチングトランジス
タ１０５の出力を平滑化して出力電圧Ｖｓを生成するた
めのコイル１０６，ダイオード１０７及びコンデンサ１
０８からなるフィルタと備え、更にスイッチング電源部
１１７は、電力増幅部１０１の出力電圧Ｖｏとスイッチ
ングトランジスタ１０５に供給される電源電圧Ｖｃｃと
の差を検出する減算器１１１と、減算器１１１で検出し
た差の電圧と基準電源１１０の基準電圧Ｖｒ２とを比較
し、この差の電圧が基準電圧Ｖｒ２より小さい時に信号
を出力する第２比較器１０９を備え、この第２比較器１
０９の出力信号を逆流防止用ダイオード１１２を介して
第１比較器１０２の反転入力端に加え、この第１比較器
１０２をオンしてスイッチングトランジスタ０５をオン
させる構成になっている。
１０１の出力電圧Ｖｏと定電圧源１０４の出力電圧Ｖｃ
とを加算して基準電圧Ｖｒ１を生成する加算器１０３
と、この基準電圧Ｖｒ１とスイッチング電源部１１７の
出力電圧Ｖｓとを比較する第１比較器１０２と、この第
１比較器１０２の比較結果を遅延する遅延器１１３と、
この遅延器１１３の出力に応じて制御されるスイッチン
グトランジスタ１０５と、このスイッチングトランジス
タ１０５の出力を平滑化して出力電圧Ｖｓを生成するた
めのコイル１０６，ダイオード１０７及びコンデンサ１
０８からなるフィルタと備え、更にスイッチング電源部
１１７は、電力増幅部１０１の出力電圧Ｖｏとスイッチ
ングトランジスタ１０５に供給される電源電圧Ｖｃｃと
の差を検出する減算器１１１と、減算器１１１で検出し
た差の電圧と基準電源１１０の基準電圧Ｖｒ２とを比較
し、この差の電圧が基準電圧Ｖｒ２より小さい時に信号
を出力する第２比較器１０９を備え、この第２比較器１
０９の出力信号を逆流防止用ダイオード１１２を介して
第１比較器１０２の反転入力端に加え、この第１比較器
１０２をオンしてスイッチングトランジスタ０５をオン
させる構成になっている。
【００１５】また、電力増幅部１０１は、入力電圧Ｖｉ
を増幅する電圧増幅器１１４及び該電圧増幅器１１４の
出力信号により制御される、相補接続のトランジスタ１
１５、１１６から構成され、このトランジスタ１１５の
エミッタとトランジスタ１１６のコレクタとの接続点に
は負荷１１９が接続されている。なお、負側スイッチン
グ電源部１１８も正側スイッチング電源部１１７と同様
の構成を備えている。
を増幅する電圧増幅器１１４及び該電圧増幅器１１４の
出力信号により制御される、相補接続のトランジスタ１
１５、１１６から構成され、このトランジスタ１１５の
エミッタとトランジスタ１１６のコレクタとの接続点に
は負荷１１９が接続されている。なお、負側スイッチン
グ電源部１１８も正側スイッチング電源部１１７と同様
の構成を備えている。
【００１６】この構成において、入力端子１００から入
力された入力電圧Ｖｉは電圧増幅器１１４により増幅さ
れた後、トランジスタ１１５、１１６を入力電圧Ｖｉに
応じて導通させることにより発生する出力電圧Ｖｏ負荷
１１９に供給される。ここで、減算器１１１は電力増幅
部１０１の出力電圧Ｖｏとスイッチングトランジスタ１
０５の電源電圧Ｖｃｃとの差を検出し、第２比較器１０
９は減算器１１１であ検出した差の電圧と基準電源１１
０の基準電圧Ｖｒ２とを比較し、この差の電圧（Ｖｃｃ
−Ｖｏ）が基準電圧Ｖｒ２より大きい時には、第１比較
器１０２がオンにする。これにより、スイッチングトラ
ンジスタ１０５をオンにするとともにコイル１０６，ダ
イオード１０７及びコンデンサ１０８からなるフィルタ
を通して得られる電圧は電力増幅部１０１の電源電圧Ｖ
ｓとして電力増幅部１０１に供給される。
力された入力電圧Ｖｉは電圧増幅器１１４により増幅さ
れた後、トランジスタ１１５、１１６を入力電圧Ｖｉに
応じて導通させることにより発生する出力電圧Ｖｏ負荷
１１９に供給される。ここで、減算器１１１は電力増幅
部１０１の出力電圧Ｖｏとスイッチングトランジスタ１
０５の電源電圧Ｖｃｃとの差を検出し、第２比較器１０
９は減算器１１１であ検出した差の電圧と基準電源１１
０の基準電圧Ｖｒ２とを比較し、この差の電圧（Ｖｃｃ
−Ｖｏ）が基準電圧Ｖｒ２より大きい時には、第１比較
器１０２がオンにする。これにより、スイッチングトラ
ンジスタ１０５をオンにするとともにコイル１０６，ダ
イオード１０７及びコンデンサ１０８からなるフィルタ
を通して得られる電圧は電力増幅部１０１の電源電圧Ｖ
ｓとして電力増幅部１０１に供給される。
【００１７】今、図２に示すように電源電圧Ｖｃｃと電
力増幅部１０１の出力電圧Ｖｏとの差が基準電圧Ｖｒ２
より小さくなるようなピーク電圧を持つ正弦波出力電圧
Ｖｏが出力されたとすると、電力増幅部１０１の出力電
圧Ｖｏと電源電圧Ｖｃｃとの差が基準電圧Ｖｒ２の小さ
い領域Ｔでは第１の比較器１０９が常時オンし、その結
果スイッチングトランジスタ１０５がオンとなり、スイ
ッチング電源部１１７の出力電圧Ｖｓにはリップル成分
が発生しない。
力増幅部１０１の出力電圧Ｖｏとの差が基準電圧Ｖｒ２
より小さくなるようなピーク電圧を持つ正弦波出力電圧
Ｖｏが出力されたとすると、電力増幅部１０１の出力電
圧Ｖｏと電源電圧Ｖｃｃとの差が基準電圧Ｖｒ２の小さ
い領域Ｔでは第１の比較器１０９が常時オンし、その結
果スイッチングトランジスタ１０５がオンとなり、スイ
ッチング電源部１１７の出力電圧Ｖｓにはリップル成分
が発生しない。
【００１８】よって、本実施の形態においては、出力電
圧Ｖｓと出力電圧Ｖｏとの干渉は出力電圧Ｖｏが出力電
圧Ｖｃｃになるまで発生せず、同一の電源電圧に対し
て、従来の回路より大きな振幅の出力電圧Ｖｏを歪ませ
ることなく取り出すことができる。
圧Ｖｓと出力電圧Ｖｏとの干渉は出力電圧Ｖｏが出力電
圧Ｖｃｃになるまで発生せず、同一の電源電圧に対し
て、従来の回路より大きな振幅の出力電圧Ｖｏを歪ませ
ることなく取り出すことができる。
【００１９】なお、以上の説明では、電力増幅段の出力
電圧及び電源電圧が正とした回路について述べたが、電
力増幅段の出力電圧及び電源電圧が負の回路においても
同様に実施可能である。
電圧及び電源電圧が正とした回路について述べたが、電
力増幅段の出力電圧及び電源電圧が負の回路においても
同様に実施可能である。
【００２０】
【発明の効果】以上のように本発明によれば、電力増幅
部の出力電圧に追従して該電力増幅部への電源電圧を生
成する自励式チョッパー型スイッチング電源部を有する
電力増幅器において、同一の電源電圧に対して電力増幅
部の出力電圧の振幅をスイッチングトランジスタへの入
力電圧まで歪ませることなく増加させることができ、電
力増幅器の出力信号の振幅を大きくできるという効果を
有する。
部の出力電圧に追従して該電力増幅部への電源電圧を生
成する自励式チョッパー型スイッチング電源部を有する
電力増幅器において、同一の電源電圧に対して電力増幅
部の出力電圧の振幅をスイッチングトランジスタへの入
力電圧まで歪ませることなく増加させることができ、電
力増幅器の出力信号の振幅を大きくできるという効果を
有する。
【図１】本発明の一実施の形態による電力増幅器の構成
を示す回路図
を示す回路図
【図２】本発明の一実施の形態におけるスイッチング電
源部の出力電圧と電力増幅部の出力電圧の波形図
源部の出力電圧と電力増幅部の出力電圧の波形図
【図３】従来の技術による電力増幅器の構成を示す回路
図
図
【図４】従来の典型的な自励式チョッパー型スイッチン
グ電源部の回路図
グ電源部の回路図
【図５】典型的な自励式チョッパー型スイッチング電源
部の出力電圧が入力電圧の１／２より大きい時の出力電
圧と基準電圧の波形図
部の出力電圧が入力電圧の１／２より大きい時の出力電
圧と基準電圧の波形図
【図６】従来におけるスイッチング電源部の出力電圧と
電力増幅部の出力電圧の波形図
電力増幅部の出力電圧の波形図
１００ 入力端子 １０１ 電力増幅部 １０２ 第１比較器 １０３ 加算器 １０４ 定電圧源 １０５ スイッチングトランジスタ １０６ コイル １０７ ダイオード １０８ コンデンサ １０９ 第２比較器 １１０ 基準電源 １１１ 減算器 １１２ ダイオード １１３ 遅延器 １１４ 電圧増幅器 １１５、１１６ トランジスタ １１７、１１８ スイッチング電源部 １１９ 負荷
Claims (1)
- 【請求項１】 入力電圧を増幅する電力増幅部と、前記
電力増幅部の出力電圧に追従して該電力増幅部への電源
電圧を生成する自励式チョッパー型スイッチング電源部
を有し、かつ前記スイッチング電源部は、該スイッチン
グ電源部の出力電圧と基準電圧との比較する第１比較器
と、前記第１比較器の比較結果に応じて制御されるスイ
ッチングトランジスタと、このスイッチングトランジス
タの出力を平滑化し出力電圧とするフィルタとから構成
される電力増幅器であって、前記スイッチング電源部に
前記電力増幅部の出力電圧と前記スイッチングトランジ
スタに供給される電源電圧との差を検出する減算器と、
前記減算器で検出した差の電圧と基準電圧とを比較し、
該差の電圧が基準電圧より小さい時に信号を出力する第
２比較器を更に設け、前記第２比較器の出力信号により
前記第１比較器をオンにして前記スイッチングトランジ
スタをオンさせることを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32213696A JP3665841B2 (ja) | 1996-11-19 | 1996-11-19 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32213696A JP3665841B2 (ja) | 1996-11-19 | 1996-11-19 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150325A true JPH10150325A (ja) | 1998-06-02 |
| JP3665841B2 JP3665841B2 (ja) | 2005-06-29 |
Family
ID=18140336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32213696A Expired - Fee Related JP3665841B2 (ja) | 1996-11-19 | 1996-11-19 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665841B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507208A (ja) * | 2008-10-23 | 2012-03-22 | ヴァーサタイル パワー インコーポレイテッド | 超音波トランスデューサを駆動するシステム及び方法 |
| CN110196613A (zh) * | 2019-05-28 | 2019-09-03 | 电子科技大学 | 一种用于集成电路测试系统中dut的供电电源装置 |
-
1996
- 1996-11-19 JP JP32213696A patent/JP3665841B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507208A (ja) * | 2008-10-23 | 2012-03-22 | ヴァーサタイル パワー インコーポレイテッド | 超音波トランスデューサを駆動するシステム及び方法 |
| CN110196613A (zh) * | 2019-05-28 | 2019-09-03 | 电子科技大学 | 一种用于集成电路测试系统中dut的供电电源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3665841B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030594B2 (en) | Pulse width modulator and loading system thereof | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| US7456686B2 (en) | Class AD audio amplifier | |
| US20070279127A1 (en) | High Linearity Modulation System and Modulation Method | |
| JPS6295005A (ja) | 低圧動作増幅器の出力増幅装置 | |
| EP0473166B1 (en) | Amplifying circuit | |
| EP1763130A1 (en) | Protection circuit | |
| JPH0431203B2 (ja) | ||
| JP3130727B2 (ja) | パワーアンプ | |
| JPH10150325A (ja) | 電力増幅器 | |
| US6163212A (en) | Power amplifier system | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| US20040052101A1 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| US20090174478A1 (en) | Circuit and method for generating a PWM control signal for a class-D amplifier | |
| JP2005027487A (ja) | スイッチング電源 | |
| US6710733B2 (en) | Comparator circuit | |
| US7215191B2 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| JPH05292741A (ja) | 電源高調波特性を改善するフォワードコンバータ | |
| JP2000037072A (ja) | 電力変換回路 | |
| JPH08204466A (ja) | 低損失駆動回路 | |
| KR940023012A (ko) | 압축기 | |
| US6046636A (en) | Device for amplifying signals | |
| JP3586054B2 (ja) | 電力増幅器 | |
| JPS6115619Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |