JPH08204466A - 低損失駆動回路 - Google Patents
低損失駆動回路Info
- Publication number
- JPH08204466A JPH08204466A JP1412595A JP1412595A JPH08204466A JP H08204466 A JPH08204466 A JP H08204466A JP 1412595 A JP1412595 A JP 1412595A JP 1412595 A JP1412595 A JP 1412595A JP H08204466 A JPH08204466 A JP H08204466A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- drive
- power supply
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 駆動回路に供給される電源電圧を最適な値に
減電圧することによって終段の電力損失を低減させる。 【構成】 入力電圧Ｖinに比例した電圧を発生させて負
荷を駆動する駆動部14と、この駆動部14の終段の電圧制
御用能動素子３の電源に電源を供給する電源回路のスイ
ッチングダウン部16と、駆動部14の駆動回路への供給電
源電圧を入力電圧Ｖinに応じて負荷５に供給される出力
電圧Ｖoutが飽和しない範囲で最小電圧になるように、
スイッチングダウン部16の電源回路を制御するＰＷＭ制
御部15から構成される。
減電圧することによって終段の電力損失を低減させる。 【構成】 入力電圧Ｖinに比例した電圧を発生させて負
荷を駆動する駆動部14と、この駆動部14の終段の電圧制
御用能動素子３の電源に電源を供給する電源回路のスイ
ッチングダウン部16と、駆動部14の駆動回路への供給電
源電圧を入力電圧Ｖinに応じて負荷５に供給される出力
電圧Ｖoutが飽和しない範囲で最小電圧になるように、
スイッチングダウン部16の電源回路を制御するＰＷＭ制
御部15から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばオーディオアン
プのスピーカやモータなどの負荷に電圧を供給する低損
失駆動回路に関するものである。
プのスピーカやモータなどの負荷に電圧を供給する低損
失駆動回路に関するものである。
【０００２】
【従来の技術】図６は従来のオーディオアンプのスピー
カなどの負荷に電圧を供給する駆動回路の構成を示すブ
ロック図である。これは、スピーカやモータなどの負荷
５の駆動部14で、入力電圧Ｖinをバッファアンプ１を介
して誤差増幅器２に入力し、負荷５を駆動する出力電圧
Ｖoutを電圧検出器４によって検出し、この検出電圧を
基にして誤差分を増幅し、出力電圧Ｖoutを制御する電
圧制御用能動素子３に入力する。そして、この出力電圧
Ｖoutが入力電圧Ｖinに比例した電圧になるように制御
する。このときの負荷５は出力電圧Ｖoutとグランド間
に接続され、片電源(この場合、ＤＣの電源Ｖccと同極
性)の電圧が負荷５へ供給される。
カなどの負荷に電圧を供給する駆動回路の構成を示すブ
ロック図である。これは、スピーカやモータなどの負荷
５の駆動部14で、入力電圧Ｖinをバッファアンプ１を介
して誤差増幅器２に入力し、負荷５を駆動する出力電圧
Ｖoutを電圧検出器４によって検出し、この検出電圧を
基にして誤差分を増幅し、出力電圧Ｖoutを制御する電
圧制御用能動素子３に入力する。そして、この出力電圧
Ｖoutが入力電圧Ｖinに比例した電圧になるように制御
する。このときの負荷５は出力電圧Ｖoutとグランド間
に接続され、片電源(この場合、ＤＣの電源Ｖccと同極
性)の電圧が負荷５へ供給される。
【０００３】
【発明が解決しようとする課題】しかしながら、前記図
６に示した従来の駆動回路は、電圧制御用能動素子３に
よって、駆動部14に供給される電源電圧Ｖccから負荷５
に印加する電圧を発生させる。この場合に、電圧制御用
能動素子３は負荷５に対する印加電圧と電源電圧Ｖccと
の差分による電圧降下が発生し、その電圧制御用能動素
子３に流れる電流とによって電力損失を生じさせる。こ
の電力損失は、駆動回路の消費電力を増加させ、熱エネ
ルギーとして変換され、駆動回路またはそのシステムを
高温化させるという問題があった。
６に示した従来の駆動回路は、電圧制御用能動素子３に
よって、駆動部14に供給される電源電圧Ｖccから負荷５
に印加する電圧を発生させる。この場合に、電圧制御用
能動素子３は負荷５に対する印加電圧と電源電圧Ｖccと
の差分による電圧降下が発生し、その電圧制御用能動素
子３に流れる電流とによって電力損失を生じさせる。こ
の電力損失は、駆動回路の消費電力を増加させ、熱エネ
ルギーとして変換され、駆動回路またはそのシステムを
高温化させるという問題があった。
【０００４】本発明はこのような問題を解決し、負荷を
駆動する場合に駆動回路で消費される電力損失を低減さ
せ、駆動回路よりの発熱を抑え、トータル的に電力損
失，発熱を抑える低損失駆動回路の提供を目的とするも
のである。
駆動する場合に駆動回路で消費される電力損失を低減さ
せ、駆動回路よりの発熱を抑え、トータル的に電力損
失，発熱を抑える低損失駆動回路の提供を目的とするも
のである。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、第１の手段は、入力電圧に比例した電圧
を発生させ、片極性の電圧を負荷に印加して前記負荷を
駆動する回路を有する駆動部と、電源より前記駆動部の
駆動回路への供給電圧をスイッチング素子を用いて供給
する電源回路を有するスイッチングダウン部と、前記駆
動部における駆動回路への入力電圧に応じて前記スイッ
チングダウン部の電源回路からの供給電圧を決定し、前
記駆動回路の終段の電源に供給される電圧を検出して、
前記負荷に最適な電圧を供給するように、前記スイッチ
ングダウン部の電源回路を制御するＰＷＭ信号を出力す
る回路を有するＰＷＭ制御部とを有することを特徴とす
る。
成するために、第１の手段は、入力電圧に比例した電圧
を発生させ、片極性の電圧を負荷に印加して前記負荷を
駆動する回路を有する駆動部と、電源より前記駆動部の
駆動回路への供給電圧をスイッチング素子を用いて供給
する電源回路を有するスイッチングダウン部と、前記駆
動部における駆動回路への入力電圧に応じて前記スイッ
チングダウン部の電源回路からの供給電圧を決定し、前
記駆動回路の終段の電源に供給される電圧を検出して、
前記負荷に最適な電圧を供給するように、前記スイッチ
ングダウン部の電源回路を制御するＰＷＭ信号を出力す
る回路を有するＰＷＭ制御部とを有することを特徴とす
る。
【０００６】また前記駆動回路を有する駆動部は、前記
負荷に印加される出力電圧を入力電圧に対して遅延させ
る回路を有する。
負荷に印加される出力電圧を入力電圧に対して遅延させ
る回路を有する。
【０００７】また本発明の第２の手段は、入力電圧に比
例した両極性の電圧を負荷に印加して前記負荷を駆動す
る２組のＯＴＬ回路を有する駆動部と、電源より前記２
組のＯＴＬ回路への供給電圧をスイッチング素子を用い
て供給する電源回路を有するスイッチングダウン部と、
前記入力電圧から基準電圧に対して正極性側に整流を行
う全波整流器と、前記入力電圧と前記全波整流器の整流
出力から、前記駆動部の２組のＯＴＬ回路の入力電圧を
決定し、制御する２組の誤差増幅器および電圧検出器
と、前記入力電圧から生成される前記全波整流器の整流
出力に応じて供給電圧を決定し、前記駆動部の終段の電
源に供給される電圧を検出して最適な電圧を供給するよ
うに、前記スイッチングダウン部の電源回路を制御する
ＰＷＭ信号を出力する回路を有するＰＷＭ制御部とを有
することを特徴とする。
例した両極性の電圧を負荷に印加して前記負荷を駆動す
る２組のＯＴＬ回路を有する駆動部と、電源より前記２
組のＯＴＬ回路への供給電圧をスイッチング素子を用い
て供給する電源回路を有するスイッチングダウン部と、
前記入力電圧から基準電圧に対して正極性側に整流を行
う全波整流器と、前記入力電圧と前記全波整流器の整流
出力から、前記駆動部の２組のＯＴＬ回路の入力電圧を
決定し、制御する２組の誤差増幅器および電圧検出器
と、前記入力電圧から生成される前記全波整流器の整流
出力に応じて供給電圧を決定し、前記駆動部の終段の電
源に供給される電圧を検出して最適な電圧を供給するよ
うに、前記スイッチングダウン部の電源回路を制御する
ＰＷＭ信号を出力する回路を有するＰＷＭ制御部とを有
することを特徴とする。
【０００８】また前記２組の電圧検出器を、差動で検出
する１つの電圧検出器で構成するものである。
する１つの電圧検出器で構成するものである。
【０００９】
【作用】本発明によれば、駆動部は入力電圧に比例した
電圧を負荷に印加して負荷を駆動させ、スイッチングダ
ウン部は、ＤＣ電源より駆動部へ電源を供給し、電圧を
降下させて駆動部の電圧制御用能動素子の電源を供給
し、スイッチング素子を用いて電源の電圧をスイッチン
グし、リップル分が一定以下になるよう除去し、電圧降
下を発生させる。
電圧を負荷に印加して負荷を駆動させ、スイッチングダ
ウン部は、ＤＣ電源より駆動部へ電源を供給し、電圧を
降下させて駆動部の電圧制御用能動素子の電源を供給
し、スイッチング素子を用いて電源の電圧をスイッチン
グし、リップル分が一定以下になるよう除去し、電圧降
下を発生させる。
【００１０】また、スイッチングダウン部は、駆動部の
電圧制御用能動素子に対して負荷に印加されるべき電圧
に電圧制御用能動素子の必要で最小の電圧降下分とスイ
ッチングのリップル分を加算した電圧が供給されるよう
にＰＷＭ制御部において決定され、スイッチングダウン
部は制御信号としてＰＷＭ制御部のＰＷＭ出力のパルス
信号で制御される。
電圧制御用能動素子に対して負荷に印加されるべき電圧
に電圧制御用能動素子の必要で最小の電圧降下分とスイ
ッチングのリップル分を加算した電圧が供給されるよう
にＰＷＭ制御部において決定され、スイッチングダウン
部は制御信号としてＰＷＭ制御部のＰＷＭ出力のパルス
信号で制御される。
【００１１】また、ＰＷＭ制御部は、駆動部の電圧制御
用能動素子電源の電圧を監視し、目標電圧値になるよう
に負帰還をかける。上述のスイッチングダウン部の電圧
降下量を決定するための負荷に印加されるべき電圧は入
力電圧から求め、駆動部の電圧制御用能動素子電源の目
標電圧は、入力電圧に電圧制御用能動素子の必要で最小
の電圧降下分とスイッチングのリップル分を加算した電
圧とする。
用能動素子電源の電圧を監視し、目標電圧値になるよう
に負帰還をかける。上述のスイッチングダウン部の電圧
降下量を決定するための負荷に印加されるべき電圧は入
力電圧から求め、駆動部の電圧制御用能動素子電源の目
標電圧は、入力電圧に電圧制御用能動素子の必要で最小
の電圧降下分とスイッチングのリップル分を加算した電
圧とする。
【００１２】そして、ＰＷＭ制御部は、入力電圧と電圧
制御用能動素子電源の検出電圧との誤差電圧分を検出
し、さらにこの誤差電圧に降下分加算電圧を加え、駆動
部の電圧制御用能動素子電源の目標電圧として決定し、
この目標電圧値に対してパルス幅変調(ＰＷＭ変調)をし
てＰＷＭ出力を得る。
制御用能動素子電源の検出電圧との誤差電圧分を検出
し、さらにこの誤差電圧に降下分加算電圧を加え、駆動
部の電圧制御用能動素子電源の目標電圧として決定し、
この目標電圧値に対してパルス幅変調(ＰＷＭ変調)をし
てＰＷＭ出力を得る。
【００１３】以上のように、本発明による低損失駆動回
路においては、駆動部の電圧制御用能動素子に対して変
化する入力電圧に応じて最小の必要電圧を供給すること
によって、電圧制御用能動素子の電力損失を従来の一定
電圧を供給する手段に比べ低減することができ、また電
圧を供給する手段としてスイッチング素子を利用するこ
とで付加回路による電力損失を抑えることができるた
め、トータル的に電力損失の低減を可能とする。
路においては、駆動部の電圧制御用能動素子に対して変
化する入力電圧に応じて最小の必要電圧を供給すること
によって、電圧制御用能動素子の電力損失を従来の一定
電圧を供給する手段に比べ低減することができ、また電
圧を供給する手段としてスイッチング素子を利用するこ
とで付加回路による電力損失を抑えることができるた
め、トータル的に電力損失の低減を可能とする。
【００１４】
【実施例】図１は本発明の第１の実施例における低損失
駆動回路の構成を示すブロック図であり、前記従来例の
図６と同じ構成ブロックには同じ符号を付し、その説明
を省略する。
駆動回路の構成を示すブロック図であり、前記従来例の
図６と同じ構成ブロックには同じ符号を付し、その説明
を省略する。
【００１５】本実施例は、図１に示すように駆動部14，
ＰＷＭ制御部15およびスイッチングダウン部16からな
る。ここで、駆動部14は前記図６の構成と同じである。
ＰＷＭ制御部15は、誤差増幅器６，電圧比較器７，バッ
ファアンプ８，電圧検出器11，三角波発生器12および降
下分加算電圧基準電源13からなる。また、スイッチング
ダウン部16はスイッチング素子９とフィルタ10よりな
る。
ＰＷＭ制御部15およびスイッチングダウン部16からな
る。ここで、駆動部14は前記図６の構成と同じである。
ＰＷＭ制御部15は、誤差増幅器６，電圧比較器７，バッ
ファアンプ８，電圧検出器11，三角波発生器12および降
下分加算電圧基準電源13からなる。また、スイッチング
ダウン部16はスイッチング素子９とフィルタ10よりな
る。
【００１６】次に図１の動作を説明すると、入力電圧Ｖ
inはバッファアンプ１を介して駆動部14およびＰＷＭ制
御部15の各誤差増幅器２および６にそれぞれ入力され
る。負荷５を駆動する出力電圧Ｖoutを電圧検出器４に
よって検出し、誤差増幅器２に入力され誤差分を増幅
し、出力電圧Ｖoutを制御する電圧制御用能動素子３に
入力され、出力電圧Ｖoutが入力電圧Ｖinに比例した電
圧になるように制御される。このとき負荷５は出力電圧
Ｖoutとグランド間に接続され、片電源(この場合、ＤＣ
の電源Ｖccと同極性)の電圧が供給される。
inはバッファアンプ１を介して駆動部14およびＰＷＭ制
御部15の各誤差増幅器２および６にそれぞれ入力され
る。負荷５を駆動する出力電圧Ｖoutを電圧検出器４に
よって検出し、誤差増幅器２に入力され誤差分を増幅
し、出力電圧Ｖoutを制御する電圧制御用能動素子３に
入力され、出力電圧Ｖoutが入力電圧Ｖinに比例した電
圧になるように制御される。このとき負荷５は出力電圧
Ｖoutとグランド間に接続され、片電源(この場合、ＤＣ
の電源Ｖccと同極性)の電圧が供給される。
【００１７】スイッチングダウン部16はＤＣの電源Ｖcc
より駆動部14へ電源を供給する回路で、電圧を降下させ
て駆動部14の電圧制御用能動素子３の電源に供給し、ス
イッチング素子９を用いて電源の電圧をスイッチング
し、フィルタ10を用いてリップル分が一定以下になるよ
う除去し、結果的にスイッチング素子９のオン／オフ時
間に応じて電圧降下の量が決定される。
より駆動部14へ電源を供給する回路で、電圧を降下させ
て駆動部14の電圧制御用能動素子３の電源に供給し、ス
イッチング素子９を用いて電源の電圧をスイッチング
し、フィルタ10を用いてリップル分が一定以下になるよ
う除去し、結果的にスイッチング素子９のオン／オフ時
間に応じて電圧降下の量が決定される。
【００１８】スイッチングダウン部16は、駆動部14の電
圧制御用能動素子３に対して負荷５に印加すべき電圧
に、電圧制御用能動素子３の必要で最小の電圧降下分Ｖ
qとスイッチングのリップル分Ｖrを加算した電圧Ｖcが
供給されるようにＰＷＭ制御部15において決定され、制
御信号としてＰＷＭ制御部15のＰＷＭ出力で制御され
る。
圧制御用能動素子３に対して負荷５に印加すべき電圧
に、電圧制御用能動素子３の必要で最小の電圧降下分Ｖ
qとスイッチングのリップル分Ｖrを加算した電圧Ｖcが
供給されるようにＰＷＭ制御部15において決定され、制
御信号としてＰＷＭ制御部15のＰＷＭ出力で制御され
る。
【００１９】ＰＷＭ制御部15は、駆動部14の電圧制御用
能動素子電源の電圧を電圧検出器11によって監視し、目
標電圧値になるように誤差増幅器６を介して入力電圧Ｖ
inと電圧制御用能動素子電源の検出電圧との誤差電圧分
として負帰還をかける。
能動素子電源の電圧を電圧検出器11によって監視し、目
標電圧値になるように誤差増幅器６を介して入力電圧Ｖ
inと電圧制御用能動素子電源の検出電圧との誤差電圧分
として負帰還をかける。
【００２０】スイッチングダウン部16の電圧降下量を決
定するための負荷に印加すべき電圧は入力電圧Ｖinから
求め、駆動部14の電圧制御用能動素子電源の目標電圧Ｖ
cは入力電圧Ｖinに、電圧制御用能動素子３の最大の電
圧降下分Ｖqとスイッチングのリップル分Ｖrを加算した
電圧を降下分加算電圧基準電源13として加算し、駆動部
14の電圧制御用能動素子電源の電圧の目標電圧Ｖcとし
て決定する。
定するための負荷に印加すべき電圧は入力電圧Ｖinから
求め、駆動部14の電圧制御用能動素子電源の目標電圧Ｖ
cは入力電圧Ｖinに、電圧制御用能動素子３の最大の電
圧降下分Ｖqとスイッチングのリップル分Ｖrを加算した
電圧を降下分加算電圧基準電源13として加算し、駆動部
14の電圧制御用能動素子電源の電圧の目標電圧Ｖcとし
て決定する。
【００２１】この目標電圧Ｖcを三角波発生器12，電圧
比較器７，バッファアンプ８を用いてパルス幅変調(Ｐ
ＷＭ変調)をしてＰＷＭ出力を得る。上述の電圧制御用
能動素子電源の電圧の目標電圧をＶcとして、駆動部14
の増幅度を１倍とした場合を(数１)で表す。
比較器７，バッファアンプ８を用いてパルス幅変調(Ｐ
ＷＭ変調)をしてＰＷＭ出力を得る。上述の電圧制御用
能動素子電源の電圧の目標電圧をＶcとして、駆動部14
の増幅度を１倍とした場合を(数１)で表す。
【００２２】
【数１】Ｖc ＝ Ｖin＋Ｖq＋Ｖr 図２は本発明の第２の実施例における低損失駆動回路の
構成を示すブロック図であり、前記第１の実施例とは、
出力電圧Ｖoutを入力電圧Ｖinに対して遅らせる遅延回
路21を有する点が異なる。
構成を示すブロック図であり、前記第１の実施例とは、
出力電圧Ｖoutを入力電圧Ｖinに対して遅らせる遅延回
路21を有する点が異なる。
【００２３】これは、第１の実施例の図１の場合、スイ
ッチングダウン部16のフィルタ10においてフィルタ効果
を十分に得ることにより応答性が悪化する場合が発生す
ることがあるため、これを改善するために駆動部14の電
圧制御用能動素子３に供給する電圧のタイミングを出力
電圧Ｖoutに対して先行させる。実際には、逆に出力電
圧Ｖoutのタイミングを遅らせて応答性の悪化を改善す
ることを目的とするものである。
ッチングダウン部16のフィルタ10においてフィルタ効果
を十分に得ることにより応答性が悪化する場合が発生す
ることがあるため、これを改善するために駆動部14の電
圧制御用能動素子３に供給する電圧のタイミングを出力
電圧Ｖoutに対して先行させる。実際には、逆に出力電
圧Ｖoutのタイミングを遅らせて応答性の悪化を改善す
ることを目的とするものである。
【００２４】なお、遅延回路21は、Ａ／Ｄコンバータ1
7，メモリー制御回路18，Ｄ／Ａコンバータ19およびメ
モリー回路20よりなる。
7，メモリー制御回路18，Ｄ／Ａコンバータ19およびメ
モリー回路20よりなる。
【００２５】次に図２の動作を説明すると、入力電圧Ｖ
inは、バッファアンプ１を介してＡ／Ｄコンバータ17に
入力され、ディジタル化されたデータはメモリー制御回
路18によってメモリー回路20に記憶され、一定時間経過
後、メモリー回路20よりメモリー制御回路18によって読
み出されＤ／Ａコンバータ19に入力され、入力電圧Ｖin
を遅延させた信号を生成する。これは、さらに誤差増幅
器２に入力され、電圧制御用能動素子３に印加され、出
力電圧Ｖoutを入力電圧Ｖinの信号に対して遅延させる
ことができる。駆動部の電圧制御用能動素子電源の電圧
の目標電圧Ｖcは前記(数１)と同じである。
inは、バッファアンプ１を介してＡ／Ｄコンバータ17に
入力され、ディジタル化されたデータはメモリー制御回
路18によってメモリー回路20に記憶され、一定時間経過
後、メモリー回路20よりメモリー制御回路18によって読
み出されＤ／Ａコンバータ19に入力され、入力電圧Ｖin
を遅延させた信号を生成する。これは、さらに誤差増幅
器２に入力され、電圧制御用能動素子３に印加され、出
力電圧Ｖoutを入力電圧Ｖinの信号に対して遅延させる
ことができる。駆動部の電圧制御用能動素子電源の電圧
の目標電圧Ｖcは前記(数１)と同じである。
【００２６】このように、電圧制御用能動素子３に供給
するＤＣの電源電圧Ｖccから出力電圧Ｖoutのタイミン
グを遅らせることによって、図１と同じ構成のスイッチ
ングダウン部16のフィルタ10の応答性の遅れの影響を減
少させる効果がある。
するＤＣの電源電圧Ｖccから出力電圧Ｖoutのタイミン
グを遅らせることによって、図１と同じ構成のスイッチ
ングダウン部16のフィルタ10の応答性の遅れの影響を減
少させる効果がある。
【００２７】図３は本発明の第３の実施例における低損
失駆動回路の構成を示すブロック図であり、前記図１，
図２と同じ構成ブロックには同じ符号を付し、その説明
を省略する。
失駆動回路の構成を示すブロック図であり、前記図１，
図２と同じ構成ブロックには同じ符号を付し、その説明
を省略する。
【００２８】前記第１および第２の実施例においては、
負荷５に対して片極性の電圧を印加して駆動させるのに
対して、本実施例は、負荷５に対して両極性の電圧を印
加して駆動させることを目的とする。本実施例は、入力
電圧Ｖinを受けるバッファアンプ１と、その出力を基準
電圧Ｖrefを基準に正極性側に全波整流する全波整流器2
6と、その出力からＰＷＭ出力を生成するＰＷＭ制御部1
5と、ＰＷＭ出力信号を利用してＤＣの電源電圧Ｖccか
ら駆動部の電圧制御用能動素子電源を供給するスイッチ
ングダウン部16と、負荷を駆動する２組のＯＴＬ(Outpu
t Transless)回路35，36と、出力電圧Ｖa，Ｖbを検出す
る２組の電圧検出器24，25と、入力電圧Ｖinおよび全波
整流器26の出力および基準電圧Ｖrefおよび前記２組の
電圧検出器24，25からの入力に基づき、前記２組のＯＴ
Ｌ回路35，36の入力電圧を決定する２組の誤差増幅器2
2，23からなる。なお、ＰＷＭ制御部15およびスイッチ
ングダウン部16の構成・動作は前記第１の実施例と同じ
である。また、前記２組の誤差増幅器22，23の各出力電
圧Ｖa，Ｖbは駆動部の増幅度が１倍の場合に(数２)，
(数３)で示すように決定される。
負荷５に対して片極性の電圧を印加して駆動させるのに
対して、本実施例は、負荷５に対して両極性の電圧を印
加して駆動させることを目的とする。本実施例は、入力
電圧Ｖinを受けるバッファアンプ１と、その出力を基準
電圧Ｖrefを基準に正極性側に全波整流する全波整流器2
6と、その出力からＰＷＭ出力を生成するＰＷＭ制御部1
5と、ＰＷＭ出力信号を利用してＤＣの電源電圧Ｖccか
ら駆動部の電圧制御用能動素子電源を供給するスイッチ
ングダウン部16と、負荷を駆動する２組のＯＴＬ(Outpu
t Transless)回路35，36と、出力電圧Ｖa，Ｖbを検出す
る２組の電圧検出器24，25と、入力電圧Ｖinおよび全波
整流器26の出力および基準電圧Ｖrefおよび前記２組の
電圧検出器24，25からの入力に基づき、前記２組のＯＴ
Ｌ回路35，36の入力電圧を決定する２組の誤差増幅器2
2，23からなる。なお、ＰＷＭ制御部15およびスイッチ
ングダウン部16の構成・動作は前記第１の実施例と同じ
である。また、前記２組の誤差増幅器22，23の各出力電
圧Ｖa，Ｖbは駆動部の増幅度が１倍の場合に(数２)，
(数３)で示すように決定される。
【００２９】
【数２】Ｖa＝１／２×(Ｖin−Ｖref)＋１／２×Ｖc
【００３０】
【数３】Ｖb＝−１／２×(Ｖin−Ｖref)＋１／２×Ｖc さらに、駆動部14の電圧制御用能動素子電源の目標電圧
Ｖcは(数４)で示される。
Ｖcは(数４)で示される。
【００３１】
【数４】Ｖc＝｜Ｖin−Ｖref｜＋２(Ｖ１＋Ｖ２)＋Ｖr ここで、Ｖ１はＰＮＰトランジスタ28，30のオン電圧、
Ｖ２はＮＰＮトランジスタ27，29のオン電圧を表す。
Ｖ２はＮＰＮトランジスタ27，29のオン電圧を表す。
【００３２】本実施例は、駆動部14の電圧制御用能動素
子電源の電圧を入力電圧Ｖinに応じて可変させながら負
荷５の両極性駆動を可能にし、第１の実施例の電圧制御
用能動素子３は、第３の実施例のＯＴＬ回路35，36のト
ランジスタ27，28，29，30に相当し、この電力損失を第
１の実施例と同様に低減させることができ、全体の電力
損失も低減させる効果がある。
子電源の電圧を入力電圧Ｖinに応じて可変させながら負
荷５の両極性駆動を可能にし、第１の実施例の電圧制御
用能動素子３は、第３の実施例のＯＴＬ回路35，36のト
ランジスタ27，28，29，30に相当し、この電力損失を第
１の実施例と同様に低減させることができ、全体の電力
損失も低減させる効果がある。
【００３３】図４は本発明の第４の実施例における低損
失駆動回路の構成を示すブロック図であり、前記図３と
同じ構成ブロックには同じ符号を付し、その説明を省略
する。
失駆動回路の構成を示すブロック図であり、前記図３と
同じ構成ブロックには同じ符号を付し、その説明を省略
する。
【００３４】前記第３の実施例と異なる点は、２組の電
圧検出器24，25を用いる代わりに差動で検出する１つの
電圧検出器37を有する回路から構成される。
圧検出器24，25を用いる代わりに差動で検出する１つの
電圧検出器37を有する回路から構成される。
【００３５】この電圧検出器37は、駆動回路の出力電圧
ＶaおよびＶbの電圧差を検出し、誤差増幅器22，23に負
帰還をかけ、出力電圧Ｖa，Ｖbを補正する。この回路
は、ＯＴＬ回路35，36のトランジスタ28，30またはトラ
ンジスタ27，29が飽和しても、グランド側に対して電源
側が、あるいは電源側に対してグランド側が飽和しない
限り、出力電圧Ｖaと出力電圧Ｖbの差分の電圧を上げる
ことにより補正ができる。これは、駆動部の電圧制御用
能動素子電源の目標電圧の設定値を若干であるが、低く
抑えることができる。これにより、第３の実施例で得ら
れる効果以上に電力損失の低減が可能で、かつ出力の歪
を補正できる効果がある。
ＶaおよびＶbの電圧差を検出し、誤差増幅器22，23に負
帰還をかけ、出力電圧Ｖa，Ｖbを補正する。この回路
は、ＯＴＬ回路35，36のトランジスタ28，30またはトラ
ンジスタ27，29が飽和しても、グランド側に対して電源
側が、あるいは電源側に対してグランド側が飽和しない
限り、出力電圧Ｖaと出力電圧Ｖbの差分の電圧を上げる
ことにより補正ができる。これは、駆動部の電圧制御用
能動素子電源の目標電圧の設定値を若干であるが、低く
抑えることができる。これにより、第３の実施例で得ら
れる効果以上に電力損失の低減が可能で、かつ出力の歪
を補正できる効果がある。
【００３６】図５は前記図１ないし図４のスイッチング
ダウン部の回路例を示し、31はスイッチング用のＰＮＰ
トランジスタであり、図５に示すようにエミッタにＤＣ
の電源電圧Ｖccが、ベースにスイッチング制御電圧入力
が、コレクタにインダクタ33を介して電圧制御用能動素
子電源が接続される。そして、前記インダクタ33の両端
にダイオード32，コンデンサ34の一端が接続され、他端
はグランドされた接続構成となっている。
ダウン部の回路例を示し、31はスイッチング用のＰＮＰ
トランジスタであり、図５に示すようにエミッタにＤＣ
の電源電圧Ｖccが、ベースにスイッチング制御電圧入力
が、コレクタにインダクタ33を介して電圧制御用能動素
子電源が接続される。そして、前記インダクタ33の両端
にダイオード32，コンデンサ34の一端が接続され、他端
はグランドされた接続構成となっている。
【００３７】これは、ＰＷＭ制御部15からのスイッチン
グ制御電圧入力(ＰＷＭ出力)に基づき、ＰＮＰトランジ
スタ31がオン／オフし、ＤＣの電源電圧Ｖccをインダク
タ３３を介して電圧制御用能動素子電源とするものであ
る。
グ制御電圧入力(ＰＷＭ出力)に基づき、ＰＮＰトランジ
スタ31がオン／オフし、ＤＣの電源電圧Ｖccをインダク
タ３３を介して電圧制御用能動素子電源とするものであ
る。
【００３８】
【発明の効果】以上説明したように、本発明の低損失駆
動回路は、オーディオアンプのスピーカやモータの駆動
回路において、駆動回路の終段の電圧制御用能動素子に
印加する電源の電圧が負荷を駆動するために必要な電圧
にすることによって、終段の電力損失を低減させること
ができる。さらに、電源電圧をスイッチングして終段の
電圧制御用能動素子に印加する電源の電圧を生成し、こ
の電源の電圧を生成する回路による電力損失を含め、ト
ータル的に電力損失を低減できる。
動回路は、オーディオアンプのスピーカやモータの駆動
回路において、駆動回路の終段の電圧制御用能動素子に
印加する電源の電圧が負荷を駆動するために必要な電圧
にすることによって、終段の電力損失を低減させること
ができる。さらに、電源電圧をスイッチングして終段の
電圧制御用能動素子に印加する電源の電圧を生成し、こ
の電源の電圧を生成する回路による電力損失を含め、ト
ータル的に電力損失を低減できる。
【図１】本発明の第１の実施例における低損失駆動回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の第２の実施例における低損失駆動回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】本発明の第３の実施例における低損失駆動回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】本発明の第４の実施例における低損失駆動回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図５】図１ないし図４のスイッチングダウン部の回路
例を示す図である。
例を示す図である。
【図６】従来のオーディオアンプのスピーカなどの駆動
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
１，８…バッファアンプ、 ２，６，２２，23…誤差増
幅器、 ３…電圧制御用能動素子、 ４，11，24，25，
37…電圧検出器、 ５…負荷、 ７…電圧比較器、９…
スイッチング素子、 10…フィルタ、 12…三角波発生
器、 13…降下分加算電圧基準電源、 14…駆動部、
15…ＰＷＭ制御部、 16…スイッチングダウン部、 17
…Ａ／Ｄコンバータ、 18…メモリー制御回路、 19…
Ｄ／Ａコンバータ、 20…メモリー回路、 21…遅延回
路、 26…全波整流器、 27，29…ＮＰＮトランジス
タ、 28，30…ＰＮＰトランジスタ、 31…ＰＮＰトラ
ンジスタ(スイッチング用)、 32…ダイオード、 33…
インダクタ、 34…コンデンサ、35，36…ＯＴＬ回路。
幅器、 ３…電圧制御用能動素子、 ４，11，24，25，
37…電圧検出器、 ５…負荷、 ７…電圧比較器、９…
スイッチング素子、 10…フィルタ、 12…三角波発生
器、 13…降下分加算電圧基準電源、 14…駆動部、
15…ＰＷＭ制御部、 16…スイッチングダウン部、 17
…Ａ／Ｄコンバータ、 18…メモリー制御回路、 19…
Ｄ／Ａコンバータ、 20…メモリー回路、 21…遅延回
路、 26…全波整流器、 27，29…ＮＰＮトランジス
タ、 28，30…ＰＮＰトランジスタ、 31…ＰＮＰトラ
ンジスタ(スイッチング用)、 32…ダイオード、 33…
インダクタ、 34…コンデンサ、35，36…ＯＴＬ回路。
Claims (5)
- 【請求項１】 入力電圧に比例した電圧を発生させ、片
極性の電圧を負荷に印加して前記負荷を駆動する回路を
有する駆動部と、電源より前記駆動部の駆動回路への供
給電圧をスイッチング素子を用いて供給する電源回路を
有するスイッチングダウン部と、前記駆動部における駆
動回路への入力電圧に応じて前記スイッチングダウン部
の電源回路からの供給電圧を決定し、前記駆動回路の終
段の電源に供給される電圧を検出して、前記負荷に最適
な電圧を供給するように、前記スイッチングダウン部の
電源回路を制御するＰＷＭ信号を出力する回路を有する
ＰＷＭ制御部とを有することを特徴とする低損失駆動回
路。 - 【請求項２】 前記駆動回路を有する駆動部は、前記負
荷に印加される出力電圧を入力電圧に対して遅延させる
回路を有することを特徴とする請求項１記載の低損失駆
動回路。 - 【請求項３】 前記遅延回路は、前記入力電圧をＡ／Ｄ
変換する回路と、前記Ａ／Ｄ変換されたデータを記憶す
るメモリー回路と、前記記憶されたデータを元のアナロ
グ信号にＤ／Ａ変換する回路と、前記メモリー回路への
データ入出力を制御する回路とを有することを特徴とす
る請求項１または２記載の低損失駆動回路。 - 【請求項４】 入力電圧に比例した両極性の電圧を負荷
に印加して前記負荷を駆動する２組のＯＴＬ回路を有す
る駆動部と、電源より前記２組のＯＴＬ回路への供給電
圧をスイッチング素子を用いて供給する電源回路を有す
るスイッチングダウン部と、前記入力電圧から基準電圧
に対して正極性側に整流を行う全波整流器と、前記入力
電圧と前記全波整流器の整流出力から、前記駆動部の２
組のＯＴＬ回路の入力電圧を決定し、制御する２組の誤
差増幅器および電圧検出器と、前記入力電圧から生成さ
れる前記全波整流器の整流出力に応じて供給電圧を決定
し、前記駆動部の終段の電源に供給される電圧を検出し
て最適な電圧を供給するように、前記スイッチングダウ
ン部の電源回路を制御するＰＷＭ信号を出力する回路を
有するＰＷＭ制御部とを有することを特徴とする低損失
駆動回路。 - 【請求項５】 前記入力電圧と前記全波整流器の整流出
力から、前記駆動部の２組のＯＴＬ回路の入力電圧を決
定し、制御する２組の誤差増幅器および電圧検出器の構
成において、前記２組の電圧検出器を、差動で検出する
１つの電圧検出器で構成したことを特徴とする請求項４
記載の低損失駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1412595A JPH08204466A (ja) | 1995-01-31 | 1995-01-31 | 低損失駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1412595A JPH08204466A (ja) | 1995-01-31 | 1995-01-31 | 低損失駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204466A true JPH08204466A (ja) | 1996-08-09 |
Family
ID=11852410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1412595A Pending JPH08204466A (ja) | 1995-01-31 | 1995-01-31 | 低損失駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204466A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047287A1 (ja) * | 2002-11-15 | 2004-06-03 | Matsushita Electric Industrial Co., Ltd. | 電力増幅装置 |
| JP2006080649A (ja) * | 2004-09-07 | 2006-03-23 | Kenwood Corp | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 |
-
1995
- 1995-01-31 JP JP1412595A patent/JPH08204466A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047287A1 (ja) * | 2002-11-15 | 2004-06-03 | Matsushita Electric Industrial Co., Ltd. | 電力増幅装置 |
| US7239200B2 (en) | 2002-11-15 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Power amplifying apparatus |
| JP2006080649A (ja) * | 2004-09-07 | 2006-03-23 | Kenwood Corp | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 |
| JP4533707B2 (ja) * | 2004-09-07 | 2010-09-01 | 株式会社ケンウッド | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3506913B2 (ja) | スイッチングレギュレータ | |
| JP3116869B2 (ja) | 電流モード制御装置のスロープ補償回路 | |
| KR19990085224A (ko) | 역톱니파를 이용한 역률 보정 회로 | |
| JP2003009515A (ja) | 電源システム | |
| US6469483B2 (en) | PWM control circuit for DC-DC converter | |
| JPH06189528A (ja) | 電流モード制御式コンバータ回路 | |
| US9621108B2 (en) | Flyback amplifier with direct feedback | |
| JPS6139708A (ja) | パルス幅変調アンプにおける電源電圧変動補正方法 | |
| JPH08204466A (ja) | 低損失駆動回路 | |
| JP3505045B2 (ja) | 電源回路 | |
| JP3604930B2 (ja) | 電力増幅装置 | |
| JPH0984360A (ja) | Ｎｐｃインバータ装置 | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JP2862475B2 (ja) | 電磁石電源装置 | |
| JP3579253B2 (ja) | 増幅回路 | |
| JP3279173B2 (ja) | ソフトスタート制御装置 | |
| JP3665841B2 (ja) | 電力増幅器 | |
| JP3545218B2 (ja) | 電力増幅装置 | |
| JP3284613B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JP2000037072A (ja) | 電力変換回路 | |
| JP2002320379A (ja) | 電源回路 | |
| JP2000035828A (ja) | 電源回路及びそれを用いた電力増幅装置 | |
| JP3101696B2 (ja) | スイッチングレギュレータ | |
| JP3590175B2 (ja) | Ｐｗｍコンバ−タ |