JP3604930B2 - 電力増幅装置 - Google Patents
電力増幅装置 Download PDFInfo
- Publication number
- JP3604930B2 JP3604930B2 JP34050898A JP34050898A JP3604930B2 JP 3604930 B2 JP3604930 B2 JP 3604930B2 JP 34050898 A JP34050898 A JP 34050898A JP 34050898 A JP34050898 A JP 34050898A JP 3604930 B2 JP3604930 B2 JP 3604930B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- power supply
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、オーディオ機器に用いて好適な電力増幅装置に関する。
【0002】
【従来の技術】
一般に、電力増幅装置において、無駄な電力損失を抑えるとともに、電力増幅装置の出力信号をひずまないようにするため、その出力レベルに応じて電力増幅装置の電源電圧を切り換える技術が知られている。電力増幅装置の入力または出力が小中レベルのとき電源電圧を低くしておき、電力増幅装置の入力または出力が大となった場合のみ電源電圧を高くするものである。図5は上記の如き従来の電力増幅装置を示す図である。
【0003】
図5において、電力増幅装置の動作中、昇圧チョッパ回路2内部の発振器2Aが作動して、スイッチングトランジスタSW11がオン/オフ動作することにより昇圧チョッパ回路2が動作し、これによりバッテリーからの定電圧Vbが昇圧され、昇圧電圧が生成される。
【0004】
この時点では、スイッチングトランジスタSW2はオフしており、出力増幅器5には、定電圧Vbがバイパス回路を経由して電源電圧として印加される。電圧Vbを電源電圧とする出力増幅器5において、入力信号ASは増幅されて、出力増幅信号ZSが生成される。
【0005】
上記の如き動作の間、常にコンパレータ4Aによって図5のa点の電位Vaと、基準電圧Vrefとが比較されており、a点の電位Vaが基準電圧Vref以上か否か検出される。
【0006】
出力増幅器5の出力増幅信号ZSが小または中レベルで図5のa点の電位Vaが基準電圧Vref以下の場合、コンパレータ4Aの出力信号はLレベルとなり、スイッチングトランジスタSW2はオフするので、バイパス回路3を介して定電圧Vbが出力増幅器5に電源電圧として印加される。
【0007】
また、出力増幅信号ZSが大レベルとなり、a点の電位Vaが基準レベル以上になった場合、コンパレータ4Aの出力はHレベルになるので、スイッチトランジスタSW2はオンして昇圧チョッパ回路2からの昇圧電圧Vuが電源電圧として出力増幅器5に印加される。
【0008】
再び出力増幅信号ZSが小または中レベルになり、図5中の電位Vaが基準電圧Vrefより下回ると、コンパレータ4Aの出力レベルがLレベルになり、バッテリーの定電圧Vbが出力増幅器5に印加される。
【0009】
よって、出力増幅器5の出力レベルがVrefより高くなった場合のみ、出力増幅器5の電源電圧として電圧Vbより高い昇圧電圧Vuが印加されることになる。
【0010】
【発明が解決しようとする課題】
図5の電力増幅装置では、出力レベルが小または中レベルのとき出力増幅器5の電源電圧はバッテリーからの定電圧Vbとなる。出力レベルが中レベルのときには損失電力を低減することはできる。しかし、出力増幅器5の出力レベルが小レベルのとき、前記出力レベルは定電圧Vbより大きく下回るので、損失電力が大きくなっていた。そこで、本発明は、電力増幅装置の出力レベルが小レベルでの高効率化を図ることを目的とする。
【0011】
【課題を解決するための手段】
本発明は、電力増幅装置の出力信号レベルを調整するボリュームを有し、少なくとも出力増幅器の電源電圧が可変となる電力増幅装置において、コイルを含み、外部電源からの固定電圧を昇圧した第1電圧を発生する昇圧チョッパー回路と、コイルを含み、前記固定電圧を降圧した第2電圧を発生する降圧チョッパー回路とから成り、前記出力増幅器の出力レベルに応じて、前記第1電圧または前記第2電圧を切り換えて、前記出力増幅器の電源電圧として出力する電源電圧回路を備え、前記昇圧チョッパー回路及び降圧チョッパーのコイルを共通化したことを特徴とする。
【0012】
特に、前記出力増幅器の出力レベルが大レベルのとき前記第1電圧を前記出力増幅器に印加させ、前記出力増幅器の出力レベルが小レベルのとき前記第2電圧を前記出力増幅器に印加させることを特徴とする。
【0013】
さらに、前記出力増幅器の出力レベルが中レベルのとき、前記電源電圧回路は、外部電源の固定電圧をそのまま出力することを特徴とする。
【0014】
また、前記電源電圧回路は、共通化コイルと、前記共通化コイルの一端にカソードが接続された第1ダイオードと、前記共通化コイルの他端にアノードが接続された第2ダイオードと、該第2ダイオードのカソードに接続されたコンデンサーと、前記共通化コイルの一端及び前記外部電源の間に接続された第1スイッチング手段と、前記共通化コイルの他端に一端が接続された第2スイッチング手段と、ボリュームの位置に応じて前記第1及び第2スイッチング手段を制御する第1及び第2スイッチ制御回路とから成ることを特徴とする。
【0015】
特に、前記出力増幅器の出力レベルが小レベルのとき前記第1スイッチ制御回路は前記第1スイッチング手段をスイッチングさせるとともに、前記第2スイッチ制御回路は前記第2スイッチング手段をオフさせ、前記出力増幅器の出力レベルが大レベルのとき前記第1スイッチング手段をオンさせるとともに、前記第2スイッチング手段をスイッチングさせることを特徴とする。
【0016】
さらに、前記出力増幅器の出力レベルのとき前記第1スイッチング手段をオンさせるとともに、第2スイッチング手段をオフさせることを特徴とする。
【0017】
本発明に依れば、出力増幅器の出力レベルが大レベルになると、昇圧チョッパー回路として動作する電源電圧回路から発生する固定の昇圧電圧が前記出力増幅器に印加され、出力増幅器の出力レベルが小レベルになると、降圧チョッパー回路として動作する電源電圧回路からの降圧電圧を前記出力増幅器に印加させる。
【0018】
【発明の実施の形態】
図1は本発明の実施の形態を示す図であり、6は定電圧Vbを提供するバッテリー、7は電源電圧回路であって、共通化されるコイルLと、コイルLの一端にカソードが接続された第1ダイオードD1と、コイルLの他端にアノードが接続された第2ダイオードD2と、第2ダイオードD2のカソードに接続されたコンデンサーCと、コイルLの一端及びバッテリー6の間に接続された第1スイッチング手段S1と、コイルLの他端に一端が接続された第2スイッチング手段S2と、後述されるボリュームの位置に応じて前記第1及び第2スイッチング手段S1及びS2を制御する第1及び第2スイッチ制御回路となる比較回路OP1及びOP2から構成される。さらに、8は入力信号ASのレベルを調整するボリューム、9は出力増幅器5の出力信号に基づいて第1及び第2比較回路OP1及びOP2を制御する制御回路である。尚、図1において、図5と同一の回路については、同一符号を付し、説明を省略する。
【0019】
図1の電力増幅装置において、出力増幅器5は入力信号ASを増幅し、増幅された入力信号ASに対して反転及び非反転された増幅出力信号をスピーカSPに印加する。つまり、スピーカSPはBTL接続され、出力増幅器5はスピーカSPをBTL駆動する。
【0020】
ここで、本発明の特徴は、出力増幅器5の出力レベルに応じて出力増幅器5の電源電圧Vccを変更することにある。以下、図1の動作を、図2を参照して説明する。
【0021】
図1の制御回路9において、出力増幅器5の出力信号を基準電圧V1及びV2(V1<V2)と比較する。これにより、出力増幅器5の出力レベルを検出して、出力レベルに基づいて比較回路OP1及びOP2を制御するスイッチ制御信号SS1及びSS2が制御回路9から発生する。つまり、出力増幅器5の出力レベルをVoutとすると、前記出力レベルに応じたスイッチ制御信号SS1及びSS2は、
▲1▼Vout<V1のとき、SS1=「L」:SS2=「H」
▲2▼V1<Vout<V2のとき、SS1=「H」:SS2=「H」
▲3▼V2<Voutのとき、SS1=「H」:SS2=「L」
となる。
【0022】
図1において、出力増幅器5の出力レベルが小レベルのとき、制御回路9は「L」レベルのスイッチ制御信号SS1及び「H」レベルのスイッチ制御信号SS2を出力する。
【0023】
スイッチ制御信号SS1は第1比較回路OP1の第1正入力端子に印加される。第1比較回路OP1は、第1正入力端子のほかに、第2正入力端子及び負入力端子を有する。第1及び第2正入力端子では、印加される入力のレベルが高い方の入力端子が優先される。スイッチ制御信号SS1は「L」レベルであるので、第2正入力端子の入力信号が優先される。ここで、第2正入力端子の入力は電源電圧回路7の出力電源電圧Vcであるので、第1比較回路OP1では電源電圧+Vcと基準電圧Vref1との比較動作が行われ、比較結果に応じて第1スイッチ手段S1はオンまたはオフにスイッチングされる。
【0024】
また、スイッチ制御信号SS2は第2比較回路OP2の第2正入力端子に印加される。第2比較回路OP2は、第1正入力端子のほかに、基準電圧Vref2が印加される第2正入力端子、電源電圧+Vcが印加される第3正入力端子及び発振器OSCからの三角波信号が印加される負入力端子を有する。第2比較回路OP2においても、第1比較回路OP1と同様、入力レベルの高い正入力端子が優先される。スイッチ制御信号SS2は「H」レベルなので、第1正入力端子が優先され、その結果第2比較回路OP2からは「L」レベルの出力信号が発生し、第2スイッチ手段S2はオフされる。よって、第2スイッチ手段S2はないものと見なされ、電源電圧回路7は降圧チョッパー回路を構成する。
【0025】
降圧チョッパー回路となる電源電圧回路7において、第1比較回路OP1の出力信号により第1スイッチ手段S1がオンオフ制御され、コンデンサーCが充放電される。降圧チョッパー回路は定電圧Vbを降圧させるものであり、その基本動作は、第1スイッチ手段S1がオンオフ制御されることにより、図3(イ)の実線の如く第1ダイオードD1のカソード電圧が電圧Vbと略0Vとが交互に切り換えられ、前記カソード電圧がコンデンサーCで平滑されることにより降圧チョッパー回路の出力電圧が発生する。降圧チョッパー回路は、第1スイッチ手段S1のオンオフのデューティー比が50%の場合図3(イ)の点線のようにVb/2の電圧を発生する。また、デューティー比が50%でない場合はデューティー比に応じた平均電圧が降圧チョッパー回路から発生し、オン期間が長ければ出力電圧VcLは図3(イ)の点線のように電圧Vb/2より高くなり、オフ期間が長ければ出力電圧VcLは逆に電圧Vb/2より低くなる。
【0026】
第1比較回路OP1において、降圧チョッパー回路の出力電圧VcLが基準電圧Vref1より高いと「L」レベルの出力信号が発生し、第1スイッチ手段S1がオフする。その為、コンデンサーCが放電され、コンデンサーCの端子電圧VcLは低下する。また、電圧VcLが基準電圧Vref1より低いと「H」レベルの出力信号が発生し、第1スイッチ手段S1がオフし、コンデンサーCが充電されるので、出力電圧VcLは高くなる。上記のような負帰還により、降圧電圧VcLは基準電圧Vref1に等しくなろうとするので、電源電圧回路7の出力電圧Vcは降圧チョッパー回路の出力電圧VcLになる。よって、出力増幅器5の出力レベルに対して電源電圧VcLは、図2のように電源電圧回路7の電源電圧うち最も小さい電圧が発生する。
【0027】
また、出力増幅器5の出力レベルが中レベルのとき、制御回路10は「H」レベルのスイッチ制御信号SS1及び「H」レベルのスイッチ制御信号SS2を出力する。
【0028】
第1比較回路OP1において「H」レベルのスイッチ制御信号SS1が優先され、これにより第1比較回路OP1は常に「H」レベルの出力信号を発生する。その為、第1スイッチ手段S1はオンとなり、バッテリー電圧Vbをそのまま導通させる。また、第2比較回路OP2には「H」レベルのスイッチ制御信号SS2が印加されるので、第2比較回路OP2の出力によって第2スイッチ手段S2はオフとなる。よって、電源電圧回路7はバッテリー電圧Vbを加工せずに、そのまま出力する。出力増幅器5の出力レベルが中レベルの場合の電源電圧回路7の出力電圧は図2のように真ん中の電圧VcM(=Vb)となる。
【0029】
さらに、出力増幅器5の出力レベルが大きくなると、制御回路10は「H」レベルのスイッチ制御信号SS1及び「L」レベルのスイッチ制御信号SS2を出力する。
【0030】
「H」レベルのスイッチ制御信号SS1により、第1比較回路OP1は「H」レベルの出力信号を発生する。その為、第1スイッチ手段S1はオンとなり、バッテリー電圧Vbをそのまま導通させる。
【0031】
一方、第2比較回路OP2では、第1正入力端子の入力レベルが「L」レベルになるので、第2比較回路OP2は、発振器OSCからの三角波信号と、基準電圧Vref2及び電源電圧回路Vcとの比較動作を行うようになる。これにより、電源電圧回路7は昇圧チョッパー回路として動作開始する。
【0032】
昇圧チョッパー回路となる電源電圧回路において、第2比較回路OP2の基準電圧Vref2はバッテリー電圧Vbよりも高い電圧に設定される。出力電圧Vcが第2比較回路OP2の基準電圧Vref2より低くなると、第2比較回路OP2の出力信号は「L」レベルになり、第2スイッチS2がオフする。その為、コイルLに蓄えられていたエネルギーがコンデンサーCに充電され、コンデンサーCの端子電圧Vcが図3(ロ)の実線のように上昇する。そして、出力電圧Vcが基準電圧Vref2より高くなると、第2比較回路OP2の出力信号は「H」レベルになり、第2スイッチS2はオンし、コイルL及びダイオードD2の接続点は0Vになる。その為、コンデンサーCは放電されて、その端子電圧Vcは図3(ロ)のように低くなると共に、コイルLにはエネルギーが蓄えられる。このように、昇圧チョッパー回路では、出力電圧Vcが基準電圧Vref2に等しくなるように動作するので、電源電圧回路7の出力電圧Vcはバッテリー6からの電圧Vbよりも高い電圧VcHが得られる。
【0033】
さらに、第2比較回路OP2には三角波発振信号が印加される。電源電圧回路7の出力電圧Vcが基準電圧Vref2より高い場合、基準電圧Vref2が優先され、三角波信号と基準電圧Vref2とが比較される。その比較結果に応じて、第2スイッチ手段S2がオン/オフ制御され、それにより昇圧電圧VcHが得られる。
【0034】
また、出力電圧Vcが基準電圧Vref2より低いと、出力電圧Vcが優先され、出力電圧Vcと三角波信号との比較結果に応じて第2スイッチ手段S2がオン/オフ制御される。この場合、基準電圧Vref2と三角波信号との比較の場合よりも、オン期間が長くなるので、昇圧電圧VcHが低下すると昇圧電圧を素早く上昇させることができる。よって、昇圧チョッパー回路の出力電圧の著しい低下を防止することができる。
【0035】
出力増幅器5の出力レベルが大レベルのとき、図2のように電源電圧回路7の出力電圧VcHは出力増幅器5に電源電圧Vccとして印加される。
【0036】
以上説明してきたように、出力増幅器5の電源電圧は図2の如く出力増幅器5の出力レベルに応じて切り換わるので、出力増幅器5の出力レベルに適した電源電圧となり、その結果出力増幅器5での損失電圧を低減することが可能である。
【0037】
尚、図1において、出力増幅器5の一方の増幅器の出力に応じて、電源電圧回路を制御しているが、これに限らず出力増幅器5の両方の出力信号に基づいて電源電圧回路7を制御することも可能であり、この場合には出力増幅器5の出力信号にクリップが発生するのを防止できる。
【0038】
図4は、昇圧チョッパー回路の実際の回路例であり、第2比較回路OP2は、基準電圧Vref2と、出力電圧Vcを抵抗11a及び11bにより抵抗分割された分圧電圧VcH´と、発振器OSCからの三角波信号が印加され、その反転出力信号が第2スイッチ手段S2に印加されるように構成される。
【0039】
実際の回路では、バッテリー電圧Vbよりも高い基準電圧を作成することは困難である。そこで、第2基準電圧Vref2をバッテリー電圧Vbよりも低い電圧に設定し、電源電圧回路7の電圧VccHを抵抗11a及び11bの抵抗分割により、バッテリー電圧Vbよりも低い値に分圧して、第2比較回路OP2に印加する。これによれば、バッテリー電圧Vbよりも低い電圧で昇圧チョッパー回路を動作させることができ、バッテリー電圧Vbよりも十分に高い電圧を発生させることが可能である。また、降圧チョッパー回路でも、電源電圧VcLを抵抗分割してから第1比較回路OP1に印加させるようにすることも可能である。
【0040】
【発明の効果】
本発明に依れば、出力増幅器の出力レベルによって、電力増幅装置の電源電圧を変更することができるので、損失電力を低減することができるとともに、出力波形のクリップを防止することができる。実用域では、損失電力が削減できることにより、放熱器の小型化が図られる。
【0041】
特に、電源電圧回路を制御することによって、昇圧チョッパー回路及び降圧チョッパー回路の両方を動作させることができ、コイルを共通化させることができる。コイルの共通化により、電力増幅装置の小型化を図れるとともに、コストダウンを図れる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す回路図である。
【図2】図1の出力増幅器の出力波形と電源電圧Vccとの関係を示す特性図である。
【図3】図1の電源電圧回路7の動作を説明するための特性図である。
【図4】昇圧チョッパー回路2の他の回路例を示す回路図である。
【図5】従来例を示す回路図である。
【符号の説明】
5 出力増幅器
6 バッテリー
7 電源電圧回路
8 ボリューム
9 可変抵抗
Claims (4)
- 少なくとも出力増幅器の電源電圧が可変となる電力増幅装置において、
コイルを含み、外部電源からの固定電圧を昇圧した第1電圧を発生する昇圧チョッパー回路と、前記コイルを含み、前記固定電圧を降圧した第2電圧を発生する降圧チョッパー回路とから成る電源電圧回路とを備え、
前記出力増幅器の出力信号のレベルが大きいとき、前記第1電圧を前記出力増幅器に出力し、
前記電力増幅装置の出力信号のレベルが中のとき、前記電源電圧回路を介して外部電源の固定電圧をそのまま前記出力増幅器に出力し、
前記出力増幅器の出力信号のレベルが小にあるとき、前記第2電圧を前記出力増幅器に出力することを特徴とする電力増幅装置。 - 前記電源電圧回路は、
前記コイルと、前記コイルの一端にカソードが接続された第1ダイオードと、前記コイルの他端にアノードが接続された第2ダイオードと、該第2ダイオードのカソードに接続されたコンデンサーと、前記コイルの一端及び前記外部電源の間に接続された第1スイッチング手段と、前記コイルの他端に一端が接続された第2スイッチング手段と、前記出力増幅器の出力信号のレベルに応じて前記第1及び第2スイッチング手段を制御する第1及び第2スイッチング制御信号を発生する制御回路と、前記制御回路からの第1スイッチング制御信号または出力増幅器に供給される出力電圧と第1基準電圧とを比較し前記第1スイッチング手段を制御する第1比較回路と、前記制御回路からの第2スイッチング制御信号または出力増幅器に供給される出力電圧あるいは第1基準電圧より大きい第2基準電圧と発振器からの発振出力とを比較し前記第2スイッチング手段を制御する第2比較回路とから成ることを特徴とする請求項1記載の電力増幅装置。 - 前記出力増幅器のレベルが第1比較回路に加えられる第1基準電圧より小さいとき、前記制御回路からの前記第1スイッチング制御信号に関係がなく第1比較回路で前記出力電圧と第1基準電圧とを比較し前記第1スイッチング手段をスイッチングさせるとともに、第2スイッチング制御信号で前記第2スイッチング手段をオフさせ、前記電源電圧回路を降圧チョッパー回路として動作させ、
前記出力増幅器のレベルが第2比較回路に加えられる第2基準電圧より大にあるとき、前記制御回路からの前記第1スイッチング制御で前記第1スイッチング手段をオンさせるとともに、第2スイッチング制御信号に関係がなく、前記第2比較回路で出力増幅器に供給される出力電圧あるいは第2基準電圧と発振器からの発振出力と比較とを比較し、前記電源電圧回路を昇圧チョッパー回路として動作させ、
前記出力増幅器のレベルが第1基準電圧より大きく第2基準電圧より小さいとき、前記制御回路からの前記第1スイッチング制御で前記第1スイッチング手段をオンさせるとともに、第2スイッチング制御信号で前記第2スイッチング手段をオフさせることを特徴とする請求項2記載の電力増幅装置。 - 前記降圧チョッパー回路は第1比較回路で前記出力電圧と第1基準電圧とを比較し第1スイッチング手段をスイッチングさせ、外部電源の電源電圧をコンデンサーに充放電させることにより、外部電源の電源電圧より低い降圧電圧を出力増幅器に出力し、
前記昇圧チョッパー回路は前記第2比較回路で出力増幅器に供給される出力電圧あるいは第2基準電圧と発振器からの発振出力とを比較し第2スイッチング手段をスイッチングさせ動作させ、外部電源の電源電圧より高い昇圧電圧を出力増幅器に出力することを特徴とする請求項2記載の電力増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34050898A JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34050898A JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165151A JP2000165151A (ja) | 2000-06-16 |
JP3604930B2 true JP3604930B2 (ja) | 2004-12-22 |
Family
ID=18337653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34050898A Expired - Fee Related JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3604930B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040019759A (ko) * | 2002-08-29 | 2004-03-06 | 삼성테크윈 주식회사 | 가변 전압을 출력하는 휴대용 이차전지 팩 |
JP2006320077A (ja) * | 2005-05-11 | 2006-11-24 | Nec Engineering Ltd | Usb機器給電回路 |
JP5614273B2 (ja) | 2010-12-21 | 2014-10-29 | 富士通株式会社 | 増幅装置 |
JP5423994B2 (ja) * | 2011-01-13 | 2014-02-19 | 住友電気工業株式会社 | 半導体集積回路、増幅器および光モジュール |
-
1998
- 1998-11-30 JP JP34050898A patent/JP3604930B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000165151A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279870B2 (en) | DC-DC converter and method of controlling DC-DC converter | |
JP3787785B2 (ja) | Dc−dcコンバータ | |
US5747976A (en) | Constant on-time architecture for switching regulators | |
US6100675A (en) | Switching regulator capable of increasing regulator efficiency under light load | |
WO2004047287A1 (ja) | 電力増幅装置 | |
JP3522969B2 (ja) | Btl増幅器装置 | |
US20060006855A1 (en) | Charge pump DC/DC converter with constant-frequency operation | |
JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
JP2003009515A (ja) | 電源システム | |
JPH0956150A (ja) | スイッチング電源装置 | |
US8369542B2 (en) | Power control apparatus, speaker apparatus and power control method | |
JP2002078326A (ja) | Dc−dcコンバータ用pwm制御回路 | |
JP3604930B2 (ja) | 電力増幅装置 | |
JP3250979B2 (ja) | スイッチング電源装置 | |
JP3444468B2 (ja) | Dc−dcコンバータ | |
JP2005130616A (ja) | 電源システム | |
JP4049332B1 (ja) | 充電制御装置 | |
JP3863663B2 (ja) | 増幅回路 | |
JP2000165150A (ja) | 電力増幅装置 | |
JP3913364B2 (ja) | 増幅回路 | |
JP3375951B2 (ja) | スイッチングレギュレータ | |
JP2004180294A (ja) | 電力増幅装置 | |
JPH11355052A (ja) | 電力増幅装置 | |
JP3717669B2 (ja) | 増幅回路 | |
KR100463158B1 (ko) | 승압형 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |