JP3717669B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP3717669B2 JP3717669B2 JP17279198A JP17279198A JP3717669B2 JP 3717669 B2 JP3717669 B2 JP 3717669B2 JP 17279198 A JP17279198 A JP 17279198A JP 17279198 A JP17279198 A JP 17279198A JP 3717669 B2 JP3717669 B2 JP 3717669B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- volume
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、オーディオ機器に用いて好適な増幅回路に関する。
【0002】
【従来の技術】
一般に、増幅回路において、無駄な電力損失を抑えるとともに、増幅回路の出力信号をひずまないようにするため、その出力レベルに応じて増幅回路の電源電圧を切り換える技術が知られている。増幅回路の入力または出力が小中レベルのとき増幅部の電源電圧を低くしておき、増幅部の入力または出力が大となった場合のみ増幅部の電源電圧を高くするものである。図4は上記の如き従来の増幅回路を示す図である。
【0003】
図4において、増幅回路の動作中、昇圧チョッパ2内部の発振器2Aが作動して、スイッチングトランジスタSW1がオン/オフ動作することにより昇圧チョッパ2が動作し、これによりバッテリーからの定電圧Vbが昇圧され、昇圧電圧が生成される。
【0004】
この時点では、スイッチングトランジスタSW2はオフしており、出力増幅部5には、定電圧Vbがバイパス回路3を経由して電源電圧として印加される。電圧Vbを電源電圧とする出力増幅部5において、入力信号ASは増幅されて、出力増幅信号ZSが生成される。
【0005】
上記の如き動作の間、常にコンパレータ4Aによって図4のa点の電位Vaと、基準電圧Vrefとが比較されており、a点の電位Vaが基準電圧Vref以上か否か検出される。
【0006】
出力増幅部5の出力増幅信号ZSが小または中レベルで図4のa点の電位Vaが基準電圧Vref以下の場合、コンパレータ4Aの出力信号はLレベルとなり、スイッチングトランジスタSW2はオフするので、バイパス回路3を介して定電圧Vbが出力増幅部5に電源電圧として印加される。
【0007】
また、出力増幅信号ZSが大レベルとなり、a点の電位Vaが基準レベル以上になった場合、コンパレータ4Aの出力はHレベルになるので、スイッチトランジスタSW2はオンして昇圧チョッパ2からの昇圧電圧Vuが電源電圧として出力増幅器5に印加される。
【0008】
再び出力増幅信号ZSが小または中レベルになり、図4中の電位Vaが基準電圧Vrefより下回ると、コンパレータ4Aの出力レベルがLレベルになり、バッテリー5の定電圧Vbが出力増幅部5に印加される。
【0009】
よって、出力増幅部5の出力レベルがVrefより高くなった場合のみ、出力増幅部5の電源電圧として電圧Vbより高い昇圧電圧Vuが印加されることになる。
【0010】
【発明が解決しようとする課題】
図4の増幅回路では、出力レベルが小または中レベルのとき出力増幅部5の電源電圧はバッテリーからの定電圧Vbとなる。出力レベルが中レベルのときには損失電力を低減することはできる。しかし、出力増幅部5の出力レベルが小レベルのとき、前記出力レベルは定電圧Vbより大きく下回るので、損失電力が大きくなっていた。そこで、本発明は、増幅回路の出力レベルが小レベルで高効率化を図ることを目的とする。
【0011】
【課題を解決するための手段】
本発明は、前述の課題に鑑みて成され、定電圧を発生する電源と、ボリュームBLから発生する入力信号に応じた分圧電圧を増幅し、増幅信号をスピーカーに出力する増幅部と、前記定電圧を昇圧した昇圧電圧を発生する昇圧回路と、前記昇圧電圧を前記増幅部の電源電圧として供給するための電圧供給用スイッチング素子と、前記定電圧または前記定電圧を降圧した降圧電圧を生成するための電圧生成用スイッチング素子を有し、前記定電圧または前記降圧電圧を発生する降圧チョッパ回路と、前記分圧電圧が前記増幅信号を第1の電圧領域とする第1の値であるとき、前記電圧生成用スイッチング素子をスイッチングすることにより、前記降圧電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第1の電圧領域より高い第2の電圧領域とする第2の値であるとき、前記電圧生成用スイッチング素子をオンすることにより、前記定電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第2の電圧領域より高い第3の電圧領域とする第3の値であるとき、前記電圧供給用スイッチング素子をオンすることにより、前記昇圧電圧を前記増幅部の電源電圧として供給する選択切替回路と、を備えたことを特徴とする。
【0012】
また、前記選択切替回路は、前記分圧電圧が前記第1の値または前記第2の値であることをマイコンが検出したときの検出電圧と、所定電圧との比較結果に基づいて、前記電圧生成用スイッチング素子をスイッチングまたはオンするための信号を出力する第1の比較回路と、前記分圧電圧が前記第3の値であることを前記マイコンが検出したときの検出電圧と、所定電圧との比較結果に基づいて、前記電圧供給用スイッチング素子をオンするための信号を出力する第2の比較回路と、を有することを特徴とする。
【0013】
また、前記第1の電圧領域は、前記増幅信号が接地電圧から前記降圧電圧までの領域(例えば8V以下)であり、前記第2の電圧領域は、前記増幅信号が前記降圧電圧から前記定電圧までの領域(例えば8V〜13V)であり、前記第3の電圧領域は、前記増幅信号が前記定電圧から前記昇圧電圧までの領域(例えば13V〜18V)であり、前記選択切替回路は、前記分圧電圧が前記第1乃至第3の何れの値であるのかに応じて、前記降圧電圧、前記定電圧、前記昇圧電圧の何れか1つを前記増幅部の電源電圧として供給することを特徴とする。
【0014】
また、前記ボリュームBLに連動するとともに前記ボリュームの設定位置に応じた分圧電圧を発生する連動ボリュームBL´を有し、前記マイコンは、前記連動ボリュームBL´の分圧電圧から、前記ボリュームBLの分圧電圧が前記第1乃至第3の何れの値であるのかを検出することを特徴とする。
【0016】
更に、本発明は、定電圧を発生する電源と、ボリュームから発生する入力信号に応じた分圧電圧を増幅し、増幅信号をスピーカーに出力する増幅部と、前記電源の+側に直列接続された第1のコイルおよび第1のダイオードと、前記第1のコイルおよび前記第1のダイオードの接続点と接地ラインとの間に接続された第1のスイッチング素子と、前記第1のダイオードの出力と前記接地ラインとの間に接続された第1のコンデンサと、を有し、前記第1のスイッチング素子がスイッチングするとともに前記第1のコンデンサが充放電することにより、前記定電圧を昇圧した昇圧電圧を発生する昇圧チョッパ回路と、前記電源の+側に直列接続された前記第2のスイッチング素子および第2のコイルと、前記第2のスイッチング素子および前記第2のコイルの接続点と前記接地ラインとの間に接続された第2のダイオードと、前記第2のコイルの出力と前記接地ラインとの間に接続された第2のコンデンサと、を有し、前記定電圧または前記定電圧を降圧した前記降圧電圧を発生する降圧チョッパ回路と、前記昇圧電圧を前記増幅部の電源電圧として供給するための第3のスイッチング素子と、前記分圧電圧が前記増幅信号を第1の電圧領域とする第1の値であるとき、前記第2のスイッチング素子をスイッチングすることにより、前記降圧電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第1の電圧領域より高い第2の電圧領域とする第2の値であるとき、前記第2のスイッチング素子をオンすることにより、前記定電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第2の電圧領域より高い第3の電圧領域とする第3の値であるとき、前記第3のスイッチング素子をオンすることにより、前記昇圧電圧を前記増幅部の電源電圧として供給する選択切替回路と、を備えたことを特徴とする。
【0017】
以上、出力レベルを大中小の範囲に設定し、この設定範囲に応じて増幅部の電源を大中小に変えるため、出力レベルが小レベルの時も高効率化を実現できる。
【0018】
【発明の実施の形態】
図1は本発明の実施の形態を示す図であり、1は定電圧Vbを発生する定電圧電源(バッテリー)、2は昇圧チョッパ回路、3は降圧チョッパ回路、4は増幅部、5は、ボリュームBLの設定位置に応じて、昇圧チョッパ回路2を動作させ増幅部の電源に昇圧電圧を供給するための第1の選択切替回路、6はボリュームBLの設定位置に応じて、降圧チョッパ回路3を動作させ増幅部の電源に降圧電圧を供給するための第2の選択切替回路である。また入力信号ASはボリュームBLを介して入力され、その結果増幅部4の増幅出力ZSは、スピーカーSPから出力される。
【0019】
つまり図2に示すように、増幅部4に加えられる電源は、ボリュームの設定位置に応じて定電圧Vb、これよりも高い電圧V1およびVbよりも低いV2に設定される。つまりカーステレオ等の電子ボリュームでは、スピーカの音を大きくしたり、小さくしたりするスイッチがあるが、このスイッチの位置に応じて電源が供給される。例えば目盛が0〜12まであれば、1〜4の第1の設定範囲、5〜8の第2の設定範囲、9〜12の第3の設定範囲で、順に V2、Vb、V1が設定される。
【0020】
ボリュームBLは、入力信号により分圧電圧が変動する第1のボリュームと、第1のボリュームと連動はするが、定電圧が加えられている第2のボリュームがある。つまり第2のボリュームの出力により、第1〜第3の設定範囲が出力され、第3の設定範囲であることをモニターし、SW12をONすると共にオシレータ等でSW11をON・OFF制御し、増幅部4に点12で発生する電圧V1を供給する。また第1の設定範囲であることをモニターし、SW22をON・OFF制御し、点eで発生する電圧V2を増幅部4に供給する。尚第2の設定範囲で有れば、SW22がON状態を維持し、電圧Vbが供給される。
【0021】
以上、出力レベルが大中小の時、それぞれ増幅部の電源を大中小に変え、出力レベルが小レベルの時もV2を電源として供給できるため、高効率化を実現できる。
【0022】
では、図3を参照しながら具体的に説明する。
定電圧電源1(例えばバッテリー)の上端(a点)には直流電圧VbV、下端に0V(接地)が発生し、このa点と増幅部4の点bとの間には、第1のコイルL11、第1のダイオードD12、第3のスイッチング素子SW12が直列接続されている。また第1のコイルL11と第1のダイオードD12との交点(以下第1の交点11と呼ぶ)と接地ライン10との間には、第1のスイッチング素子SW11が接続され、第1のダイオードD12と第3のスイッチング素子SW12との交点(以下第2の交点12と呼ぶ)と接地ライン10との間には、第1のコンデンサC11が接続されている。また第1のスイッチング素子SW11をオンオフ制御する比較回路OP4が設けられ、この比較回路OP4の−端子には、三角波を発生するオシレータOSCが接続され、第1の+端子には基準電圧Vref1が接続され、第2の+端子は、抵抗R1とR2の間の点e1に接続されている。
【0023】
入力信号ASは、ボリュームBLを介して増幅部4で増幅され、出力信号ZSが出力される。またこのボリュームBLの設定位置と連動するボリュームBL´は、所定の定電圧が加えられ、ここから発生する分圧電圧は、マイコンMを介して比較回路OP1の−端子に接続され、+端子に接続された基準電圧Vref3とマイコンの出力を比較して第3のスイッチング素子SW12をオンオフ制御している。この第3のスイッチング素子SW12は、増幅部の電源として昇圧電圧V1を供給・非供給の制御をしている。
【0024】
以上の構成に於いて、点線で囲んでいるように、L11、D12、SW11、OP4およびC11で昇圧回路2を構成している。またOP1、SW12およびマイコンMで第1の切替回路5(図1参照)を構成している。
【0025】
一方、点aと点bとの間には、第2のスイッチング素子SW22、第2のコイルL22および第3のダイオードD22が順次直列接続されている。また第2のスイッチング素子SW22と第2のコイルL22との間(以下第3の交点13と呼ぶ)と接地ライン14との間には、第2のダイオードD23が接続され、第2のコイルL22と第3のダイオードD22との間(以下点eと呼ぶ)と接地ライン14との間には、第2のコンデンサC22が接続されている。更には、第2のスイッチング素子SW22は、比較回路OP2によりオンオフ制御されている。この比較回路OP2の第1の+端子には、基準電圧Vref2が接続され、第2の+端子はスタンバイ回路STBを介してマイコンMの出力と接続されている。また第2のコンデンサC2と並列に抵抗R21、R22が接続され、この中点e2と比較回路おP2の−端子が接続されている。
【0026】
以上の構成に於いて、点線で囲まれているように、SW22、L22、D23、C22およびOP2で降圧回路3を構成し、マイコンM、スタンバイ回路STB、OP2、SW22、Vref2で第2の切替回路6(図1参照)を構成している。
【0027】
続いて、動作説明をする。
【0028】
ここで、例えばスピーカーに40〜60W程度の出力を発生させ、増幅部には電源を18V、13V、8Vの大中小で供給するとするした場合、出力信号ZSは、実質0Vから18Vの間で発生する。そして増幅率が100であれば、ボリュームBLから発生する分圧電圧は、0Vから0.18Vの間で発生する。しかし、場合によっては0.18Vを越える信号も発生することがある。
【0029】
また点e´に8Vが生成される際、e2には4Vが生成されるように設定され、Vref2は、4Vが印加されている。
【0030】
まず出力信号が8V〜13Vの間では、ボリュームBLの設定位置に応じたボリュームBL´で生成された分圧電圧がマイコンMに供給される。つまりこの8V〜13Vの設定範囲の時、これを越えるような信号が入っても、無視される。ボリュームBL´には、定電圧が加えられているので、ボリュームの設定位置に応じた出力をマイコンが検知し、マイコンからHigh(5V)が出力される。比較回路OP2では、第2の+端子と−端子が優先され、比較回路OP2からHighが第2のスイッチング素子SW22に供給され、SW22がONし続けてVb=13Vが生成され、増幅部4の電源に供給される。
【0031】
また出力信号が8V以下の場合、ボリュームBL´の分圧電圧をマイコンが検出し、マイコンの出力は0Vがスタンバイ回路に供給される。この時、スタンバイ回路は、比較回路OP2に信号を供給せず、第1の+端子と−端子が優先となる。つまりVref2=4Vと点e2の電圧が比較され、e2が4V以下の時は、OP2はHighとなり、SW22をONさせて、点eを8VにしようとコンデンサC22を充電する。またe2が4V以上になるとSW22はOFFし、C22は、増幅部4を介して放電する。この状態が繰り返され、点eの電圧は8V±数ミリV(または8V±数十ミリV)の間で、約8Vの定電圧を生成する。
【0032】
次に、出力電圧が13V〜18Vの間で推移する場合で、昇圧された定電圧=18Vの切替動作を説明する。ボリュームBLの設定位置に連動したボリュームBL´の分圧電圧がマイコンにより検出され、マイコンMは、下の出力ラインから比較回路OP1にHigh(5V)を出力し、Vref3=4Vと比較され、OP1はHighをSW11に出力し、SW11をオンさせる。その結果、C11の電圧は、充電されて18Vに成ろうとする。
【0033】
この時、比較回路OP4の−端子は発振回路OSCが接続され、第1の+端子には、基準電圧9Vが接続され、第2の+端子は点e1に接続されている。抵抗R11、R12は、点12´が18Vの時、点e1に9Vが生成されるように設定され、この9Vが基準電圧として採用されている。
【0034】
第1の+端子と第2の+端子が比較され、低い電圧が優先され三角波発生回路OSCの三角波と比較され、SW11のON・OFF制御が成される。つまり第2の交点12が仮に18Vよりも低い17.5Vであれば、これに対応する点e1の電圧8.75Vと三角波が比較され、第2の交点12が18Vよりも高い18.5Vであれば、e1の電圧は9.25Vと成り、基準電圧9Vと三角波が比較される。つまり決まった三角波に対して、第2の交点12が18V以上であれば、一定のデューティー比でON・OFF制御され、18Vよりも低く成ると、点e2は、その差が大きくなるに従いSW11のON時間が長くなるようにデューティーが制御され、第2の交点12に18Vが生成される。つまり低ければSW22は、ONし、高ければOFFするON・OFF状態が繰り返され、第2の交点12の電圧は18V±数ミリV(または18V±数十ミリV)の間で、約18Vの定電圧を生成する。
【0035】
【発明の効果】
以上、切替回路の採用により、第2のスイッチング素子と第3のスイッチング素子をON・OFF制御でき、出力レベルが大中小の時、それぞれ増幅部の電源を大中小に変えることが可能となった。そのため、出力レベルが小レベルの時も高効率化を実現でき、ロスを抑制できるため、放熱器の小型化が実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明する回路図である。
【図2】図1の動作を説明する図である。
【図3】図1の具体回路を示す図である。
【図4】従来の増幅回路を説明する回路図である。
【符号の説明】
BL ボリューム
BL´ BLと連動するボリューム
L11 第1のコイル
D12 第1のダイオード
SW11 第1のスイッチング素子
C11 第1のコンデンサ
SW22 第2のスイッチング素子
L22 第2のコイル
D23 第2のダイオード
L22 第2のコイル
C22 第2のコンデンサ
SW12 第3のスイッチング素子
OP 比較回路
1 定電圧電源
2 昇圧回路
3 降圧回路
4 増幅部
5 第1の切替回路
6 第2の切替回路
Claims (2)
- 定電圧を発生する電源と、
ボリュームから発生する入力信号に応じた分圧電圧を増幅し、増幅信号をスピーカーに出力する増幅部と、
前記定電圧を昇圧した昇圧電圧を発生する昇圧回路と、
前記昇圧電圧を前記増幅部の電源電圧として供給するための電圧供給用スイッチング素子と、
前記定電圧または前記定電圧を降圧した降圧電圧を生成するための電圧生成用スイッチング素子を有し、前記定電圧または前記降圧電圧を発生する降圧チョッパ回路と、
前記分圧電圧が前記増幅信号を第1の電圧領域とする第1の値であるとき、前記電圧生成用スイッチング素子をスイッチングすることにより、前記降圧電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第1の電圧領域より高い第2の電圧領域とする第2の値であるとき、前記電圧生成用スイッチング素子をオンすることにより、前記定電圧を前記増幅部の電源電圧として供給し、前記分圧電圧が前記増幅信号を前記第2の電圧領域より高い第3の電圧領域とする第3の値であるとき、前記電圧供給用スイッチング素子をオンすることにより、前記昇圧電圧を前記増幅部の電源電圧として供給する選択切替回路とを有し、
前記選択切替回路は、
前記分圧電圧が前記第1の値または前記第2の値であることをマイコンが検出したときの検出電圧と、所定電圧との比較結果に基づいて、前記電圧生成用スイッチング素子をスイッチングまたはオンするための信号を出力する第1の比較回路と、
前記分圧電圧が前記第3の値であることを前記マイコンが検出したときの検出電圧と、所定電圧との比較結果に基づいて、前記電圧供給用スイッチング素子をオンするための信号を出力する第2の比較回路と、を有することを特徴とする増幅回路。 - 前記ボリュームに連動するとともに前記ボリュームの設定位置に応じた分圧電圧を発生する連動ボリューム、を有し、
前記マイコンは、前記連動ボリュームの分圧電圧から、前記ボリュームの分圧電圧が前記第1乃至第3の何れの値であるのかを検出することを特徴とする請求項1に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17279198A JP3717669B2 (ja) | 1998-06-19 | 1998-06-19 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17279198A JP3717669B2 (ja) | 1998-06-19 | 1998-06-19 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000013156A JP2000013156A (ja) | 2000-01-14 |
JP3717669B2 true JP3717669B2 (ja) | 2005-11-16 |
Family
ID=15948433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17279198A Expired - Fee Related JP3717669B2 (ja) | 1998-06-19 | 1998-06-19 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3717669B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4604396B2 (ja) * | 2001-05-30 | 2011-01-05 | パナソニック株式会社 | 音声出力制御回路 |
-
1998
- 1998-06-19 JP JP17279198A patent/JP3717669B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000013156A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100760877B1 (ko) | 전압 공급 회로 및 마이크로폰 유닛 | |
JP3953443B2 (ja) | 昇降圧dc−dcコンバータ及びこれを用いたポータブル機器 | |
JP3506913B2 (ja) | スイッチングレギュレータ | |
JP3907123B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP4440869B2 (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
JP2005192323A (ja) | Dc−dcコンバータ | |
JP2007221958A (ja) | キャパシタ蓄電電源用充電装置 | |
JP4363457B2 (ja) | 電力制御装置、スピーカ装置および電力制御方法 | |
JP4049333B1 (ja) | 充電制御装置 | |
EP1187303A2 (en) | PWM Control circuit for DC-DC converter | |
JP3717669B2 (ja) | 増幅回路 | |
JP3863663B2 (ja) | 増幅回路 | |
JP4591887B2 (ja) | 電源装置、および携帯機器 | |
JP3913364B2 (ja) | 増幅回路 | |
JP2005117828A (ja) | レギュレータ回路 | |
JP4049332B1 (ja) | 充電制御装置 | |
JP3604930B2 (ja) | 電力増幅装置 | |
JP2008086173A (ja) | 半導体集積回路とこれを使用した多出力電源装置 | |
JP4233037B2 (ja) | スイッチングレギュレータ | |
JPH11355052A (ja) | 電力増幅装置 | |
JP2000165150A (ja) | 電力増幅装置 | |
JP2007005956A (ja) | 電源装置及びスイッチングコンバータの制御方法 | |
JP2001178123A (ja) | 直流安定化電源装置 | |
JPH10262367A (ja) | スイッチング電源装置 | |
JP2705050B2 (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |