JP2000165151A - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JP2000165151A JP2000165151A JP10340508A JP34050898A JP2000165151A JP 2000165151 A JP2000165151 A JP 2000165151A JP 10340508 A JP10340508 A JP 10340508A JP 34050898 A JP34050898 A JP 34050898A JP 2000165151 A JP2000165151 A JP 2000165151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- level
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力増幅器５の出力レベルによってレベルを
変更する電源電圧回路のコイルを共通化する。 【解決手段】 出力増幅器５の出力レベルが小のとき、
スイッチＳ２をオフして、スイッチＳ１をスイッチング
させることにより、電源電圧回路７を降圧チョッパー回
路として動作させる。出力レベルが中のとき、スイッチ
Ｓ１をオンして、スイッチＳ２をオフして、バッテリー
電圧Ｖｂをそのまま出力させる。出力レベルが大のと
き、スイッチＳ１をオンして、スイッチＳ２をスイッチ
ングさせることにより、電源電圧回路７を昇圧チョッパ
ー回路として動作させる。
変更する電源電圧回路のコイルを共通化する。 【解決手段】 出力増幅器５の出力レベルが小のとき、
スイッチＳ２をオフして、スイッチＳ１をスイッチング
させることにより、電源電圧回路７を降圧チョッパー回
路として動作させる。出力レベルが中のとき、スイッチ
Ｓ１をオンして、スイッチＳ２をオフして、バッテリー
電圧Ｖｂをそのまま出力させる。出力レベルが大のと
き、スイッチＳ１をオンして、スイッチＳ２をスイッチ
ングさせることにより、電源電圧回路７を昇圧チョッパ
ー回路として動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ機器に
用いて好適な電力増幅装置に関する。
用いて好適な電力増幅装置に関する。
【０００２】
【従来の技術】一般に、電力増幅装置において、無駄な
電力損失を抑えるとともに、電力増幅装置の出力信号を
ひずまないようにするため、その出力レベルに応じて電
力増幅装置の電源電圧を切り換える技術が知られてい
る。電力増幅装置の入力または出力が小中レベルのとき
電源電圧を低くしておき、電力増幅装置の入力または出
力が大となった場合のみ電源電圧を高くするものであ
る。図５は上記の如き従来の電力増幅装置を示す図であ
る。
電力損失を抑えるとともに、電力増幅装置の出力信号を
ひずまないようにするため、その出力レベルに応じて電
力増幅装置の電源電圧を切り換える技術が知られてい
る。電力増幅装置の入力または出力が小中レベルのとき
電源電圧を低くしておき、電力増幅装置の入力または出
力が大となった場合のみ電源電圧を高くするものであ
る。図５は上記の如き従来の電力増幅装置を示す図であ
る。
【０００３】図５において、電力増幅装置の動作中、昇
圧チョッパ回路２内部の発振器２Ａが作動して、スイッ
チングトランジスタＳＷ１１がオン／オフ動作すること
により昇圧チョッパ回路２が動作し、これによりバッテ
リーからの定電圧Ｖｂが昇圧され、昇圧電圧が生成され
る。
圧チョッパ回路２内部の発振器２Ａが作動して、スイッ
チングトランジスタＳＷ１１がオン／オフ動作すること
により昇圧チョッパ回路２が動作し、これによりバッテ
リーからの定電圧Ｖｂが昇圧され、昇圧電圧が生成され
る。
【０００４】この時点では、スイッチングトランジスタ
ＳＷ２はオフしており、出力増幅器５には、定電圧Ｖｂ
がバイパス回路を経由して電源電圧として印加される。
電圧Ｖｂを電源電圧とする出力増幅器５において、入力
信号ＡＳは増幅されて、出力増幅信号ＺＳが生成され
る。
ＳＷ２はオフしており、出力増幅器５には、定電圧Ｖｂ
がバイパス回路を経由して電源電圧として印加される。
電圧Ｖｂを電源電圧とする出力増幅器５において、入力
信号ＡＳは増幅されて、出力増幅信号ＺＳが生成され
る。
【０００５】上記の如き動作の間、常にコンパレータ４
Ａによって図５のａ点の電位Ｖａと、基準電圧Ｖｒｅｆ
とが比較されており、ａ点の電位Ｖａが基準電圧Ｖｒｅ
ｆ以上か否か検出される。
Ａによって図５のａ点の電位Ｖａと、基準電圧Ｖｒｅｆ
とが比較されており、ａ点の電位Ｖａが基準電圧Ｖｒｅ
ｆ以上か否か検出される。
【０００６】出力増幅器５の出力増幅信号ＺＳが小また
は中レベルで図５のａ点の電位Ｖａが基準電圧Ｖｒｅｆ
以下の場合、コンパレータ４Ａの出力信号はＬレベルと
なり、スイッチングトランジスタＳＷ２はオフするの
で、バイパス回路３を介して定電圧Ｖｂが出力増幅器５
に電源電圧として印加される。
は中レベルで図５のａ点の電位Ｖａが基準電圧Ｖｒｅｆ
以下の場合、コンパレータ４Ａの出力信号はＬレベルと
なり、スイッチングトランジスタＳＷ２はオフするの
で、バイパス回路３を介して定電圧Ｖｂが出力増幅器５
に電源電圧として印加される。
【０００７】また、出力増幅信号ＺＳが大レベルとな
り、ａ点の電位Ｖａが基準レベル以上になった場合、コ
ンパレータ４Ａの出力はＨレベルになるので、スイッチ
トランジスタＳＷ２はオンして昇圧チョッパ回路２から
の昇圧電圧Ｖｕが電源電圧として出力増幅器５に印加さ
れる。
り、ａ点の電位Ｖａが基準レベル以上になった場合、コ
ンパレータ４Ａの出力はＨレベルになるので、スイッチ
トランジスタＳＷ２はオンして昇圧チョッパ回路２から
の昇圧電圧Ｖｕが電源電圧として出力増幅器５に印加さ
れる。
【０００８】再び出力増幅信号ＺＳが小または中レベル
になり、図５中の電位Ｖａが基準電圧Ｖｒｅｆより下回
ると、コンパレータ４Ａの出力レベルがＬレベルにな
り、バッテリーの定電圧Ｖｂが出力増幅器５に印加され
る。
になり、図５中の電位Ｖａが基準電圧Ｖｒｅｆより下回
ると、コンパレータ４Ａの出力レベルがＬレベルにな
り、バッテリーの定電圧Ｖｂが出力増幅器５に印加され
る。
【０００９】よって、出力増幅器５の出力レベルがＶｒ
ｅｆより高くなった場合のみ、出力増幅器５の電源電圧
として電圧Ｖｂより高い昇圧電圧Ｖｕが印加されること
になる。
ｅｆより高くなった場合のみ、出力増幅器５の電源電圧
として電圧Ｖｂより高い昇圧電圧Ｖｕが印加されること
になる。
【００１０】
【発明が解決しようとする課題】図５の電力増幅装置で
は、出力レベルが小または中レベルのとき出力増幅器５
の電源電圧はバッテリーからの定電圧Ｖｂとなる。出力
レベルが中レベルのときには損失電力を低減することは
できる。しかし、出力増幅器５の出力レベルが小レベル
のとき、前記出力レベルは定電圧Ｖｂより大きく下回る
ので、損失電力が大きくなっていた。そこで、本発明
は、電力増幅装置の出力レベルが小レベルでの高効率化
を図ることを目的とする。
は、出力レベルが小または中レベルのとき出力増幅器５
の電源電圧はバッテリーからの定電圧Ｖｂとなる。出力
レベルが中レベルのときには損失電力を低減することは
できる。しかし、出力増幅器５の出力レベルが小レベル
のとき、前記出力レベルは定電圧Ｖｂより大きく下回る
ので、損失電力が大きくなっていた。そこで、本発明
は、電力増幅装置の出力レベルが小レベルでの高効率化
を図ることを目的とする。
【００１１】
【課題を解決するための手段】本発明は、電力増幅装置
の出力信号レベルを調整するボリュームを有し、少なく
とも出力増幅器の電源電圧が可変となる電力増幅装置に
おいて、コイルを含み、外部電源からの固定電圧を昇圧
した第1電圧を発生する昇圧チョッパー回路と、コイル
を含み、前記固定電圧を降圧した第２電圧を発生する降
圧チョッパー回路とから成り、前記出力増幅器の出力レ
ベルに応じて、前記第１電圧または前記第２電圧を切り
換えて、前記出力増幅器の電源電圧として出力する電源
電圧回路を備え、前記昇圧チョッパー回路及び降圧チョ
ッパーのコイルを共通化したことを特徴とする。
の出力信号レベルを調整するボリュームを有し、少なく
とも出力増幅器の電源電圧が可変となる電力増幅装置に
おいて、コイルを含み、外部電源からの固定電圧を昇圧
した第1電圧を発生する昇圧チョッパー回路と、コイル
を含み、前記固定電圧を降圧した第２電圧を発生する降
圧チョッパー回路とから成り、前記出力増幅器の出力レ
ベルに応じて、前記第１電圧または前記第２電圧を切り
換えて、前記出力増幅器の電源電圧として出力する電源
電圧回路を備え、前記昇圧チョッパー回路及び降圧チョ
ッパーのコイルを共通化したことを特徴とする。
【００１２】特に、前記出力増幅器の出力レベルが大レ
ベルのとき前記第１電圧を前記出力増幅器に印加させ、
前記出力増幅器の出力レベルが小レベルのとき前記第２
電圧を前記出力増幅器に印加させることを特徴とする。
ベルのとき前記第１電圧を前記出力増幅器に印加させ、
前記出力増幅器の出力レベルが小レベルのとき前記第２
電圧を前記出力増幅器に印加させることを特徴とする。
【００１３】さらに、前記出力増幅器の出力レベルが中
レベルのとき、前記電源電圧回路は、外部電源の固定電
圧をそのまま出力することを特徴とする。
レベルのとき、前記電源電圧回路は、外部電源の固定電
圧をそのまま出力することを特徴とする。
【００１４】また、前記電源電圧回路は、共通化コイル
と、前記共通化コイルの一端にカソードが接続された第
１ダイオードと、前記共通化コイルの他端にアノードが
接続された第２ダイオードと、該第２ダイオードのカソ
ードに接続されたコンデンサーと、前記共通化コイルの
一端及び前記外部電源の間に接続された第１スイッチン
グ手段と、前記共通化コイルの他端に一端が接続された
第２スイッチング手段と、ボリュームの位置に応じて前
記第１及び第２スイッチング手段を制御する第１及び第
２スイッチ制御回路とから成ることを特徴とする。
と、前記共通化コイルの一端にカソードが接続された第
１ダイオードと、前記共通化コイルの他端にアノードが
接続された第２ダイオードと、該第２ダイオードのカソ
ードに接続されたコンデンサーと、前記共通化コイルの
一端及び前記外部電源の間に接続された第１スイッチン
グ手段と、前記共通化コイルの他端に一端が接続された
第２スイッチング手段と、ボリュームの位置に応じて前
記第１及び第２スイッチング手段を制御する第１及び第
２スイッチ制御回路とから成ることを特徴とする。
【００１５】特に、前記出力増幅器の出力レベルが小レ
ベルのとき前記第１スイッチ制御回路は前記第１スイッ
チング手段をスイッチングさせるとともに、前記第２ス
イッチ制御回路は前記第２スイッチング手段をオフさ
せ、前記出力増幅器の出力レベルが大レベルのとき前記
第１スイッチング手段をオンさせるとともに、前記第２
スイッチング手段をスイッチングさせることを特徴とす
る。
ベルのとき前記第１スイッチ制御回路は前記第１スイッ
チング手段をスイッチングさせるとともに、前記第２ス
イッチ制御回路は前記第２スイッチング手段をオフさ
せ、前記出力増幅器の出力レベルが大レベルのとき前記
第１スイッチング手段をオンさせるとともに、前記第２
スイッチング手段をスイッチングさせることを特徴とす
る。
【００１６】さらに、前記出力増幅器の出力レベルのと
き前記第１スイッチング手段をオンさせるとともに、第
２スイッチング手段をオフさせることを特徴とする。
き前記第１スイッチング手段をオンさせるとともに、第
２スイッチング手段をオフさせることを特徴とする。
【００１７】本発明に依れば、出力増幅器の出力レベル
が大レベルになると、昇圧チョッパー回路として動作す
る電源電圧回路から発生する固定の昇圧電圧が前記出力
増幅器に印加され、出力増幅器の出力レベルが小レベル
になると、降圧チョッパー回路として動作する電源電圧
回路からの降圧電圧を前記出力増幅器に印加させる。
が大レベルになると、昇圧チョッパー回路として動作す
る電源電圧回路から発生する固定の昇圧電圧が前記出力
増幅器に印加され、出力増幅器の出力レベルが小レベル
になると、降圧チョッパー回路として動作する電源電圧
回路からの降圧電圧を前記出力増幅器に印加させる。
【００１８】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、６は定電圧Ｖｂを提供するバッテリー、７は
電源電圧回路であって、共通化されるコイルＬと、コイ
ルＬの一端にカソードが接続された第１ダイオードＤ１
と、コイルＬの他端にアノードが接続された第２ダイオ
ードＤ２と、第２ダイオードＤ２のカソードに接続され
たコンデンサーＣと、コイルＬの一端及びバッテリー６
の間に接続された第１スイッチング手段Ｓ１と、コイル
Ｌの他端に一端が接続された第２スイッチング手段Ｓ２
と、後述されるボリュームの位置に応じて前記第１及び
第２スイッチング手段Ｓ１及びＳ２を制御する第１及び
第２スイッチ制御回路となる比較回路ＯＰ１及びＯＰ２
から構成される。さらに、８は入力信号ＡＳのレベルを
調整するボリューム、９は出力増幅器５の出力信号に基
づいて第１及び第２比較回路ＯＰ１及びＯＰ２を制御す
る制御回路である。尚、図１において、図５と同一の回
路については、同一符号を付し、説明を省略する。
図であり、６は定電圧Ｖｂを提供するバッテリー、７は
電源電圧回路であって、共通化されるコイルＬと、コイ
ルＬの一端にカソードが接続された第１ダイオードＤ１
と、コイルＬの他端にアノードが接続された第２ダイオ
ードＤ２と、第２ダイオードＤ２のカソードに接続され
たコンデンサーＣと、コイルＬの一端及びバッテリー６
の間に接続された第１スイッチング手段Ｓ１と、コイル
Ｌの他端に一端が接続された第２スイッチング手段Ｓ２
と、後述されるボリュームの位置に応じて前記第１及び
第２スイッチング手段Ｓ１及びＳ２を制御する第１及び
第２スイッチ制御回路となる比較回路ＯＰ１及びＯＰ２
から構成される。さらに、８は入力信号ＡＳのレベルを
調整するボリューム、９は出力増幅器５の出力信号に基
づいて第１及び第２比較回路ＯＰ１及びＯＰ２を制御す
る制御回路である。尚、図１において、図５と同一の回
路については、同一符号を付し、説明を省略する。
【００１９】図１の電力増幅装置において、出力増幅器
５は入力信号ＡＳを増幅し、増幅された入力信号ＡＳに
対して反転及び非反転された増幅出力信号をスピーカＳ
Ｐに印加する。つまり、スピーカＳＰはＢＴＬ接続さ
れ、出力増幅器５はスピーカＳＰをＢＴＬ駆動する。
５は入力信号ＡＳを増幅し、増幅された入力信号ＡＳに
対して反転及び非反転された増幅出力信号をスピーカＳ
Ｐに印加する。つまり、スピーカＳＰはＢＴＬ接続さ
れ、出力増幅器５はスピーカＳＰをＢＴＬ駆動する。
【００２０】ここで、本発明の特徴は、出力増幅器５の
出力レベルに応じて出力増幅器５の電源電圧Ｖｃｃを変
更することにある。以下、図１の動作を、図２を参照し
て説明する。
出力レベルに応じて出力増幅器５の電源電圧Ｖｃｃを変
更することにある。以下、図１の動作を、図２を参照し
て説明する。
【００２１】図１の制御回路９において、出力増幅器５
の出力信号を基準電圧Ｖ１及びＶ２（Ｖ１＜Ｖ２）と比
較する。これにより、出力増幅器５の出力レベルを検出
して、出力レベルに基づいて比較回路ＯＰ１及びＯＰ２
を制御するスイッチ制御信号ＳＳ１及びＳＳ２が制御回
路９から発生する。つまり、出力増幅器５の出力レベル
をＶｏｕｔとすると、前記出力レベルに応じたスイッチ
制御信号ＳＳ１及びＳＳ２は、 Ｖｏｕｔ＜Ｖ１のとき、ＳＳ１＝「Ｌ」：ＳＳ２＝
「Ｈ」 Ｖ１＜Ｖｏｕｔ＜Ｖ２のとき、ＳＳ１＝「Ｈ」：ＳＳ
２＝「Ｈ」 Ｖ２＜Ｖｏｕｔのとき、ＳＳ１＝「Ｈ」：ＳＳ２＝
「Ｌ」 となる。
の出力信号を基準電圧Ｖ１及びＶ２（Ｖ１＜Ｖ２）と比
較する。これにより、出力増幅器５の出力レベルを検出
して、出力レベルに基づいて比較回路ＯＰ１及びＯＰ２
を制御するスイッチ制御信号ＳＳ１及びＳＳ２が制御回
路９から発生する。つまり、出力増幅器５の出力レベル
をＶｏｕｔとすると、前記出力レベルに応じたスイッチ
制御信号ＳＳ１及びＳＳ２は、 Ｖｏｕｔ＜Ｖ１のとき、ＳＳ１＝「Ｌ」：ＳＳ２＝
「Ｈ」 Ｖ１＜Ｖｏｕｔ＜Ｖ２のとき、ＳＳ１＝「Ｈ」：ＳＳ
２＝「Ｈ」 Ｖ２＜Ｖｏｕｔのとき、ＳＳ１＝「Ｈ」：ＳＳ２＝
「Ｌ」 となる。
【００２２】図１において、出力増幅器５の出力レベル
が小レベルのとき、制御回路９は「Ｌ」レベルのスイッ
チ制御信号ＳＳ１及び「Ｈ」レベルのスイッチ制御信号
ＳＳ２を出力する。
が小レベルのとき、制御回路９は「Ｌ」レベルのスイッ
チ制御信号ＳＳ１及び「Ｈ」レベルのスイッチ制御信号
ＳＳ２を出力する。
【００２３】スイッチ制御信号ＳＳ１は第１比較回路Ｏ
Ｐ１の第１正入力端子に印加される。第１比較回路ＯＰ
１は、第１正入力端子のほかに、第２正入力端子及び負
入力端子を有する。第１及び第２正入力端子では、印加
される入力のレベルが高い方の入力端子が優先される。
スイッチ制御信号ＳＳ１は「Ｌ」レベルであるので、第
２正入力端子の入力信号が優先される。ここで、第２正
入力端子の入力は電源電圧回路７の出力電源電圧Ｖｃで
あるので、第１比較回路ＯＰ１では電源電圧＋Ｖｃと基
準電圧Ｖｒｅｆ１との比較動作が行われ、比較結果に応
じて第１スイッチ手段Ｓ１はオンまたはオフにスイッチ
ングされる。
Ｐ１の第１正入力端子に印加される。第１比較回路ＯＰ
１は、第１正入力端子のほかに、第２正入力端子及び負
入力端子を有する。第１及び第２正入力端子では、印加
される入力のレベルが高い方の入力端子が優先される。
スイッチ制御信号ＳＳ１は「Ｌ」レベルであるので、第
２正入力端子の入力信号が優先される。ここで、第２正
入力端子の入力は電源電圧回路７の出力電源電圧Ｖｃで
あるので、第１比較回路ＯＰ１では電源電圧＋Ｖｃと基
準電圧Ｖｒｅｆ１との比較動作が行われ、比較結果に応
じて第１スイッチ手段Ｓ１はオンまたはオフにスイッチ
ングされる。
【００２４】また、スイッチ制御信号ＳＳ２は第２比較
回路ＯＰ２の第２正入力端子に印加される。第２比較回
路ＯＰ２は、第１正入力端子のほかに、基準電圧Ｖｒｅ
ｆ２が印加される第２正入力端子、電源電圧＋Ｖｃが印
加される第３正入力端子及び発振器ＯＳＣからの三角波
信号が印加される負入力端子を有する。第２比較回路Ｏ
Ｐ２においても、第１比較回路ＯＰ１と同様、入力レベ
ルの高い正入力端子が優先される。スイッチ制御信号Ｓ
Ｓ２は「Ｈ」レベルなので、第１正入力端子が優先さ
れ、その結果第２比較回路ＯＰ２からは「Ｌ」レベルの
出力信号が発生し、第２スイッチ手段Ｓ２はオフされ
る。よって、第２スイッチ手段Ｓ２はないものと見なさ
れ、電源電圧回路７は降圧チョッパー回路を構成する。
回路ＯＰ２の第２正入力端子に印加される。第２比較回
路ＯＰ２は、第１正入力端子のほかに、基準電圧Ｖｒｅ
ｆ２が印加される第２正入力端子、電源電圧＋Ｖｃが印
加される第３正入力端子及び発振器ＯＳＣからの三角波
信号が印加される負入力端子を有する。第２比較回路Ｏ
Ｐ２においても、第１比較回路ＯＰ１と同様、入力レベ
ルの高い正入力端子が優先される。スイッチ制御信号Ｓ
Ｓ２は「Ｈ」レベルなので、第１正入力端子が優先さ
れ、その結果第２比較回路ＯＰ２からは「Ｌ」レベルの
出力信号が発生し、第２スイッチ手段Ｓ２はオフされ
る。よって、第２スイッチ手段Ｓ２はないものと見なさ
れ、電源電圧回路７は降圧チョッパー回路を構成する。
【００２５】降圧チョッパー回路となる電源電圧回路７
において、第１比較回路ＯＰ１の出力信号により第１ス
イッチ手段Ｓ１がオンオフ制御され、コンデンサーＣが
充放電される。降圧チョッパー回路は定電圧Ｖｂを降圧
させるものであり、その基本動作は、第１スイッチ手段
Ｓ１がオンオフ制御されることにより、図３（イ）の実
線の如く第１ダイオードＤ１のカソード電圧が電圧Ｖｂ
と略０Ｖとが交互に切り換えられ、前記カソード電圧が
コンデンサーＣで平滑されることにより降圧チョッパー
回路の出力電圧が発生する。降圧チョッパー回路は、第
１スイッチ手段Ｓ１のオンオフのデューティー比が５０
％の場合図３（イ）の点線のようにＶｂ／２の電圧を発
生する。また、デューティー比が５０％でない場合はデ
ューティー比に応じた平均電圧が降圧チョッパー回路か
ら発生し、オン期間が長ければ出力電圧ＶｃＬは図３
（イ）の点線のように電圧Ｖｂ／２より高くなり、オフ
期間が長ければ出力電圧ＶｃＬは逆に電圧Ｖｂ／２より
低くなる。
において、第１比較回路ＯＰ１の出力信号により第１ス
イッチ手段Ｓ１がオンオフ制御され、コンデンサーＣが
充放電される。降圧チョッパー回路は定電圧Ｖｂを降圧
させるものであり、その基本動作は、第１スイッチ手段
Ｓ１がオンオフ制御されることにより、図３（イ）の実
線の如く第１ダイオードＤ１のカソード電圧が電圧Ｖｂ
と略０Ｖとが交互に切り換えられ、前記カソード電圧が
コンデンサーＣで平滑されることにより降圧チョッパー
回路の出力電圧が発生する。降圧チョッパー回路は、第
１スイッチ手段Ｓ１のオンオフのデューティー比が５０
％の場合図３（イ）の点線のようにＶｂ／２の電圧を発
生する。また、デューティー比が５０％でない場合はデ
ューティー比に応じた平均電圧が降圧チョッパー回路か
ら発生し、オン期間が長ければ出力電圧ＶｃＬは図３
（イ）の点線のように電圧Ｖｂ／２より高くなり、オフ
期間が長ければ出力電圧ＶｃＬは逆に電圧Ｖｂ／２より
低くなる。
【００２６】第１比較回路ＯＰ１において、降圧チョッ
パー回路の出力電圧ＶｃＬが基準電圧Ｖｒｅｆ１より高
いと「Ｌ」レベルの出力信号が発生し、第１スイッチ手
段Ｓ１がオフする。その為、コンデンサーＣが放電さ
れ、コンデンサーＣの端子電圧ＶｃＬは低下する。ま
た、電圧ＶｃＬが基準電圧Ｖｒｅｆ１より低いと「Ｈ」
レベルの出力信号が発生し、第１スイッチ手段Ｓ１がオ
フし、コンデンサーＣが充電されるので、出力電圧Ｖｃ
Ｌは高くなる。上記のような負帰還により、降圧電圧Ｖ
ｃＬは基準電圧Ｖｒｅｆ１に等しくなろうとするので、
電源電圧回路７の出力電圧Ｖｃは降圧チョッパー回路の
出力電圧ＶｃＬになる。よって、出力増幅器５の出力レ
ベルに対して電源電圧ＶｃＬは、図２のように電源電圧
回路７の電源電圧うち最も小さい電圧が発生する。
パー回路の出力電圧ＶｃＬが基準電圧Ｖｒｅｆ１より高
いと「Ｌ」レベルの出力信号が発生し、第１スイッチ手
段Ｓ１がオフする。その為、コンデンサーＣが放電さ
れ、コンデンサーＣの端子電圧ＶｃＬは低下する。ま
た、電圧ＶｃＬが基準電圧Ｖｒｅｆ１より低いと「Ｈ」
レベルの出力信号が発生し、第１スイッチ手段Ｓ１がオ
フし、コンデンサーＣが充電されるので、出力電圧Ｖｃ
Ｌは高くなる。上記のような負帰還により、降圧電圧Ｖ
ｃＬは基準電圧Ｖｒｅｆ１に等しくなろうとするので、
電源電圧回路７の出力電圧Ｖｃは降圧チョッパー回路の
出力電圧ＶｃＬになる。よって、出力増幅器５の出力レ
ベルに対して電源電圧ＶｃＬは、図２のように電源電圧
回路７の電源電圧うち最も小さい電圧が発生する。
【００２７】また、出力増幅器５の出力レベルが中レベ
ルのとき、制御回路１０は「Ｈ」レベルのスイッチ制御
信号ＳＳ１及び「Ｈ」レベルのスイッチ制御信号ＳＳ２
を出力する。
ルのとき、制御回路１０は「Ｈ」レベルのスイッチ制御
信号ＳＳ１及び「Ｈ」レベルのスイッチ制御信号ＳＳ２
を出力する。
【００２８】第１比較回路ＯＰ１において「Ｈ」レベル
のスイッチ制御信号ＳＳ１が優先され、これにより第１
比較回路ＯＰ１は常に「Ｈ」レベルの出力信号を発生す
る。その為、第１スイッチ手段Ｓ１はオンとなり、バッ
テリー電圧Ｖｂをそのまま導通させる。また、第２比較
回路ＯＰ２には「Ｈ」レベルのスイッチ制御信号ＳＳ２
が印加されるので、第２比較回路ＯＰ２の出力によって
第２スイッチ手段Ｓ２はオフとなる。よって、電源電圧
回路７はバッテリー電圧Ｖｂを加工せずに、そのまま出
力する。出力増幅器５の出力レベルが中レベルの場合の
電源電圧回路７の出力電圧は図２のように真ん中の電圧
ＶｃＭ（＝Ｖｂ）となる。
のスイッチ制御信号ＳＳ１が優先され、これにより第１
比較回路ＯＰ１は常に「Ｈ」レベルの出力信号を発生す
る。その為、第１スイッチ手段Ｓ１はオンとなり、バッ
テリー電圧Ｖｂをそのまま導通させる。また、第２比較
回路ＯＰ２には「Ｈ」レベルのスイッチ制御信号ＳＳ２
が印加されるので、第２比較回路ＯＰ２の出力によって
第２スイッチ手段Ｓ２はオフとなる。よって、電源電圧
回路７はバッテリー電圧Ｖｂを加工せずに、そのまま出
力する。出力増幅器５の出力レベルが中レベルの場合の
電源電圧回路７の出力電圧は図２のように真ん中の電圧
ＶｃＭ（＝Ｖｂ）となる。
【００２９】さらに、出力増幅器５の出力レベルが大き
くなると、制御回路１０は「Ｈ」レベルのスイッチ制御
信号ＳＳ１及び「Ｌ」レベルのスイッチ制御信号ＳＳ２
を出力する。
くなると、制御回路１０は「Ｈ」レベルのスイッチ制御
信号ＳＳ１及び「Ｌ」レベルのスイッチ制御信号ＳＳ２
を出力する。
【００３０】「Ｈ」レベルのスイッチ制御信号ＳＳ１に
より、第１比較回路ＯＰ１は「Ｈ」レベルの出力信号を
発生する。その為、第１スイッチ手段Ｓ１はオンとな
り、バッテリー電圧Ｖｂをそのまま導通させる。
より、第１比較回路ＯＰ１は「Ｈ」レベルの出力信号を
発生する。その為、第１スイッチ手段Ｓ１はオンとな
り、バッテリー電圧Ｖｂをそのまま導通させる。
【００３１】一方、第２比較回路ＯＰ２では、第１正入
力端子の入力レベルが「Ｌ」レベルになるので、第２比
較回路ＯＰ２は、発振器ＯＳＣからの三角波信号と、基
準電圧Ｖｒｅｆ２及び電源電圧回路Ｖｃとの比較動作を
行うようになる。これにより、電源電圧回路７は昇圧チ
ョッパー回路として動作開始する。
力端子の入力レベルが「Ｌ」レベルになるので、第２比
較回路ＯＰ２は、発振器ＯＳＣからの三角波信号と、基
準電圧Ｖｒｅｆ２及び電源電圧回路Ｖｃとの比較動作を
行うようになる。これにより、電源電圧回路７は昇圧チ
ョッパー回路として動作開始する。
【００３２】昇圧チョッパー回路となる電源電圧回路に
おいて、第２比較回路ＯＰ２の基準電圧Ｖｒｅｆ２はバ
ッテリー電圧Ｖｂよりも高い電圧に設定される。出力電
圧Ｖｃが第２比較回路ＯＰ２の基準電圧Ｖｒｅｆ２より
低くなると、第２比較回路ＯＰ２の出力信号は「Ｌ」レ
ベルになり、第２スイッチＳ２がオフする。その為、コ
イルＬに蓄えられていたエネルギーがコンデンサーＣに
充電され、コンデンサーＣの端子電圧Ｖｃが図３（ロ）
の実線のように上昇する。そして、出力電圧Ｖｃが基準
電圧Ｖｒｅｆ２より高くなると、第２比較回路ＯＰ２の
出力信号は「Ｈ」レベルになり、第２スイッチＳ２はオ
ンし、コイルＬ及びダイオードＤ２の接続点は０Ｖにな
る。その為、コンデンサーＣは放電されて、その端子電
圧Ｖｃは図３（ロ）のように低くなると共に、コイルＬ
にはエネルギーが蓄えられる。このように、昇圧チョッ
パー回路では、出力電圧Ｖｃが基準電圧Ｖｒｅｆ２に等
しくなるように動作するので、電源電圧回路７の出力電
圧Ｖｃはバッテリー６からの電圧Ｖｂよりも高い電圧Ｖ
ｃＨが得られる。
おいて、第２比較回路ＯＰ２の基準電圧Ｖｒｅｆ２はバ
ッテリー電圧Ｖｂよりも高い電圧に設定される。出力電
圧Ｖｃが第２比較回路ＯＰ２の基準電圧Ｖｒｅｆ２より
低くなると、第２比較回路ＯＰ２の出力信号は「Ｌ」レ
ベルになり、第２スイッチＳ２がオフする。その為、コ
イルＬに蓄えられていたエネルギーがコンデンサーＣに
充電され、コンデンサーＣの端子電圧Ｖｃが図３（ロ）
の実線のように上昇する。そして、出力電圧Ｖｃが基準
電圧Ｖｒｅｆ２より高くなると、第２比較回路ＯＰ２の
出力信号は「Ｈ」レベルになり、第２スイッチＳ２はオ
ンし、コイルＬ及びダイオードＤ２の接続点は０Ｖにな
る。その為、コンデンサーＣは放電されて、その端子電
圧Ｖｃは図３（ロ）のように低くなると共に、コイルＬ
にはエネルギーが蓄えられる。このように、昇圧チョッ
パー回路では、出力電圧Ｖｃが基準電圧Ｖｒｅｆ２に等
しくなるように動作するので、電源電圧回路７の出力電
圧Ｖｃはバッテリー６からの電圧Ｖｂよりも高い電圧Ｖ
ｃＨが得られる。
【００３３】さらに、第２比較回路ＯＰ２には三角波発
振信号が印加される。電源電圧回路７の出力電圧Ｖｃが
基準電圧Ｖｒｅｆ２より高い場合、基準電圧Ｖｒｅｆ２
が優先され、三角波信号と基準電圧Ｖｒｅｆ２とが比較
される。その比較結果に応じて、第２スイッチ手段Ｓ２
がオン／オフ制御され、それにより昇圧電圧ＶｃＨが得
られる。
振信号が印加される。電源電圧回路７の出力電圧Ｖｃが
基準電圧Ｖｒｅｆ２より高い場合、基準電圧Ｖｒｅｆ２
が優先され、三角波信号と基準電圧Ｖｒｅｆ２とが比較
される。その比較結果に応じて、第２スイッチ手段Ｓ２
がオン／オフ制御され、それにより昇圧電圧ＶｃＨが得
られる。
【００３４】また、出力電圧Ｖｃが基準電圧Ｖｒｅｆ２
より低いと、出力電圧Ｖｃが優先され、出力電圧Ｖｃと
三角波信号との比較結果に応じて第２スイッチ手段Ｓ２
がオン／オフ制御される。この場合、基準電圧Ｖｒｅｆ
２と三角波信号との比較の場合よりも、オン期間が長く
なるので、昇圧電圧ＶｃＨが低下すると昇圧電圧を素早
く上昇させることができる。よって、昇圧チョッパー回
路の出力電圧の著しい低下を防止することができる。
より低いと、出力電圧Ｖｃが優先され、出力電圧Ｖｃと
三角波信号との比較結果に応じて第２スイッチ手段Ｓ２
がオン／オフ制御される。この場合、基準電圧Ｖｒｅｆ
２と三角波信号との比較の場合よりも、オン期間が長く
なるので、昇圧電圧ＶｃＨが低下すると昇圧電圧を素早
く上昇させることができる。よって、昇圧チョッパー回
路の出力電圧の著しい低下を防止することができる。
【００３５】出力増幅器５の出力レベルが大レベルのと
き、図２のように電源電圧回路７の出力電圧ＶｃＨは出
力増幅器５に電源電圧Ｖｃｃとして印加される。
き、図２のように電源電圧回路７の出力電圧ＶｃＨは出
力増幅器５に電源電圧Ｖｃｃとして印加される。
【００３６】以上説明してきたように、出力増幅器５の
電源電圧は図２の如く出力増幅器５の出力レベルに応じ
て切り換わるので、出力増幅器５の出力レベルに適した
電源電圧となり、その結果出力増幅器５での損失電圧を
低減することが可能である。
電源電圧は図２の如く出力増幅器５の出力レベルに応じ
て切り換わるので、出力増幅器５の出力レベルに適した
電源電圧となり、その結果出力増幅器５での損失電圧を
低減することが可能である。
【００３７】尚、図１において、出力増幅器５の一方の
増幅器の出力に応じて、電源電圧回路を制御している
が、これに限らず出力増幅器５の両方の出力信号に基づ
いて電源電圧回路７を制御することも可能であり、この
場合には出力増幅器５の出力信号にクリップが発生する
のを防止できる。
増幅器の出力に応じて、電源電圧回路を制御している
が、これに限らず出力増幅器５の両方の出力信号に基づ
いて電源電圧回路７を制御することも可能であり、この
場合には出力増幅器５の出力信号にクリップが発生する
のを防止できる。
【００３８】図４は、昇圧チョッパー回路の実際の回路
例であり、第２比較回路ＯＰ２は、基準電圧Ｖｒｅｆ２
と、出力電圧Ｖｃを抵抗１１ａ及び１１ｂにより抵抗分
割された分圧電圧ＶｃＨ´と、発振器ＯＳＣからの三角
波信号が印加され、その反転出力信号が第２スイッチ手
段Ｓ２に印加されるように構成される。
例であり、第２比較回路ＯＰ２は、基準電圧Ｖｒｅｆ２
と、出力電圧Ｖｃを抵抗１１ａ及び１１ｂにより抵抗分
割された分圧電圧ＶｃＨ´と、発振器ＯＳＣからの三角
波信号が印加され、その反転出力信号が第２スイッチ手
段Ｓ２に印加されるように構成される。
【００３９】実際の回路では、バッテリー電圧Ｖｂより
も高い基準電圧を作成することは困難である。そこで、
第２基準電圧Ｖｒｅｆ２をバッテリー電圧Ｖｂよりも低
い電圧に設定し、電源電圧回路７の電圧ＶｃｃＨを抵抗
１１ａ及び１１ｂの抵抗分割により、バッテリー電圧Ｖ
ｂよりも低い値に分圧して、第２比較回路ＯＰ２に印加
する。これによれば、バッテリー電圧Ｖｂよりも低い電
圧で昇圧チョッパー回路を動作させることができ、バッ
テリー電圧Ｖｂよりも十分に高い電圧を発生させること
が可能である。また、降圧チョッパー回路でも、電源電
圧ＶｃＬを抵抗分割してから第１比較回路ＯＰ１に印加
させるようにすることも可能である。
も高い基準電圧を作成することは困難である。そこで、
第２基準電圧Ｖｒｅｆ２をバッテリー電圧Ｖｂよりも低
い電圧に設定し、電源電圧回路７の電圧ＶｃｃＨを抵抗
１１ａ及び１１ｂの抵抗分割により、バッテリー電圧Ｖ
ｂよりも低い値に分圧して、第２比較回路ＯＰ２に印加
する。これによれば、バッテリー電圧Ｖｂよりも低い電
圧で昇圧チョッパー回路を動作させることができ、バッ
テリー電圧Ｖｂよりも十分に高い電圧を発生させること
が可能である。また、降圧チョッパー回路でも、電源電
圧ＶｃＬを抵抗分割してから第１比較回路ＯＰ１に印加
させるようにすることも可能である。
【００４０】
【発明の効果】本発明に依れば、出力増幅器の出力レベ
ルによって、電力増幅装置の電源電圧を変更することが
できるので、損失電力を低減することができるととも
に、出力波形のクリップを防止することができる。実用
域では、損失電力が削減できることにより、放熱器の小
型化が図られる。
ルによって、電力増幅装置の電源電圧を変更することが
できるので、損失電力を低減することができるととも
に、出力波形のクリップを防止することができる。実用
域では、損失電力が削減できることにより、放熱器の小
型化が図られる。
【００４１】特に、電源電圧回路を制御することによっ
て、昇圧チョッパー回路及び降圧チョッパー回路の両方
を動作させることができ、コイルを共通化させることが
できる。コイルの共通化により、電力増幅装置の小型化
を図れるとともに、コストダウンを図れる。
て、昇圧チョッパー回路及び降圧チョッパー回路の両方
を動作させることができ、コイルを共通化させることが
できる。コイルの共通化により、電力増幅装置の小型化
を図れるとともに、コストダウンを図れる。
【図１】本発明の実施の形態を示す回路図である。
【図２】図１の出力増幅器の出力波形と電源電圧Ｖｃｃ
との関係を示す特性図である。
との関係を示す特性図である。
【図３】図１の電源電圧回路７の動作を説明するための
特性図である。
特性図である。
【図４】昇圧チョッパー回路２の他の回路例を示す回路
図である。
図である。
【図５】従来例を示す回路図である。
５ 出力増幅器 ６ バッテリー ７ 電源電圧回路 ８ ボリューム ９ 可変抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 聡 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5J092 AA02 AA21 AA22 AA41 AA51 CA32 CA36 CA37 CA87 CA92 CA94 FA01 FA14 FA18 GR07 GR08 GR09 HA19 HA26 HA40 KA01 KA04 KA12 KA17 KA32 KA48 KA49 KA51 KA56 KA62 MA11 MA20 MA22 SA05 TA01 TA02 TA06 VL01 VL03 VL08
Claims (6)
- 【請求項１】 少なくとも出力増幅器の電源電圧が可変
となる電力増幅装置において、 コイルを含み、外部電源からの固定電圧を昇圧した第1
電圧を発生する昇圧チョッパー回路と、コイルを含み、
前記固定電圧を降圧した第２電圧を発生する降圧チョッ
パー回路とから成り、前記出力増幅器の出力レベルに応
じて、前記第１電圧または前記第２電圧を切り換えて、
前記出力増幅器の電源電圧として出力する電源電圧回
路、を備え、前記昇圧チョッパー回路及び降圧チョッパ
ーのコイルを共通化したことを特徴とする電力増幅装
置。 - 【請求項２】 前記出力増幅器の出力レベルが大レベル
のとき前記第１電圧を前記出力増幅器に印加させ、 前記出力増幅器の出力レベルの位置が小レベルの時前記
第２電圧を前記出力増幅器に印加させることを特徴とす
る請求項１または２記載の電力増幅装置。 - 【請求項３】 前記出力増幅器の出力レベルが中レベル
のとき、前記電源電圧回路は、外部電源の固定電圧をそ
のまま出力することを特徴とする請求項３記載の電力増
幅装置。 - 【請求項４】 前記電源電圧回路は、 共通化コイルと、前記共通化コイルの一端にカソードが
接続された第１ダイオードと、前記共通化コイルの他端
にアノードが接続された第２ダイオードと、該第２ダイ
オードのカソードに接続されたコンデンサーと、前記共
通化コイルの一端及び前記外部電源の間に接続された第
１スイッチング手段と、前記共通化コイルの他端に一端
が接続された第２スイッチング手段と、ボリュームの位
置に応じて前記第１及び第２スイッチング手段を制御す
る第１及び第２スイッチ制御回路とから成ることを特徴
とする請求項１記載の電力増幅装置。 - 【請求項５】 前記出力増幅器の出力レベルが小レベル
のとき前記第１スイッチ制御回路は前記第１スイッチン
グ手段をスイッチングさせるとともに、前記第２スイッ
チ制御回路は前記第２スイッチング手段をオフさせ、 前記出力増幅器の出力レベルが大レベルのとき前記第１
スイッチング手段をオンさせるとともに、前記第２スイ
ッチング手段をスイッチングさせることを特徴とする請
求項４記載の電力増幅装置。 - 【請求項６】 前記出力増幅器の出力レベルが中レベル
のとき前記第１スイッチング手段をオンさせるととも
に、第２スイッチング手段をオフさせることを特徴とす
る請求項５記載の電力増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34050898A JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34050898A JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165151A true JP2000165151A (ja) | 2000-06-16 |
| JP3604930B2 JP3604930B2 (ja) | 2004-12-22 |
Family
ID=18337653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34050898A Expired - Fee Related JP3604930B2 (ja) | 1998-11-30 | 1998-11-30 | 電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604930B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019759A (ko) * | 2002-08-29 | 2004-03-06 | 삼성테크윈 주식회사 | 가변 전압을 출력하는 휴대용 이차전지 팩 |
| JP2006320077A (ja) * | 2005-05-11 | 2006-11-24 | Nec Engineering Ltd | Ｕｓｂ機器給電回路 |
| JP2012147312A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 半導体集積回路、増幅器および光モジュール |
| US8536941B2 (en) | 2010-12-21 | 2013-09-17 | Fujitsu Limited | Amplifying device and method involving envelope signal |
-
1998
- 1998-11-30 JP JP34050898A patent/JP3604930B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019759A (ko) * | 2002-08-29 | 2004-03-06 | 삼성테크윈 주식회사 | 가변 전압을 출력하는 휴대용 이차전지 팩 |
| JP2006320077A (ja) * | 2005-05-11 | 2006-11-24 | Nec Engineering Ltd | Ｕｓｂ機器給電回路 |
| US8536941B2 (en) | 2010-12-21 | 2013-09-17 | Fujitsu Limited | Amplifying device and method involving envelope signal |
| JP2012147312A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 半導体集積回路、増幅器および光モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604930B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100675A (en) | Switching regulator capable of increasing regulator efficiency under light load | |
| US8823343B2 (en) | Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit | |
| CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
| US20110109398A1 (en) | Fixed-frequency control circuit and method for pulse width modulation | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| WO2004047287A1 (ja) | 電力増幅装置 | |
| JP2005192323A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003009515A (ja) | 電源システム | |
| US6917189B2 (en) | Electric power supply unit having improved output voltage response | |
| WO1999008370A1 (en) | A buck boost switching regulator | |
| JP2000162234A (ja) | 圧電センサ回路 | |
| JP2002078326A (ja) | Ｄｃ−ｄｃコンバータ用ｐｗｍ制御回路 | |
| JP3604930B2 (ja) | 電力増幅装置 | |
| US20060071697A1 (en) | Pwm generator | |
| US6509708B2 (en) | Motor driving circuit using a PWM input signal | |
| JP2008011585A (ja) | スイッチングレギュレータ | |
| JP2000165150A (ja) | 電力増幅装置 | |
| JPH0443706A (ja) | パルス幅変調増幅器 | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JP3397630B2 (ja) | チャージポンプ回路 | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JPH11355052A (ja) | 電力増幅装置 | |
| JP3717669B2 (ja) | 増幅回路 | |
| JP3913364B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |