JP3397630B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP3397630B2 JP3397630B2 JP11071497A JP11071497A JP3397630B2 JP 3397630 B2 JP3397630 B2 JP 3397630B2 JP 11071497 A JP11071497 A JP 11071497A JP 11071497 A JP11071497 A JP 11071497A JP 3397630 B2 JP3397630 B2 JP 3397630B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- charge pump
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、供給された電源電
圧よりも高い電圧を発生するチャージポンプ回路に関す
る。
圧よりも高い電圧を発生するチャージポンプ回路に関す
る。
【０００２】
【従来の技術】電源電圧よりも高い電圧を必要とする場
合に、チャージポンプ回路が用いられる。図８に、従来
のチャージポンプ回路の構成を示す。このチャージポン
プ回路は、クロック生成回路１０１と出力部１０２とを
有し、出力部１０２から出力されるチャージポンプ出力
電圧Ｖout は負荷１４に与えられる。
合に、チャージポンプ回路が用いられる。図８に、従来
のチャージポンプ回路の構成を示す。このチャージポン
プ回路は、クロック生成回路１０１と出力部１０２とを
有し、出力部１０２から出力されるチャージポンプ出力
電圧Ｖout は負荷１４に与えられる。
【０００３】クロック生成回路１０１は、比較器Ｃｏｍ
ｐ１及びＣｏｍｐ２、ＮＡＮＤ回路ＮＡ１及びＮＡ２、
ダイオードＤ１１及びＤ１２、容量Ｃ１を有している。
比較器Ｃｏｍｐ１の非反転入力端子は、ダイオードＤ１
１等の基準電圧発生手段が発生した基準電圧Ｖref １を
入力され、反転入力端子は、ＮＡＮＤ回路ＮＡ２の出力
端子と接地端子との間に直列に接続された抵抗Ｒ１及び
容量Ｃ１の接続ノードＮＤ１に接続されている。比較器
Ｃｏｍｐ２の非反転入力端子はノードＮＤ１に接続さ
れ、反転入力端子は、ダイオードＤ１２等の基準電圧発
生手段が発生した基準電圧Ｖref ２を入力される。
ｐ１及びＣｏｍｐ２、ＮＡＮＤ回路ＮＡ１及びＮＡ２、
ダイオードＤ１１及びＤ１２、容量Ｃ１を有している。
比較器Ｃｏｍｐ１の非反転入力端子は、ダイオードＤ１
１等の基準電圧発生手段が発生した基準電圧Ｖref １を
入力され、反転入力端子は、ＮＡＮＤ回路ＮＡ２の出力
端子と接地端子との間に直列に接続された抵抗Ｒ１及び
容量Ｃ１の接続ノードＮＤ１に接続されている。比較器
Ｃｏｍｐ２の非反転入力端子はノードＮＤ１に接続さ
れ、反転入力端子は、ダイオードＤ１２等の基準電圧発
生手段が発生した基準電圧Ｖref ２を入力される。
【０００４】ＮＡＮＤ回路ＮＡ１の一方の入力端子は比
較器Ｃｏｍｐ１の出力端子に接続され、他方の入力端子
はＮＡＮＤ回路ＮＡ２の出力端子に接続され、出力端子
はＮＡＮＤ回路ＮＡ２の一方の入力端子に接続されてい
る。ＮＡＮＤ回路ＮＡ２の一方の入力端子は比較器Ｃｏ
ｍｐ２の出力端子に接続され、他方の入力端子はＮＡＮ
Ｄ回路ＮＡ１の出力端子に接続され、出力端子はＮＡＮ
Ｄ回路ＮＡ１の一方の入力端子に接続されている。
較器Ｃｏｍｐ１の出力端子に接続され、他方の入力端子
はＮＡＮＤ回路ＮＡ２の出力端子に接続され、出力端子
はＮＡＮＤ回路ＮＡ２の一方の入力端子に接続されてい
る。ＮＡＮＤ回路ＮＡ２の一方の入力端子は比較器Ｃｏ
ｍｐ２の出力端子に接続され、他方の入力端子はＮＡＮ
Ｄ回路ＮＡ１の出力端子に接続され、出力端子はＮＡＮ
Ｄ回路ＮＡ１の一方の入力端子に接続されている。
【０００５】出力部１０２は、インバータＩＶ１、容量
Ｃ２及びＣ３、ダイオードＤ１及びＤ２を有している。
インバータＩＶ１は入力端子をクロック生成回路１０１
の出力端子、即ちＮＡＮＤ回路ＮＡ１の出力端子に接続
されてクロックＣＬＫを入力される。ダイオードＤ１
は、アノードが電源電圧ＶDDよりも高い電源電圧Ｖccを
供給する電源電圧Ｖcc端子に接続され、カソードがノー
ドＮＤ２によりダイオードＤ２のアノードに接続されて
いる。このノードＮＤ２は、容量Ｃ２を介してインバー
タＩＶ１の出力端子に接続されている。ダイオードＤ２
は、カソードが容量Ｃ３を介して接地されており、この
カソードからチャージポンプ出力電圧Ｖout を出力す
る。
Ｃ２及びＣ３、ダイオードＤ１及びＤ２を有している。
インバータＩＶ１は入力端子をクロック生成回路１０１
の出力端子、即ちＮＡＮＤ回路ＮＡ１の出力端子に接続
されてクロックＣＬＫを入力される。ダイオードＤ１
は、アノードが電源電圧ＶDDよりも高い電源電圧Ｖccを
供給する電源電圧Ｖcc端子に接続され、カソードがノー
ドＮＤ２によりダイオードＤ２のアノードに接続されて
いる。このノードＮＤ２は、容量Ｃ２を介してインバー
タＩＶ１の出力端子に接続されている。ダイオードＤ２
は、カソードが容量Ｃ３を介して接地されており、この
カソードからチャージポンプ出力電圧Ｖout を出力す
る。
【０００６】クロック生成回路１０１は、電源電圧ＶDD
と、２つの基準電圧Ｖref と、容量Ｃ１及び抵抗Ｒ１に
よる時定数ＣＲとにより以下の（１）式のように決定さ
れる周波数Ｆを有するクロックＣＬＫを出力する。
と、２つの基準電圧Ｖref と、容量Ｃ１及び抵抗Ｒ１に
よる時定数ＣＲとにより以下の（１）式のように決定さ
れる周波数Ｆを有するクロックＣＬＫを出力する。
【０００７】
Ｆ＝［−ＣＲ×ｌｎ（（Ｖref １−ＶDD）×Ｖref ２／（Ｖref ２−ＶDD）／
Ｖref １）］-1−１ … （１）
このクロックＣＬＫの周波数Ｆは、常に一定値を維持す
る。このクロックＣＬＫが出力部１０２に入力される
と、図９に示されたようにチャージポンプ出力電圧Ｖou
t の電位が上昇して電源電圧Ｖccよりも高くなり、設定
値Ｖｓで一定となる。
る。このクロックＣＬＫが出力部１０２に入力される
と、図９に示されたようにチャージポンプ出力電圧Ｖou
t の電位が上昇して電源電圧Ｖccよりも高くなり、設定
値Ｖｓで一定となる。
【０００８】
【発明が解決しようとする課題】しかし、従来のチャー
ジポンプ回路には次のような問題があった。チャージポ
ンプ回路が動作を開始しチャージポンプ出力電圧Ｖout
が上昇していく間は、クロックＣＬＫの周波数Ｆが高い
ほど出力電圧Ｖout が設定値Ｖｓに到達するまでのチャ
ージアップ時間Ｔ２は短縮される。しかし、上述したよ
うにクロック生成回路１０１が発生するクロックＣＬＫ
の周波数Ｆは常時一定値を維持する。このため、図９に
示されたようにチャージアップ時間Ｔ２を短縮すること
は困難であった。
ジポンプ回路には次のような問題があった。チャージポ
ンプ回路が動作を開始しチャージポンプ出力電圧Ｖout
が上昇していく間は、クロックＣＬＫの周波数Ｆが高い
ほど出力電圧Ｖout が設定値Ｖｓに到達するまでのチャ
ージアップ時間Ｔ２は短縮される。しかし、上述したよ
うにクロック生成回路１０１が発生するクロックＣＬＫ
の周波数Ｆは常時一定値を維持する。このため、図９に
示されたようにチャージアップ時間Ｔ２を短縮すること
は困難であった。
【０００９】さらに、チャージポンプ出力電圧Ｖout が
設定値Ｖｓに到達した後も、クロック生成回路１０１は
クロックＣＬＫを発生し続ける。このため、図１０に示
されたように、出力電圧Ｖout が設定値Ｖｓに到達した
後も、チャージポンプ回路には一定の電流が流れ続け、
消費電力が大きいという問題があった。仮に、チャージ
アップ時間Ｔ２を短縮しようとしてクロックＣＬＫの周
波数Ｆを高く設定すると、この消費電力はさらに増大す
る。
設定値Ｖｓに到達した後も、クロック生成回路１０１は
クロックＣＬＫを発生し続ける。このため、図１０に示
されたように、出力電圧Ｖout が設定値Ｖｓに到達した
後も、チャージポンプ回路には一定の電流が流れ続け、
消費電力が大きいという問題があった。仮に、チャージ
アップ時間Ｔ２を短縮しようとしてクロックＣＬＫの周
波数Ｆを高く設定すると、この消費電力はさらに増大す
る。
【００１０】このように、図８に示された従来のチャー
ジポンプ回路には、出力電圧Ｖoutが設定値Ｖｓに到達
した後も回路動作に変化がないため、チャージアップ時
間の短縮と消費電力の低減とを両立させることができな
いという問題があった。
ジポンプ回路には、出力電圧Ｖoutが設定値Ｖｓに到達
した後も回路動作に変化がないため、チャージアップ時
間の短縮と消費電力の低減とを両立させることができな
いという問題があった。
【００１１】従来の他のチャージポンプ回路には、図１
１に示されたような構成を備えるものもあった。この回
路は、高周波のクロックＣＬＫ１を発生する第１のクロ
ック回路２０１と、低周波のクロックＣＬＫ２を発生す
る第２のクロック回路２０２と、出力部１０２と、第１
のクロック回路２０１及び第２のクロック回路２０２と
出力部１０２との接続を切替えて、クロックＣＬＫ１と
クロックＣＬＫ２のいずれかを選択するクロック切替え
回路２０３とを備える。チャージポンプ回路が動作を開
始し、チャージポンプ出力電圧Ｖout が一定電圧に到達
するまでは高周波ＣＬＫ１を選択してチャージアップ時
間を短縮させ、その後はクロックＣＬＫ２に切替えて消
費電力を低減させる。
１に示されたような構成を備えるものもあった。この回
路は、高周波のクロックＣＬＫ１を発生する第１のクロ
ック回路２０１と、低周波のクロックＣＬＫ２を発生す
る第２のクロック回路２０２と、出力部１０２と、第１
のクロック回路２０１及び第２のクロック回路２０２と
出力部１０２との接続を切替えて、クロックＣＬＫ１と
クロックＣＬＫ２のいずれかを選択するクロック切替え
回路２０３とを備える。チャージポンプ回路が動作を開
始し、チャージポンプ出力電圧Ｖout が一定電圧に到達
するまでは高周波ＣＬＫ１を選択してチャージアップ時
間を短縮させ、その後はクロックＣＬＫ２に切替えて消
費電力を低減させる。
【００１２】しかし、この図１１に示されたチャージポ
ンプ回路でも、出力電圧Ｖout が設定値Ｖｓに到達した
後にクロックが停止することはないので、チャージポン
プ回路は動作を停止せず、消費電力を十分に低減させる
ことができなかった。
ンプ回路でも、出力電圧Ｖout が設定値Ｖｓに到達した
後にクロックが停止することはないので、チャージポン
プ回路は動作を停止せず、消費電力を十分に低減させる
ことができなかった。
【００１３】本発明は上記事情に鑑み、チャージアップ
時間を短縮させるとともに、消費電力を低減させること
が可能なチャージポンプ回路を提供することを目的とす
る。
時間を短縮させるとともに、消費電力を低減させること
が可能なチャージポンプ回路を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明のチャージポンプ
回路は、第１の電源電圧と、チャージポンプ出力電圧と
を与えられ、前記チャージポンプ出力電圧に応じて相対
的な電位差が変化する第１及び第２の基準電圧を発生す
る基準電圧可変回路と、前記第２の電源電圧と、前記第
１及び第２の基準電圧とを与えられ、前記第１及び第２
の基準電圧の相対的な電位差に応じた周波数を有するク
ロックを生成するクロック生成回路と、第１の電源電圧
と前記クロックとを与えられ、前記クロックを用いて前
記第１の電源電圧よりも高い前記チャージポンプ出力電
圧を発生する出力部と、を備え、前記基準電圧可変回路
は、前記チャージポンプ出力電圧が上昇するに従い前記
第１及び第２の基準電圧の相対的な電位差を連続的に拡
大させていき、前記クロック生成回路は、前記第１及び
第２の基準電圧、前記第２の電源電圧と、前記周波数と
の間に対数関数が成立し、前記第１及び第２の基準電圧
の相対的な電位差が拡大するにつれて前記周波数が低下
するように前記クロックを生成することを特徴とする。
ここで、前記第１の基準電圧Ｖref１、前記第２の基準
電圧Ｖref２、前記第２の電源電圧ＶDD、前記周波数Ｆ
との間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立してもよい。
回路は、第１の電源電圧と、チャージポンプ出力電圧と
を与えられ、前記チャージポンプ出力電圧に応じて相対
的な電位差が変化する第１及び第２の基準電圧を発生す
る基準電圧可変回路と、前記第２の電源電圧と、前記第
１及び第２の基準電圧とを与えられ、前記第１及び第２
の基準電圧の相対的な電位差に応じた周波数を有するク
ロックを生成するクロック生成回路と、第１の電源電圧
と前記クロックとを与えられ、前記クロックを用いて前
記第１の電源電圧よりも高い前記チャージポンプ出力電
圧を発生する出力部と、を備え、前記基準電圧可変回路
は、前記チャージポンプ出力電圧が上昇するに従い前記
第１及び第２の基準電圧の相対的な電位差を連続的に拡
大させていき、前記クロック生成回路は、前記第１及び
第２の基準電圧、前記第２の電源電圧と、前記周波数と
の間に対数関数が成立し、前記第１及び第２の基準電圧
の相対的な電位差が拡大するにつれて前記周波数が低下
するように前記クロックを生成することを特徴とする。
ここで、前記第１の基準電圧Ｖref１、前記第２の基準
電圧Ｖref２、前記第２の電源電圧ＶDD、前記周波数Ｆ
との間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立してもよい。
【００１５】前記クロック生成回路は、前記チャージポ
ンプ出力電圧が前記第１及び第２の電源電圧の加算値以
上に到達すると、前記クロックの生成を停止するもので
あってもよい。
ンプ出力電圧が前記第１及び第２の電源電圧の加算値以
上に到達すると、前記クロックの生成を停止するもので
あってもよい。
【００１６】また、前記クロック生成回路は、前記第１
及び第２の基準電圧のうち電圧が高い方が前記第２の電
源電圧以上になると、前記クロックの生成を停止するも
のであってもよい。
及び第２の基準電圧のうち電圧が高い方が前記第２の電
源電圧以上になると、前記クロックの生成を停止するも
のであってもよい。
【００１７】あるいは、本発明のチャージポンプ回路
は、第１の電源電圧と、チャージポンプ出力電圧とを与
えられ、前記チャージポンプ出力電圧に応じて電位が変
化する第１の基準電圧を発生する基準電圧可変回路と、
前記第２の電源電圧を与えられ、この第２の電源電圧と
所定電圧との電位差に応じた周波数を有するクロックを
生成するクロック生成回路と、第１の電源電圧と前記ク
ロックとを与えられ、前記クロックを用いて前記第１の
電源電圧よりも高い前記チャージポンプ出力電圧を発生
する出力部と、を備え、前記基準電圧可変回路は、前記
チャージポンプ出力電圧が上昇するに従い前記第１の基
準電圧と前記所定電圧との相対的な電位差が連続的に拡
大するように前記第１の基準電圧を変化させていき、前
記クロック生成回路は、前記第１及び第２の基準電圧、
前記第２の電源電圧と、前記周波数との間に対数関数が
成立し、前記第１及び第２の基準電圧の相対的な電位差
が拡大するにつれて前記周波数が低下するように前記ク
ロックを生成することを特徴とする。ここで、前記第１
の基準電圧Ｖref１、前記所定電圧Ｖref２、前記第２の
電源電圧ＶDD、前記周波数Ｆとの間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立してもよい。また前記クロック生成回路
は、前記チャージポンプ出力電圧が前記第１及び第２の
電源電圧の加算値以上に到達すると、前記クロックの生
成を停止するものであってもよい。
は、第１の電源電圧と、チャージポンプ出力電圧とを与
えられ、前記チャージポンプ出力電圧に応じて電位が変
化する第１の基準電圧を発生する基準電圧可変回路と、
前記第２の電源電圧を与えられ、この第２の電源電圧と
所定電圧との電位差に応じた周波数を有するクロックを
生成するクロック生成回路と、第１の電源電圧と前記ク
ロックとを与えられ、前記クロックを用いて前記第１の
電源電圧よりも高い前記チャージポンプ出力電圧を発生
する出力部と、を備え、前記基準電圧可変回路は、前記
チャージポンプ出力電圧が上昇するに従い前記第１の基
準電圧と前記所定電圧との相対的な電位差が連続的に拡
大するように前記第１の基準電圧を変化させていき、前
記クロック生成回路は、前記第１及び第２の基準電圧、
前記第２の電源電圧と、前記周波数との間に対数関数が
成立し、前記第１及び第２の基準電圧の相対的な電位差
が拡大するにつれて前記周波数が低下するように前記ク
ロックを生成することを特徴とする。ここで、前記第１
の基準電圧Ｖref１、前記所定電圧Ｖref２、前記第２の
電源電圧ＶDD、前記周波数Ｆとの間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立してもよい。また前記クロック生成回路
は、前記チャージポンプ出力電圧が前記第１及び第２の
電源電圧の加算値以上に到達すると、前記クロックの生
成を停止するものであってもよい。
【００１８】あるいはまた、前記クロック生成回路は、
前記第１の基準電圧が前記第２の電源電圧以上になる
と、前記クロックの生成を停止するものであってもよ
い。
前記第１の基準電圧が前記第２の電源電圧以上になる
と、前記クロックの生成を停止するものであってもよ
い。
【００１９】この場合に、前記基準電圧可変回路は、非
反転入力端子が第１の抵抗を介して接地され、前記非反
転入力端子が第２の抵抗を介して前記出力部の出力端子
に接続され、さらに前記非反転入力端子が第２の抵抗と
略同一の抵抗値を持つ第３の抵抗を介して前記第２の電
源電圧を供給する第２の電源電圧端子に接続されてお
り、反転入力端子が前記第１の抵抗と略同一の抵抗値を
持つ第４の抵抗を介して出力端子に接続され、前記反転
入力端子が前記第２の抵抗と略同一の抵抗値を持つ第５
の抵抗を介して前記第１の電源電圧を供給する第１の電
源電圧端子に接続され、さらに前記反転入力端子が前記
第２の抵抗と略同一の抵抗値を持つ第６の抵抗を介して
接地され、前記出力端子から前記第１の基準電圧を発生
する加減算増幅器を有し、前記クロック生成回路は、非
反転入力端子に前記第１の基準電圧を入力され、反転入
力端子が第７の抵抗を介して第２のＮＡＮＤ回路の出力
端子に接続されると共に第１の容量を介して接地された
第１の比較器と、非反転入力端子が前記第１の比較器の
前記反転入力端子に接続され、反転入力端子に前記第２
の基準電圧を入力される第２の比較器と、一方の入力端
子が前記第１の比較器の出力端子に接続され、他方の入
力端子が前記第２のＮＡＮＤ回路の出力端子に接続さ
れ、出力端子から前記クロックを出力し、前記第２の電
源電圧を供給されて動作する第１のＮＡＮＤ回路と、一
方の入力端子が前記第１のＮＡＮＤ回路の出力端子に接
続され、他方の入力端子が前記第２の比較器の出力端子
に接続され、前記第２の電源電圧を供給されて動作する
第２のＮＡＮＤ回路とを有し、前記出力部は、入力端子
が前記第１のＮＡＮＤ回路の出力端子に接続されたイン
バータと、アノードが前記第１の電源電圧端子に接続さ
れ、カソードが第２の容量を介して前記インバータの出
力端子に接続された第１のダイオードと、アノードが前
記第１のダイオードのカソードに接続され、カソードが
第３の容量を介して接地され、このカソードから前記チ
ャージポンプ出力電圧を出力する第２のダイオードとを
有するものであってもよい。
反転入力端子が第１の抵抗を介して接地され、前記非反
転入力端子が第２の抵抗を介して前記出力部の出力端子
に接続され、さらに前記非反転入力端子が第２の抵抗と
略同一の抵抗値を持つ第３の抵抗を介して前記第２の電
源電圧を供給する第２の電源電圧端子に接続されてお
り、反転入力端子が前記第１の抵抗と略同一の抵抗値を
持つ第４の抵抗を介して出力端子に接続され、前記反転
入力端子が前記第２の抵抗と略同一の抵抗値を持つ第５
の抵抗を介して前記第１の電源電圧を供給する第１の電
源電圧端子に接続され、さらに前記反転入力端子が前記
第２の抵抗と略同一の抵抗値を持つ第６の抵抗を介して
接地され、前記出力端子から前記第１の基準電圧を発生
する加減算増幅器を有し、前記クロック生成回路は、非
反転入力端子に前記第１の基準電圧を入力され、反転入
力端子が第７の抵抗を介して第２のＮＡＮＤ回路の出力
端子に接続されると共に第１の容量を介して接地された
第１の比較器と、非反転入力端子が前記第１の比較器の
前記反転入力端子に接続され、反転入力端子に前記第２
の基準電圧を入力される第２の比較器と、一方の入力端
子が前記第１の比較器の出力端子に接続され、他方の入
力端子が前記第２のＮＡＮＤ回路の出力端子に接続さ
れ、出力端子から前記クロックを出力し、前記第２の電
源電圧を供給されて動作する第１のＮＡＮＤ回路と、一
方の入力端子が前記第１のＮＡＮＤ回路の出力端子に接
続され、他方の入力端子が前記第２の比較器の出力端子
に接続され、前記第２の電源電圧を供給されて動作する
第２のＮＡＮＤ回路とを有し、前記出力部は、入力端子
が前記第１のＮＡＮＤ回路の出力端子に接続されたイン
バータと、アノードが前記第１の電源電圧端子に接続さ
れ、カソードが第２の容量を介して前記インバータの出
力端子に接続された第１のダイオードと、アノードが前
記第１のダイオードのカソードに接続され、カソードが
第３の容量を介して接地され、このカソードから前記チ
ャージポンプ出力電圧を出力する第２のダイオードとを
有するものであってもよい。
【００２０】
【発明の実施の形態】以下に、本発明の一実施の形態に
ついて図面を参照して説明する。
ついて図面を参照して説明する。
【００２１】図１に、本発明の第１の実施の形態による
チャージポンプ回路の構成を示す。本実施の形態は、基
準電圧可変回路１１、クロック生成回路１２、及び出力
部１３を備えている。基準電圧可変回路１１は、電源電
圧Ｖccを供給され、出力部１３が発生したチャージポン
プ出力電圧Ｖout を帰還されて、基準電圧Ｖref １及び
Ｖref ２を生成する。この二つの基準電圧Ｖref １及び
Ｖref ２は、出力電圧Ｖout が低いときはその相対的な
電位差が小さく、出力電圧Ｖout が上昇していくにつれ
て相対的電位差が連続的に拡大していくように、出力電
圧Ｖout に応じた値を有する。
チャージポンプ回路の構成を示す。本実施の形態は、基
準電圧可変回路１１、クロック生成回路１２、及び出力
部１３を備えている。基準電圧可変回路１１は、電源電
圧Ｖccを供給され、出力部１３が発生したチャージポン
プ出力電圧Ｖout を帰還されて、基準電圧Ｖref １及び
Ｖref ２を生成する。この二つの基準電圧Ｖref １及び
Ｖref ２は、出力電圧Ｖout が低いときはその相対的な
電位差が小さく、出力電圧Ｖout が上昇していくにつれ
て相対的電位差が連続的に拡大していくように、出力電
圧Ｖout に応じた値を有する。
【００２２】このような基準電圧Ｖref １及びＶref ２
がクロック生成回路１２に与えられると、上記（１）式
に示されるように、電源電圧ＶDDと、内蔵する容量及び
抵抗による時定数ＣＲと、基準電圧Ｖref １及びＶref
２とで決定される周波数Ｆを有するクロックＣＬＫを発
生する。基準電圧Ｖref １及びＶref ２が、上述したよ
うに出力電圧Ｖout の上昇につれて相対的電位差が拡大
していくように変化すると、クロックＣＬＫの周波数Ｆ
は低下していく。
がクロック生成回路１２に与えられると、上記（１）式
に示されるように、電源電圧ＶDDと、内蔵する容量及び
抵抗による時定数ＣＲと、基準電圧Ｖref １及びＶref
２とで決定される周波数Ｆを有するクロックＣＬＫを発
生する。基準電圧Ｖref １及びＶref ２が、上述したよ
うに出力電圧Ｖout の上昇につれて相対的電位差が拡大
していくように変化すると、クロックＣＬＫの周波数Ｆ
は低下していく。
【００２３】このように周波数Ｆが変化するクロックＣ
ＬＫが、電源電圧Ｖccを供給されて動作する出力部１３
に入力されると、出力部１３から出力される電圧Ｖout
は、クロックＣＬＫの周波数Ｆが高いときは電位の上昇
速度が速く、周波数Ｆが連続的に低下していくにつれて
上昇速度が遅くなる。
ＬＫが、電源電圧Ｖccを供給されて動作する出力部１３
に入力されると、出力部１３から出力される電圧Ｖout
は、クロックＣＬＫの周波数Ｆが高いときは電位の上昇
速度が速く、周波数Ｆが連続的に低下していくにつれて
上昇速度が遅くなる。
【００２４】そして、出力電圧Ｖout が基準電圧Ｖｓに
到達し、この電圧Ｖout が基準電圧可変回路１１に帰還
されると基準電圧Ｖref １とＶref ２との電位差が所定
値（＝電源電圧ＶDD）に到達する。所定値以上の電位差
を有する基準電圧Ｖref １及びＶref ２がクロック生成
回路１２に入力されると、クロック生成回路１２はクロ
ックの生成を停止する。
到達し、この電圧Ｖout が基準電圧可変回路１１に帰還
されると基準電圧Ｖref １とＶref ２との電位差が所定
値（＝電源電圧ＶDD）に到達する。所定値以上の電位差
を有する基準電圧Ｖref １及びＶref ２がクロック生成
回路１２に入力されると、クロック生成回路１２はクロ
ックの生成を停止する。
【００２５】このように、クロック生成回路１２がクロ
ックＣＬＫを発生するために必要な二つの基準電圧Ｖre
f １及びＶref ２の相対的な電位差が、出力電圧Ｖout
の上昇に従って拡大していく。即ち、チャージポンプ回
路が動作を開始した時点では基準電圧Ｖref １とＶref
２との電位差が最も小さく、クロックＣＬＫの周波数Ｆ
は最も高いので、出力電圧Ｖout は高速に上昇してい
く。この出力電圧Ｖoutが上昇していくにつれて、クロ
ックＣＬＫの周波数Ｆが連続的に低下していき、電圧Ｖ
out の上昇速度は低下する。そして、出力電圧Ｖout が
基準電圧Ｖｓに到達すると、基準電圧Ｖref １とＶref
２との電位差が所定値以上になり、クロック生成回路１
２はクロックの生成を停止し、チャージポンプ回路は動
作を停止する。
ックＣＬＫを発生するために必要な二つの基準電圧Ｖre
f １及びＶref ２の相対的な電位差が、出力電圧Ｖout
の上昇に従って拡大していく。即ち、チャージポンプ回
路が動作を開始した時点では基準電圧Ｖref １とＶref
２との電位差が最も小さく、クロックＣＬＫの周波数Ｆ
は最も高いので、出力電圧Ｖout は高速に上昇してい
く。この出力電圧Ｖoutが上昇していくにつれて、クロ
ックＣＬＫの周波数Ｆが連続的に低下していき、電圧Ｖ
out の上昇速度は低下する。そして、出力電圧Ｖout が
基準電圧Ｖｓに到達すると、基準電圧Ｖref １とＶref
２との電位差が所定値以上になり、クロック生成回路１
２はクロックの生成を停止し、チャージポンプ回路は動
作を停止する。
【００２６】従って、基準電圧Ｖref １とＶref ２との
電位差が固定されていた図８のチャージポンプ回路と比
較し、本実施の形態によれば、出力電圧Ｖout が基準電
圧Ｖｓに到達するまでのチャージアップ時間が短縮さ
れ、かつ消費電力が低減される。図１１に示された２種
類のクロックＣＬＫ１及びＣＬＫ２を用いる従来のチャ
ージポンプ回路と比較しても、本実施の形態ではクロッ
クＣＬＫの周波数Ｆが連続的に変化するためよりチャー
ジアップ時間をより有効に短縮化することが可能である
とともに、出力電圧Ｖout が基準値Ｖｓに到達した後は
回路動作が停止するので、消費電力が大幅に低減され
る。
電位差が固定されていた図８のチャージポンプ回路と比
較し、本実施の形態によれば、出力電圧Ｖout が基準電
圧Ｖｓに到達するまでのチャージアップ時間が短縮さ
れ、かつ消費電力が低減される。図１１に示された２種
類のクロックＣＬＫ１及びＣＬＫ２を用いる従来のチャ
ージポンプ回路と比較しても、本実施の形態ではクロッ
クＣＬＫの周波数Ｆが連続的に変化するためよりチャー
ジアップ時間をより有効に短縮化することが可能である
とともに、出力電圧Ｖout が基準値Ｖｓに到達した後は
回路動作が停止するので、消費電力が大幅に低減され
る。
【００２７】図２に、本発明の第２の実施の形態による
チャージポンプ回路の構成を示す。上記第１の実施の形
態では、２つの基準電圧Ｖref １及びＶref ２の相対的
な電位差が基準電圧可変回路１１により変化する。これ
に対し、本実施の形態では、一方の基準電圧Ｖref ２は
固定値とし、他方の基準電圧Ｖref １のみを出力電圧Ｖ
out に応じて変化させる点で相違する。
チャージポンプ回路の構成を示す。上記第１の実施の形
態では、２つの基準電圧Ｖref １及びＶref ２の相対的
な電位差が基準電圧可変回路１１により変化する。これ
に対し、本実施の形態では、一方の基準電圧Ｖref ２は
固定値とし、他方の基準電圧Ｖref １のみを出力電圧Ｖ
out に応じて変化させる点で相違する。
【００２８】基準電圧可変回路２１は、出力部１３から
出力された出力電圧Ｖout を帰還され、出力電圧Ｖout
の上昇とともに値が増加していく基準電圧Ｖref １を出
力する。クロック生成回路２２は、内蔵する基準電圧Ｖ
ref ２生成回路２２ａにおいて固定された値を持つ基準
電圧Ｖref ２を発生する。そして、クロック生成回路２
２は、内蔵するクロック生成部２２ｂにおいて、この基
準電圧Ｖref ２と、基準電圧可変回路２１が発生した基
準電圧Ｖref １と、電源電圧ＶDDと、時定数ＣＲとで決
定される周波数Ｆを持つクロックＣＬＫを出力する。ク
ロックＣＬＫは出力部１３に与えられ、出力電圧Ｖout
を発生する。
出力された出力電圧Ｖout を帰還され、出力電圧Ｖout
の上昇とともに値が増加していく基準電圧Ｖref １を出
力する。クロック生成回路２２は、内蔵する基準電圧Ｖ
ref ２生成回路２２ａにおいて固定された値を持つ基準
電圧Ｖref ２を発生する。そして、クロック生成回路２
２は、内蔵するクロック生成部２２ｂにおいて、この基
準電圧Ｖref ２と、基準電圧可変回路２１が発生した基
準電圧Ｖref １と、電源電圧ＶDDと、時定数ＣＲとで決
定される周波数Ｆを持つクロックＣＬＫを出力する。ク
ロックＣＬＫは出力部１３に与えられ、出力電圧Ｖout
を発生する。
【００２９】この第２の実施の形態においても、回路動
作を開始した時点では基準電圧Ｖref １とＶref ２との
電位差は最も小さく、クロックＣＬＫの周波数Ｆは最も
高いので出力電圧Ｖout は急速に上昇していく。そし
て、出力電圧Ｖout の上昇とともに基準電圧Ｖref １と
固定値Ｖref １との相対的な電位差が拡大していき、ク
ロックＣＬＫの周波数Ｆは低下していく。出力電圧Ｖou
t が基準値Ｖｓに到達すると，あるいは基準電圧Ｖref
１が電源電圧ＶDDに到達するとクロックＣＬＫが発生さ
れなくなり、回路動作が停止する。従って、本実施の形
態においても上記第１の実施の形態と同様に、チャージ
アップ時間の短縮と消費電力の低減とがともに達成され
る。
作を開始した時点では基準電圧Ｖref １とＶref ２との
電位差は最も小さく、クロックＣＬＫの周波数Ｆは最も
高いので出力電圧Ｖout は急速に上昇していく。そし
て、出力電圧Ｖout の上昇とともに基準電圧Ｖref １と
固定値Ｖref １との相対的な電位差が拡大していき、ク
ロックＣＬＫの周波数Ｆは低下していく。出力電圧Ｖou
t が基準値Ｖｓに到達すると，あるいは基準電圧Ｖref
１が電源電圧ＶDDに到達するとクロックＣＬＫが発生さ
れなくなり、回路動作が停止する。従って、本実施の形
態においても上記第１の実施の形態と同様に、チャージ
アップ時間の短縮と消費電力の低減とがともに達成され
る。
【００３０】本発明の第３の実施の形態によるチャージ
ポンプ回路は、図３に示されるような回路構成を備えて
いる。本実施の形態は、上記第２の実施の形態における
回路構成をより具体化したものに相当する。
ポンプ回路は、図３に示されるような回路構成を備えて
いる。本実施の形態は、上記第２の実施の形態における
回路構成をより具体化したものに相当する。
【００３１】基準電圧可変回路３１は、加減算増幅器Ａ
ｍｐ１と抵抗Ｒ２〜Ｒ７を有する。ここで、抵抗Ｒ２〜
Ｒ５は略同一で、抵抗Ｒ６とＲ７は略同一とする。加減
算増幅器Ａｍｐ１の非反転入力端子は、抵抗Ｒ６を介し
て接地され、また抵抗Ｒ２を介して出力部３３の出力端
子に接続され、さらに抵抗Ｒ３を介して電源電圧ＶDD端
子に接続されている。反転入力端子は、抵抗Ｒ５を介し
て接地され、また抵抗Ｒ７を介して基準電圧Ｖref １を
発生する出力端子に接続され、さらに抵抗Ｒ４を介して
電源電圧Ｖcc端子に接続されている。
ｍｐ１と抵抗Ｒ２〜Ｒ７を有する。ここで、抵抗Ｒ２〜
Ｒ５は略同一で、抵抗Ｒ６とＲ７は略同一とする。加減
算増幅器Ａｍｐ１の非反転入力端子は、抵抗Ｒ６を介し
て接地され、また抵抗Ｒ２を介して出力部３３の出力端
子に接続され、さらに抵抗Ｒ３を介して電源電圧ＶDD端
子に接続されている。反転入力端子は、抵抗Ｒ５を介し
て接地され、また抵抗Ｒ７を介して基準電圧Ｖref １を
発生する出力端子に接続され、さらに抵抗Ｒ４を介して
電源電圧Ｖcc端子に接続されている。
【００３２】この場合に、基準電圧Ｖref １は以下の
（２）式のように表される。
（２）式のように表される。
【００３３】
Ｖref １＝−Ｒ６・［Ｖcc＋Ｖss−（Ｖout ＋ＶDD）］／Ｒ２ … （２）
この（２）式に、抵抗Ｒ２＝１００キロオーム、抵抗Ｒ
６＝５０キロオーム、Ｖss＝０Ｖを代入すると、以下の
（３）式のようである。
６＝５０キロオーム、Ｖss＝０Ｖを代入すると、以下の
（３）式のようである。
【００３４】
Ｖref １＝（Ｖout −Ｖcc＋ＶDD）／２ … （３）
この（３）式からも明らかなように、基準電圧Ｖref １
の値は出力電圧Ｖoutの上昇とともに増大していく。
の値は出力電圧Ｖoutの上昇とともに増大していく。
【００３５】クロック生成回路３２は、図８に示された
チャージポンプ回路におけるクロック生成回路１０１と
比較し、比較器Ｃｏｍｐ１の非反転入力端子に入力する
基準電圧Ｖref １が固定された値ではなく、出力電圧Ｖ
out により変化する値を持つ点で相違する。他の図８に
示された要素と同一のものには同一の番号を付して説明
を省略する。
チャージポンプ回路におけるクロック生成回路１０１と
比較し、比較器Ｃｏｍｐ１の非反転入力端子に入力する
基準電圧Ｖref １が固定された値ではなく、出力電圧Ｖ
out により変化する値を持つ点で相違する。他の図８に
示された要素と同一のものには同一の番号を付して説明
を省略する。
【００３６】クロック生成回路３２において発生するク
ロックＣＬＫの周波数Ｆと基準電圧Ｖref １及びＶref
２との間には、図４に示されるような関係が成立する。
比較器Ｃomp １の反転入力端子と比較器Ｃomp ２の非反
転入力端子が接続されたノードＮＤ１の電位は、時点ｔ
１より基準電圧Ｖref １のレベルから上昇していき、時
点ｔ２において基準電圧Ｖref ２に達すると下降し、時
点ｔ３において基準電圧Ｖref １まで降下し、時点ｔ３
から再び上昇していく。このようなサイクルを繰り返す
ことで、時点ｔ１から時点ｔ３までを１周期とするクロ
ックＣＬＫが発生される。よって、基準電圧Ｖref １と
Ｖref ２との電位差が小さいときはクロックＣＬＫの周
波数Ｆは高く、電位差が拡大していくにつれて周波数Ｆ
が低下していく。
ロックＣＬＫの周波数Ｆと基準電圧Ｖref １及びＶref
２との間には、図４に示されるような関係が成立する。
比較器Ｃomp １の反転入力端子と比較器Ｃomp ２の非反
転入力端子が接続されたノードＮＤ１の電位は、時点ｔ
１より基準電圧Ｖref １のレベルから上昇していき、時
点ｔ２において基準電圧Ｖref ２に達すると下降し、時
点ｔ３において基準電圧Ｖref １まで降下し、時点ｔ３
から再び上昇していく。このようなサイクルを繰り返す
ことで、時点ｔ１から時点ｔ３までを１周期とするクロ
ックＣＬＫが発生される。よって、基準電圧Ｖref １と
Ｖref ２との電位差が小さいときはクロックＣＬＫの周
波数Ｆは高く、電位差が拡大していくにつれて周波数Ｆ
が低下していく。
【００３７】上記（３）式に示されるように、電源Ｖcc
及びＶDDが投入された直後では、チャージポンプ回路は
動作を開始しておらず、このときのチャージポンプ出力
電圧Ｖout は、電源電圧Ｖcc−２ＶF となる。ここで、
ＶF は一つのダイオードＤ１又はＤ２のそれぞれの閾値
であるとする。
及びＶDDが投入された直後では、チャージポンプ回路は
動作を開始しておらず、このときのチャージポンプ出力
電圧Ｖout は、電源電圧Ｖcc−２ＶF となる。ここで、
ＶF は一つのダイオードＤ１又はＤ２のそれぞれの閾値
であるとする。
【００３８】このときのＶref １は、上記（３）式にお
いて、Ｖcc＝２４Ｖ、ＶDD＝５Ｖ、ＶF ＝０．７Ｖとす
ると、以下のようである。
いて、Ｖcc＝２４Ｖ、ＶDD＝５Ｖ、ＶF ＝０．７Ｖとす
ると、以下のようである。
【００３９】
Ｖref １＝［（２４−１．４）−２４＋５］／２
＝１．８（Ｖ） … （４）
Ｖref １はこの時の値、１．８Ｖが最も小さく、基準電
圧Ｖref １と固定された基準電圧Ｖref ２（＝０．７０
Ｖ）との電位差は最も小さい。
圧Ｖref １と固定された基準電圧Ｖref ２（＝０．７０
Ｖ）との電位差は最も小さい。
【００４０】この場合のクロックＣＬＫの周波数Ｆは、
Ｌ＝３０ｐＦ、Ｒ＝５０キロオームとすると、上記
（１）より以下のように求まる。
Ｌ＝３０ｐＦ、Ｒ＝５０キロオームとすると、上記
（１）より以下のように求まる。
【００４１】
Ｆ＝［（−３０ｐＦ×５０キロオーム×ｌｎ（１．８Ｖ−５Ｖ）×０．７Ｖ／
（０．７Ｖ−５Ｖ）／１．８Ｖ）］-1−１
＝５３７．７ｋＨｚ … （５）
この時点におけるクロックＣＬＫの周波数Ｆは、最も高
い。従って、図５に示されたように、出力電圧Ｖout は
高速度で上昇していく。
い。従って、図５に示されたように、出力電圧Ｖout は
高速度で上昇していく。
【００４２】出力電圧Ｖout の上昇に従い、基準電圧Ｖ
ref １は値が増加していく。Ｖref１とＶref ２との電
位差が拡大していき、クロックＣＬＫの周波数Ｆは低下
していって、出力電圧Ｖout が上昇する速度が低下して
いく。
ref １は値が増加していく。Ｖref１とＶref ２との電
位差が拡大していき、クロックＣＬＫの周波数Ｆは低下
していって、出力電圧Ｖout が上昇する速度が低下して
いく。
【００４３】そして、出力電圧Ｖout の値が電源電圧Ｖ
cc＋電源電圧ＶDD（＝基準値Ｖｓ）に到達すると、上記
（３）式からも明らかなように、基準電圧Ｖref １の値
は、以下のようである。
cc＋電源電圧ＶDD（＝基準値Ｖｓ）に到達すると、上記
（３）式からも明らかなように、基準電圧Ｖref １の値
は、以下のようである。
【００４４】
Ｖref １＝［（２４＋５）−２４＋５］／２
＝５（Ｖ） … （６）
基準電圧Ｖref １が５Ｖとなると、クロック生成回路３
２において、基準電圧Ｖref １が電源電圧ＶDDと同等と
なるため、クロックＣＬＫを生成することが不可能とな
り、動作も停止する。図７に、クロックＣＬＫの周波数
Ｆとチャージポンプ出力電圧Ｖout との関係を示す。出
力電圧Ｖout が上昇するにつれてクロックＣＬＫの周波
数Ｆは低下していき、出力電圧Ｖout がＶcc＋ＶDD（５
Ｖ）となると、周波数Ｆが０になることがわかる。出力
部３３は、クロックＣＬＫを供給されなくなるとチャー
ジアップ動作を停止する。
２において、基準電圧Ｖref １が電源電圧ＶDDと同等と
なるため、クロックＣＬＫを生成することが不可能とな
り、動作も停止する。図７に、クロックＣＬＫの周波数
Ｆとチャージポンプ出力電圧Ｖout との関係を示す。出
力電圧Ｖout が上昇するにつれてクロックＣＬＫの周波
数Ｆは低下していき、出力電圧Ｖout がＶcc＋ＶDD（５
Ｖ）となると、周波数Ｆが０になることがわかる。出力
部３３は、クロックＣＬＫを供給されなくなるとチャー
ジアップ動作を停止する。
【００４５】チャージポンプ出力電圧Ｖout が基準値Ｖ
ｓに到達した後は、負荷１４に電流が流れて出力電圧Ｖ
out が低下すると、再びクロック生成回路３２からクロ
ックＣＬＫが発生する。この場合には、負荷１４を充電
するために必要な電荷の分だけチャージアップする必要
があり、クロックＣＬＫの周波数Ｆは低周波であって、
消費電力は極めて小さい。
ｓに到達した後は、負荷１４に電流が流れて出力電圧Ｖ
out が低下すると、再びクロック生成回路３２からクロ
ックＣＬＫが発生する。この場合には、負荷１４を充電
するために必要な電荷の分だけチャージアップする必要
があり、クロックＣＬＫの周波数Ｆは低周波であって、
消費電力は極めて小さい。
【００４６】図５に示されたように、本実施の形態によ
れば、図８に示された従来のチャージポンプ回路と比較
してチャージアップ時間Ｔ１が短い。さらに、図６に示
されたように、動作を開始し出力電圧Ｖout が上昇して
いくにつれてクロックＣＬＫの周波数Ｆが低下していく
ため回路に流れる電流は減少していき、チャージアップ
時間Ｔ１経過後は極めて小さな電流しか流れない。従っ
て、回路電流が常時一定である従来の回路と比較し、本
実施の形態によれば消費電力が大幅に低減される。
れば、図８に示された従来のチャージポンプ回路と比較
してチャージアップ時間Ｔ１が短い。さらに、図６に示
されたように、動作を開始し出力電圧Ｖout が上昇して
いくにつれてクロックＣＬＫの周波数Ｆが低下していく
ため回路に流れる電流は減少していき、チャージアップ
時間Ｔ１経過後は極めて小さな電流しか流れない。従っ
て、回路電流が常時一定である従来の回路と比較し、本
実施の形態によれば消費電力が大幅に低減される。
【００４７】さらに、従来のチャージポンプ回路には消
費電力を低減するために、チャージポンプ回路の動作の
オン／オフを切り換える回路を付加したものがある。し
かし、このような構成では、一旦チャージポンプ出力電
圧が設定値に到達し、動作をオフした場合に、出力電圧
が設定値よりも低下して再びオンし上昇を開始するまで
の間は回路は動作しない。しかし、上記第１〜第３の実
施の形態によれば、このようなチャージポンプ回路の動
作をオン／オフさせる切り換え回路は不要であり、出力
電圧Ｖout が設定値Ｖｓに到達した後も、負荷１４を充
電するために必要な電荷に対応した低い周波数Ｆを持つ
クロックＣＬＫを発生して動作を継続しているので、出
力電圧Ｖout は設定値Ｖｓを維持することができる。
費電力を低減するために、チャージポンプ回路の動作の
オン／オフを切り換える回路を付加したものがある。し
かし、このような構成では、一旦チャージポンプ出力電
圧が設定値に到達し、動作をオフした場合に、出力電圧
が設定値よりも低下して再びオンし上昇を開始するまで
の間は回路は動作しない。しかし、上記第１〜第３の実
施の形態によれば、このようなチャージポンプ回路の動
作をオン／オフさせる切り換え回路は不要であり、出力
電圧Ｖout が設定値Ｖｓに到達した後も、負荷１４を充
電するために必要な電荷に対応した低い周波数Ｆを持つ
クロックＣＬＫを発生して動作を継続しているので、出
力電圧Ｖout は設定値Ｖｓを維持することができる。
【００４８】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、図３に示された第３
の実施の形態における基準電圧可変回路、クロック生成
回路、及び出力部のそれぞれの回路構成は一例であっ
て、種々の変形が可能である。
を限定するものではない。例えば、図３に示された第３
の実施の形態における基準電圧可変回路、クロック生成
回路、及び出力部のそれぞれの回路構成は一例であっ
て、種々の変形が可能である。
【００４９】
【発明の効果】以上説明したように、本発明のチャージ
ポンプ回路によれば、チャージポンプ出力電圧が上昇し
ていくにつれて、クロックを発生するために必要な二つ
の基準電圧の相対的な電位差が拡大していくように少な
くとも一方の基準電圧を変化させ、クロック周波数を低
下させていくことで、チャージアップ時間の短縮化と消
費電力の低減とをともに達成することが可能である。
ポンプ回路によれば、チャージポンプ出力電圧が上昇し
ていくにつれて、クロックを発生するために必要な二つ
の基準電圧の相対的な電位差が拡大していくように少な
くとも一方の基準電圧を変化させ、クロック周波数を低
下させていくことで、チャージアップ時間の短縮化と消
費電力の低減とをともに達成することが可能である。
【図１】本発明の第１の実施の形態によるチャージポン
プ回路の構成を示したブロック図。
プ回路の構成を示したブロック図。
【図２】本発明の第２の実施の形態によるチャージポン
プ回路の構成を示したブロック図。
プ回路の構成を示したブロック図。
【図３】本発明の第３の実施の形態によるチャージポン
プ回路の構成を示したブロック図。
プ回路の構成を示したブロック図。
【図４】同チャージポンプ回路における基準電圧Ｖref
１及びＶref ２とクロックＣＬＫの周波数Ｆとの関係を
示したタイムチャート。
１及びＶref ２とクロックＣＬＫの周波数Ｆとの関係を
示したタイムチャート。
【図５】同チャージポンプ回路と従来のチャージポンプ
回路におけるそれぞれのチャージアップ時間を対比した
グラフ。
回路におけるそれぞれのチャージアップ時間を対比した
グラフ。
【図６】同チャージポンプ回路における回路電流を示し
たグラフ。
たグラフ。
【図７】同チャージポンプ回路におけるクロックＣＬＫ
の周波数Ｆとチャージポンプ出力電圧Ｖout との関係を
示したグラフ。
の周波数Ｆとチャージポンプ出力電圧Ｖout との関係を
示したグラフ。
【図８】従来のチャージポンプ回路の構成を示したブロ
ック図。
ック図。
【図９】同チャージポンプ回路のチャージアップ時間を
示したグラフ。
示したグラフ。
【図１０】同チャージポンプ回路に流れる電流を示した
グラフ
グラフ
【図１１】従来の他のチャージポンプ回路の構成を示し
たブロック図。
たブロック図。
１１、２１、３１ 基準電圧可変回路
１２、２２、３２ クロック生成回路
１３、３３ 出力部
１４ 負荷
２２ａ 基準電圧Ｖref ２生成回路
２２ｂ クロック生成部
Ｒ１〜Ｒ７ 抵抗
Ａｍｐ１ 加減算増幅器
Ｃｏｍｐ１、Ｃｏｍｐ２ 比較器
ＮＡ１、ＮＡ２ ＮＡＮＤ回路
Ｃ１〜Ｃ３ 容量
Ｄ１、Ｄ２、Ｄ１２ ダイオード
ＩＶ１ インバータ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岩 本 恭 典
神奈川県川崎市幸区堀川町580番１号
株式会社東芝 半導体システム技術セン
ター内
(56)参考文献 特開 平５−108175（ＪＰ，Ａ)
特開 平５−342868（ＪＰ，Ａ)
特開 平７−303369（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/07
H01L 21/822
H01L 27/04
Claims (9)
- 【請求項１】第１の電源電圧と、チャージポンプ出力電
圧とを与えられ、前記チャージポンプ出力電圧に応じて
相対的な電位差が変化する第１及び第２の基準電圧を発
生する基準電圧可変回路と、 前記第２の電源電圧と、前記第１及び第２の基準電圧と
を与えられ、前記第１及び第２の基準電圧の相対的な電
位差に応じた周波数を有するクロックを生成するクロッ
ク生成回路と、 第１の電源電圧と前記クロックとを与えられ、前記クロ
ックを用いて前記第１の電源電圧よりも高い前記チャー
ジポンプ出力電圧を発生する出力部と、 を備え、 前記基準電圧可変回路は、前記チャージポンプ出力電圧
が上昇するに従い前記第１及び第２の基準電圧の相対的
な電位差を連続的に拡大させていき、 前記クロック生成回路は、前記第１及び第２の基準電
圧、前記第２の電源電圧と、前記周波数との間に対数関
数が成立し、前記第１及び第２の基準電圧の相対的な電
位差が拡大するにつれて前記周波数が低下するように前
記クロックを生成することを特徴とするチャージポンプ
回路。 - 【請求項２】前記第１の基準電圧Ｖref１、前記第２の
基準電圧Ｖref２、前記第２の電源電圧ＶDD、前記周波
数Ｆとの間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立することを特徴とする請求項１記載のチャ
ージポンプ回路。 - 【請求項３】前記クロック生成回路は、前記チャージポ
ンプ出力電圧が前記第１及び第２の電源電圧の加算値以
上に到達すると、前記クロックの生成を停止することを
特徴とする請求項１又は２記載のチャージポンプ回路。 - 【請求項４】前記クロック生成回路は、前記第１及び第
２の基準電圧のうち電圧が高い方が前記第２の電源電圧
以上になると、前記クロックの生成を停止することを特
徴とする請求項１又は２記載のチャージポンプ回路。 - 【請求項５】第１の電源電圧と、チャージポンプ出力電
圧とを与えられ、前記チャージポンプ出力電圧に応じて
電位が変化する第１の基準電圧を発生する基準電圧可変
回路と、 前記第２の電源電圧を与えられ、この第２の電源電圧と
所定電圧との電位差に応じた周波数を有するクロックを
生成するクロック生成回路と、 第１の電源電圧と前記クロックとを与えられ、前記クロ
ックを用いて前記第１の電源電圧よりも高い前記チャー
ジポンプ出力電圧を発生する出力部と、 を備え、 前記基準電圧可変回路は、前記チャージポンプ出力電圧
が上昇するに従い前記第１の基準電圧と前記所定電圧と
の相対的な電位差が連続的に拡大するように前記第１の
基準電圧を変化させていき、 前記クロック生成回路は、前記第１及び第２の基準電
圧、前記第２の電源電圧と、前記周波数との間に対数関
数が成立し、前記第１及び第２の基準電圧の相対的な電
位差が拡大するにつれて前記周波数が低下するように前
記クロックを生成することを特徴とするチャージポンプ
回路。 - 【請求項６】前記第１の基準電圧Ｖref１、前記所定電
圧Ｖref２、前記第２の電源電圧ＶDD、前記周波数Ｆと
の間に、 Ｆ＝［−α×ｌｎ（（Ｖref１−ＶDD）×Ｖref２／（Ｖ
ref２−ＶDD）／Ｖref１）］−１ −１ （但し、αは
正の定数） の関係が成立することを特徴とする請求項５記載のチャ
ージポンプ回路。 - 【請求項７】前記クロック生成回路は、前記チャージポ
ンプ出力電圧が前記第１及び第２の電源電圧の加算値以
上に到達すると、前記クロックの生成を停止することを
特徴とする請求項５又は６記載のチャージポンプ回路。 - 【請求項８】前記クロック生成回路は、前記第１の基準
電圧が前記第２の電源電圧以上になると、前記クロック
の生成を停止することを特徴とする請求項５又は６記載
のチャージポンプ回路。 - 【請求項９】前記基準電圧可変回路は、非反転入力端子
が第１の抵抗を介して接地され、前記非反転入力端子が
第２の抵抗を介して前記出力部の出力端子に接続され、
さらに前記非反転入力端子が第２の抵抗と略同一の抵抗
値を持つ第３の抵抗を介して前記第２の電源電圧を供給
する第２の電源電圧端子に接続されており、反転入力端
子が前記第１の抵抗と略同一の抵抗値を持つ第４の抵抗
を介して出力端子に接続され、前記反転入力端子が前記
第２の抵抗と略同一の抵抗値を持つ第５の抵抗を介して
前記第１の電源電圧を供給する第１の電源電圧端子に接
続され、さらに前記反転入力端子が前記第２の抵抗と略
同一の抵抗値を持つ第６の抵抗を介して接地され、前記
出力端子から前記第１の基準電圧を発生する加減算増幅
器を有し、 前記クロック生成回路は、非反転入力端子に前記第１の
基準電圧を入力され、反転入力端子が第７の抵抗を介し
て第２のＮＡＮＤ回路の出力端子に接続されると共に第
１の容量を介して接地された第１の比較器と、 非反転入力端子が前記第１の比較器の前記反転入力端子
に接続され、反転入力端子に前記第２の基準電圧を入力
される第２の比較器と、 一方の入力端子が前記第１の比較器の出力端子に接続さ
れ、他方の入力端子が前記第２のＮＡＮＤ回路の出力端
子に接続され、出力端子から前記クロックを出力し、前
記第２の電源電圧を供給されて動作する第１のＮＡＮＤ
回路と、 一方の入力端子が前記第１のＮＡＮＤ回路の出力端子に
接続され、他方の入力端子が前記第２の比較器の出力端
子に接続され、前記第２の電源電圧を供給されて動作す
る第２のＮＡＮＤ回路とを有し、 前記出力部は、入力端子が前記第１のＮＡＮＤ回路の出
力端子に接続されたインバータと、 アノードが前記第１の電源電圧端子に接続され、カソー
ドが第２の容量を介して前記インバータの出力端子に接
続された第１のダイオードと、 アノードが前記第１のダイオードのカソードに接続さ
れ、カソードが第３の容量を介して接地され、このカソ
ードから前記チャージポンプ出力電圧を出力する第２の
ダイオードとを有することを特徴とする請求項５乃至８
のいずれかに記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11071497A JP3397630B2 (ja) | 1997-04-28 | 1997-04-28 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11071497A JP3397630B2 (ja) | 1997-04-28 | 1997-04-28 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10304654A JPH10304654A (ja) | 1998-11-13 |
| JP3397630B2 true JP3397630B2 (ja) | 2003-04-21 |
Family
ID=14542621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11071497A Expired - Fee Related JP3397630B2 (ja) | 1997-04-28 | 1997-04-28 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397630B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000236657A (ja) | 1999-02-15 | 2000-08-29 | Nec Kyushu Ltd | 昇圧回路 |
| JP3733121B2 (ja) * | 2003-03-27 | 2006-01-11 | 株式会社ディーブイイー | 安定化電源回路 |
| JP3733122B2 (ja) * | 2003-03-27 | 2006-01-11 | 株式会社ディーブイイー | 安定化電源回路 |
| US7142040B2 (en) | 2003-03-27 | 2006-11-28 | Device Engineering Co., Ltd. | Stabilized power supply circuit |
| JP5271210B2 (ja) * | 2009-03-19 | 2013-08-21 | 株式会社東芝 | スイッチ回路 |
| JP5902136B2 (ja) | 2013-09-17 | 2016-04-13 | 株式会社東芝 | 電池監視装置および電池監視システム |
-
1997
- 1997-04-28 JP JP11071497A patent/JP3397630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10304654A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9301278B2 (en) | Power supply control circuit, power supply device, electronic apparatus, and power supply control method | |
| JP3773718B2 (ja) | 半導体集積回路 | |
| US6927620B2 (en) | Semiconductor device having a boosting circuit to suppress current consumption | |
| US6025706A (en) | Method for controlling the output voltage of a DC-DC converter | |
| JPH11317089A (ja) | 高電圧発生回路 | |
| JPH10243636A (ja) | 昇圧回路及び半導体記憶装置 | |
| JP2005192323A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| JP3397630B2 (ja) | チャージポンプ回路 | |
| EP0949739A2 (en) | Power supply apparatus | |
| JP2006325339A (ja) | 電源制御回路 | |
| JP2023116352A (ja) | 集積回路、電源回路 | |
| JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
| JPH09330590A (ja) | 内部電圧検出回路、および基板電圧検出回路 | |
| US20230266781A1 (en) | Reference voltage auto-switching mechanism used in regulator for saving more power in low-power mode | |
| JP2008035673A (ja) | 電源装置 | |
| JP3576526B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| KR20000077047A (ko) | 출력전압 검출회로 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| JP2005354782A (ja) | 昇圧回路 | |
| KR100233373B1 (ko) | 펄스폭 변조 제어기 | |
| JP2009290947A (ja) | スイッチングレギュレータおよび電子機器 | |
| JP4677284B2 (ja) | 誤差増幅回路 | |
| JP2003164142A (ja) | 電圧変換回路 | |
| JP2000040394A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |