JP3522969B2 - Ｂｔｌ増幅器装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＢＴＬ増幅器装置に関
し、特に電源電圧が入力信号レベルに追従するように構
成されたＢＴＬ増幅器装置に関する。

【０００２】

【従来の技術】従来よりＢＴＬ（Ｂａｌａｎｃｅｄ Ｔ
ｒａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）増幅器装置は、トラ
ンジスタ・パワーアンプの出力回路として一般に採用さ
れている。このＢＴＬ増幅器装置は、普通のＳＥＰＰ方
式のアンプと比較した場合、使用する電源電圧が同一で
あれば、出力が４倍得られることから、１２Ｖの電池
（バッテリ）を搭載しているカーステレオ用や通常の電
池を使用したポータブルステレオ用のパワーアンプとし
て特に注目されている。しかし、近年、改造カーマニア
等によって、動くオーディオルームの高出力化の需要が
高まり、１２Ｖの電源電圧を昇圧する例えば、ＤＣ−Ｄ
Ｃコンバータを内蔵したパワーアンプ等が提案されてい
る。図２６は、ＤＣ−ＤＣコンバータを搭載したＢＴＬ
増幅器装置の一例をブロック図で示した。

【０００３】図２６において、符号３１は、電圧が１２
Ｖ（Ｖｂ）の電池である。符号９０は、ＤＣ−ＤＣコン
バータであり、電池３１の電圧を例えば、２４Ｖ（Ｖｃ
を電源電圧と呼ぶことにする。）に変換している。符号
７１は、パワーアンプ部の入力端子であり、入力端子７
１からアースに対してマッチング用抵抗７２が挿入され
ている。入力端子７１に供給されるオーディオ信号は直
流阻止用コンデンサ７３を介して増幅器Ａの入力端子間
に接続されている。また、増幅器Ａの出力端子には、ト
ランジスタ（ＰＮＰ型）Ｑ１及びトランジスタ（ＮＰＮ
型）Ｑ２のベース端子が夫々接続されている。このトラ
ンジスタＱ１、Ｑ２のエミッタ端子は互いに接続され、
負荷抵抗ＲＬの一方に接続されている。また、トランジ
スタＱ２のコレクター端子は、電源電圧に接続され、ト
ランジスタＱ１のコレクター端子は、アースに接続され
ている。

【０００４】一方、増幅器Ａの入力端子に供給されるオ
ーディオ信号は、反転アンプ７６で反転された信号とし
て、増幅器Ｂの入力端子に供給されている。また、増幅
器Ｂの出力端子には、トランジスタ（ＮＰＮ型）Ｑ３及
びトランジスタ（ＰＮＰ型）Ｑ４のベース端子が夫々接
続されている。このトランジスタＱ３、Ｑ４のエミッタ
端子は互いに接続され、負荷抵抗ＲＬの他方に接続され
ている。また、トランジスタＱ３のコレクター端子は電
源電圧に接続され、トランジスタＱ４のコレクター端子
はアースに接続されている。ここで、図２６を用いて、
ＢＴＬ増幅器の動作を簡単に説明する。ＢＴＬ増幅器装
置の入力端子７１に供給されたオーディオ信号としての
正弦波信号は、増幅器Ａの入力端子に供給されると共
に、反転アンプ７６で位相が反転された信号として、増
幅器Ｂの入力端子に供給される。

【０００５】先ず、正弦波信号の正極側の半サイクル
（図中斜線部分）だけを考えると、増幅器Ａの出力電圧
によって、トランジスタＱ２はＯＮ（導通）状態にな
り、トランジスタＱ１はＯＦＦ（遮断）状態になる。一
方、反転アンプ７６で反転された信号が増幅器Ｂに供給
されると、トランジスタＱ３はＯＦＦになり、トランジ
スタＱ４はＯＮになる。よって、ＤＣ−ＤＣコンバータ
９０より供給される回路電流は、トランジスタＱ２のエ
ミッタ端子、負荷抵抗ＲＬ及びトランジスタＱ４のエミ
ッタ端子からアースに至る経路で負荷抵抗ＲＬに電流が
流れる（図中矢印方向）。一方、負極側の半サイクルを
考えると、増幅器Ａの出力電圧によってトランジスタＱ
２はＯＦＦし、トランジスタＱ１はＯＮとなる。また、
増幅器Ｂの出力電圧によってトランジスタＱ３はＯＮ
し、トランジスタＱ４はＯＦＦとなる。

【０００６】よって、ＤＣ−ＤＣコンバータ９０より供
給される回路電流は、トランジスタＱ３のエミッタ端
子、負荷抵抗ＲＬ及びトランジスタＱ１のエミッタ端子
からアースにいたる経路で負荷抵抗ＲＬに電流が流れる
（図中点線矢印方向）。ＢＴＬ増幅器装置の出力電力
は、概略（Ｖｃ）＾２／２×ＲＬの式で求められるの
で、負荷抵抗ＲＬを８Ωとして、例えばＶｃ＝１２Ｖと
すれば、９Ｗ（ワット）の出力電力が得られる。また、
ＤＣ−ＤＣコンバータ９０で電圧を昇圧して、例えばＶ
ｃ＝２４Ｖとすれば、出力電力は３６Ｗとなり、高出力
のパワーアンプとすることが出来る。ここで、トランジ
スタＱ２、Ｑ３に加わる電源電圧をＶｃとすると、図２
６（ｂ）は出力電圧がお［Ｖ］とＶｃ［Ｖ］間にあるよ
うな波形を示し、この場合には出力電圧波形は入力電圧
波形と相似となる。図２６（ｃ）は出力電圧がＶｃ
［Ｖ］以上となるような波形を示し、この場合には出力
電圧波形はクリップされ、入力電圧波形との相似性がな
くなり、歪みが発生する。

【０００７】

【発明が解決しようとする課題】上述したように、ＢＴ
Ｌ増幅器装置をカーステレオやポータブルステレオのパ
ワーアンプとして用いる場合は、ＤＣ−ＤＣコンバータ
によって電圧を昇圧すれば、高出力のパワーアンプとす
ることが出来る。しかし、高出力を得るためにＤＣ−Ｄ
Ｃコンバータを搭載すると、低出力で音楽を聴取してい
る時でも、ＤＣ−ＤＣコンバータは常に動作状態にあ
り、電力損失が生じている。つまり、電力損失は出力に
ほぼ比例して生じる。また、ＢＴＬ増幅器装置は印加さ
れる電源電圧に最適なバイアス電流が供給されているの
で、低出力時においても必要以上の電力損失があり、特
にポータブルステレオにおいて電池の寿命が短くなると
いう問題があった。本発明は上述の課題に着目してなさ
れたもので、低消費で効率の良いＢＴＬ増幅器装置を提
供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は上述した課題に
着目してなされたもので、請求項１記載のＢＴＬ増幅器
装置は、入力信号と該入力信号を反転した信号がそれぞ
れ供給されるＢＴＬ構成の第１、第２増幅器と、制御信
号に応じた出力電圧を発生し、該出力電圧を第１、第２
増幅器に対し電源電圧として供給する電源電圧供給回路
と、第１、第２増幅器の出力間に接続された負荷と、負
荷の両端の電圧を検出する負荷電圧検出回路と、負荷電
圧検出回路よりの出力電圧を入力信号側に負帰還する負
帰還回路と、負帰還回路の出力電圧の絶対値を出力する
絶対値回路と、絶対値回路よりの出力電圧と電源電圧供
給回路よりの出力電圧との差電圧に基づき制御信号を発
生する制御信号発生回路とを備えたことを特徴とする。

【０００９】また、請求項２に記載のＢＴＬ増幅器装置
は、請求項１において、電源電圧供給回路は昇圧型チョ
ッパ回路より構成され、該チョッパ回路は、直流電圧源
と、一端が直流電圧源の一端に接続されたコイルと、コ
イルの他端と直流電圧源の他端との間に接続された開閉
手段と、コイルの他端の出力電圧が導出される出力端子
間に直列接続されたダイオードと、出力端子と直流電圧
源の他端に接続されコイルに発生した逆起電力を蓄える
コンデンサを備え、制御信号発生回路は、制御信号とし
て絶対値回路よりの出力電圧と電源供給回路よりの出力
電圧との差電圧に応じたパルス幅の制御信号を発生し、
開閉手段はパルス幅制御信号のパルス幅に応じた時間で
開閉することによりコンデンサに蓄えられた電圧に逆起
電力を重畳した電圧を出力することを特徴とする。

【００１０】また、請求項３に記載のＢＴＬ増幅器装置
は、請求項１において、電源電圧供給回路は降圧型チョ
ッパ回路より楕成され、該チョッパ回路は、直流電圧源
と、直流電圧源の一端と出力電圧が導出される出力端子
間に直列接続された開閉手段およびコイルと、開閉手段
とコイルの接続点と直流電圧源の他端との間に接続され
たダイオードと、出力端子と直流電圧源の他端との間に
接続されコイルに発生した逆起電力を蓄えるコンデンサ
を備え、制御信号発生回路は、絶対値回路よりの出力電
圧と電源電圧供給回路よりの出力電圧との差電圧に応じ
たパルス幅の制御信号を発生し、開閉手段は前記バルス
幅制御信号のバルス幅に応じた時間で開閉することによ
りコンデンサに蓄えられた電圧を出力することを特徴と
する。

【００１１】そして、請求項４に記載のＢＴＬ増幅器装
置は、請求項１において、負帰還回路は演算増幅器を有
し、該演算増幅器の非反転入力に入力信号が印加され、
反転入力に負荷電圧検出回路の電圧が印加されることを
特徴とする。

【００１２】また、請求項５に記載のＢＴＬ増幅器装置
は、請求項１における電源電圧供給回路が、第１電源電
圧を発生し、前記第１電源電圧を前記第１、第２増幅器
に対して常時供給する第１電源電圧発生回路及び第２電
源電圧を発生し、前記制御信号に応じて前記第１電源電
圧に前記第２電源電圧を加算した電圧を前記第１、第２
増幅器に電源電圧として供給する第２電源電圧発生回路
とを有することを特徴とする。

【００１３】また、請求項６記載のＢＴＬ増幅器装置
は、請求項５において、電源電圧供給回路は、極性を異
に直列接続された第１、第２電池と、第１、第２電池の
共通接続点に一端が接続されたダイオードと、第２電池
の共通接続点と反対側の他端とダイオードの他端都の間
に接続された半導体スイッチとを備え、第１電池を第１
電源電圧発生回路とし、第２電池と半導体スイッチによ
り第２電源電圧発生回路を構成し、絶対値回路よりの出
力電圧と第１電池よりの出力電圧との差電圧に基づき制
御される制御信号発生回路の出力電圧によって半導体ス
イッチを開閉するようにしたことを特徴とする。

【００１４】また、請求項７記載のＢＴＬ増幅器装置
は、請求項５において、電源電圧供給回路は、第１電池
と、第１電池の電圧を入力電圧とするＤＣ−ＤＣコンバ
ータと、第１電池の一端に接続されたダイオードと、Ｄ
Ｃ−ＤＣコンバータの出力端とダイオードの他端間に接
続された半導体スイッチとを備え、第１電池を第１電源
電圧発生回路とし、第１電池、ＤＣ−ＤＣコンバータ、
半導体スイッチにより第２電源電圧発生回路を構成し、
絶対値回路よりの出力電圧と第１電池よりの出力電圧と
の差電圧に基づき制御される制御信号発生回路の出力電
圧によって半導体スイッチを開閉するようにしたことを
特徴とする。

【００１５】また、請求項８記載のＢＴＬ増幅器装置
は、請求項５において、電源電圧供給回路は、極性を異
に直列接続された第１、第２電池と、第１、第２電池の
共通接続点に一端が接続されたダイオードと、第２電池
の共通接続点と反対側の他端とダイオードの他端との間
に接続された半導体可変抵抗素子とを備え、第１電池を
第１電源電圧発生回路とし、第２電池と半導体可変抵抗
素子により第２電源電圧発生回路を構成し、絶対値回路
よりの出力電圧と第１電池よりの出力電圧との差電圧に
基づき制御される制御信号発生回路の出力電圧によって
半導体可変抵抗素子の抵抗値を制御するようにしたこと
を特徴とする。

【００１６】また、請求項９記載のＢＴＬ増幅器装置
は、請求項５において、電源電圧供給回路は、第１電池
と、第１電池の電圧を入力電圧とするＤＣ−ＤＣコンバ
ータと、第１電池の一端に接続されたダイオードと、Ｄ
Ｃ−ＤＣコンバータの出力端とダイオードの他端間に接
続された半導体可変抵抗素子とを備え、第１電池を第１
電源電圧発生回路とし、第１電池、ＤＣ−ＤＣコンバー
タ、半導体可変抵抗素子により第２電源電圧発生回路を
構成し、絶対値回路よりの出力電圧と第１電池よりの出
力電圧との差電圧に基づき制御される制御信号発生回路
の出力電圧によって半導体可変抵抗素子の抵抗値を制御
するようにしたことを特徴とする。

【００１７】そして、請求項１０記載のＢＴＬ増幅器装
置は、請求項１または５において、負帰還回路の出力と
絶対値回路との間または絶対値回路と制御信号発生回路
との間に接続され負帰還回路の出力電圧における高域成
分を上昇せしめる周波数特性制御回路を備えたことを特
徴とする。

【００１８】また、請求項１１記載のＢＴＬ増幅器装置
は、請求項１または５において、絶対値回路よりの出力
電圧におけるリカバリタイムをアタックタイムより遅く
して出力する波形整形回路を備えたことを特徴とする。

【００１９】また、請求項１２記載のＢＴＬ増幅器装置
は、電源電圧供給回路は昇降圧型チョッパ回路より構成
され、該チョッパ回路は、直流電圧源と、直流電圧源の
一端と出力電圧が導出される出力端子間に直列接続され
た開閉手段およびダイオードと、開閉手段とダイオード
の接続点と直流電圧源の他端との間に接続されたコイル
と、出力端子と直流電圧源の他端との間に接続されコイ
ルに発生した逆起電力を蓄えるコンデンサを備え、制御
信号発生回路は、絶対値回路よりの出力電圧と電源電圧
供給回路よりの出力電圧との差電圧に応じたパルス幅の
制御信号を発生し、開閉手段は前記パルス幅制御信号の
パルス幅に応じた時間で開閉することにより前記コンデ
ンサに蓄えられた電圧を出力することを特徴とする。

【００２０】また、請求項１３記載のＢＴＬ増幅器装置
は、入力信号と該入力信号を反転した信号がそれぞれ供
給されるＢＴＬ構成の第１、第２増幅器と、第１、第２
増幅器の出力間に接続された負荷より構成されるＢＴＬ
増幅器を複数備えたＢＴＬ増幅器装置であって、制御信
号に応じた出力電圧を発生し、該出力電圧を複数の第
１、第２増幅器に対し電源電圧として供給する電源電圧
供給回路と、複数のＢＴＬ増幅器のそれぞれの負荷の両
端電圧を検出する複数の負荷電圧検出回路と、複数の負
荷電圧検出回路よりの各電圧を対応するＢＴＬ増幅器の
前記入力信号側にそれぞれ負帰還する複数の負帰還回路
と、複数の負帰還回路の各出力電圧の絶対値を出力する
複数の絶対値回路と、複数の絶対値回路よりの各出力電
圧の中で最も大きな電圧を選択して出力する最大電圧検
出回路と、最大電圧検出回路よりの出力電圧と電源電圧
供給回路よりの出力電圧との差電圧に基づき制御信号を
発生する制御信号発生回路とを備えたことを特徴とす
る。

【００２１】また、請求項１４記載のＢＴＬ増幅器装置
は、入力信号と該入力信号を反転した信号がそれぞれ供
給されるＢＴＬ構成の第１、第２増幅器と、第１、第２
増幅器の出力間に接続された負荷より構成されるＢＴＬ
増幅器を複数備えたＢＴＬ増幅器装置であって、第１電
源電圧を発生し該第１電源電圧を複数の第１、第２増幅
器に対して常時供給する第１電源電圧発生回路および制
御信号に応じて第２電源電圧を発生し該第２電源電圧に
第１電源電圧を加算した電圧を複数の第１、第２増幅器
に電源電圧として供給する第２電源電圧発生回路よりな
る電源電圧供給回路と、複数のＢＴＬ増幅器のそれぞれ
の負荷の両端電圧を検出する複数の負荷電圧検出回路
と、複数の負荷電圧検出回路よりの各出力電圧を対応す
るＢＴＬ増幅器の前記入力信号側にそれぞれ負帰還する
複数の負帰還回路と、複数の負帰還回路の出力電圧の絶
対値を出力する複数の絶対値回路と、複数の絶対値回路
よりの各出力電圧の中で最も大きな電圧を選択して出力
する最大電圧検出回路と、最大電圧検出回路よりの出力
電圧と電源電圧供給回路よりの出力電圧との差電圧に基
づき制御信号を発生する制御信号発生回路とを備えたこ
とを特徴とする。

【００２２】また、請求項１５記載のＢＴＬ増幅器装置
は、請求項１３および１４記載のＢＴＬ増幅器装置にお
いて、最大電圧検出回路は、複数の絶対値回路よりの各
出力電圧を入力とするＯＲ回路であることを特徴とす
る。

【００２３】

【作用】本発明のＢＴＬ増幅器装置は、第１、第２増幅
器の出力間に接続された負荷の両端の電圧を負荷電圧検
出回路で監視し、この負荷電圧を負帰還回路により入力
信号側に帰還し、その入力信号と帰還信号を比較し、差
電圧に基づいた制御信号を発生させ、この制御信号を電
源電圧供給回路に供給する事によって、得ようとする出
力電圧に必要となる最適な電源電圧が供給されるので、
低消費で効率の良いＢＴＬ増幅器装置を提供することす
る事が可能である。

【００２４】

【実施例】図１は、本発明によるＢＴＬ増幅器装置の第
１実施例のブロック図である。尚、従来例と同一部分に
ついては同一の符号を付してある。図１において、ＢＴ
Ｌ増幅器装置の入力端子７１に供給されたオーディオ信
号はコンデンサ７３を経て、負帰還回路としてのオペア
ンプ７４の非反転入力（＋）に供給される。オペアンプ
７４の電源端子は電池（Ｖｂ）３１に接続されている。
そして、オペアンプ７４の非反転入力（＋）は抵抗８１
を経てツェナーダイオード８４のカソード端子に、また
反転入力（−）は抵抗８２を経てツェナーダイオード８
４のカソード端子に夫々接続されている。

【００２５】ツェナーダイオード８４のカソード端子は
電池３１から抵抗８５を経て電流が供給され、電池３１
電圧の略半分（略Ｖｂ／２を中点電圧と呼ぶ）の電圧を
作り出している。また、ツェナーダイオード８４のカソ
ード端子はコンデンサ８３で交流的にアースされてい
る。オペアンプ７４の反転入力（−）には負荷電圧検出
回路としての差動ＮＦＢ回路６０の出力信号が供給され
ている。オペアンプ７４の出力信号は第１増幅器として
の増幅器Ａの入力端子に供給されると共に、反転アンプ
７６で反転された後、第２増幅器としての増幅器Ｂの入
力端子に供給される。増幅器Ａ、Ｂに供給された信号は
夫々の増幅器で増幅されトランジスタＱ１〜Ｑ４に供給
される。（ここで、増幅器Ａ及び増幅器Ｂの利得は共に
等しく、Ｇで表し、この利得値を仮に５倍と仮定す
る。）

【００２６】トランジスタＱ１、Ｑ２の共通エミッタ端
子及びトランジスタＱ３、Ｑ４の共通エミッタ端子間に
は負荷としての負荷抵抗ＲＬが接続されており、負荷抵
抗ＲＬの両端の出力信号は差動ＮＦＢ回路６０の夫々の
入力端子に供給されている。また、増幅器Ａ、Ｂの電源
端子及びトランジスタＱ２、Ｑ３のコレクタ端子は夫々
電源電圧に接続されている。一方、オペアンプ７４の出
力信号は絶対値回路１０に供給され、波形変換された
後、電圧シフト回路２４で絶対値信号に必要となる直流
電圧を重畳する。この電圧シフト回路２４の出力電圧に
直流電圧（Ｖｔｈ／Ｇ）１００を加算して制御信号発生
回路としてのバルス幅制御回路５０の一方の制御入力端
子に供給される。また、パルス幅制御回路５０の他方の
比較入力端子には電源電圧を増幅器Ａ、Ｂの利得分の１
（Ｖｃ／Ｇ）に分圧するために設けられた分圧器８０の
出力電圧が供給されている。

【００２７】また、パルス幅制御回路５０には三角波発
振器７９が接続され、直流電圧が重畳された三角波信号
が印加されている。そして、パルス幅制御回路５０の出
力電圧は電源電圧供給回路としての昇圧チョッパ回路３
０に供給される。昇圧チョッパ回路３０の入力端子には
電池３１が接続され、昇圧チョッパ回路３０の出力電圧
はＢＴＬ増幅器の電源電圧として出力される。ここでＢ
ＴＬ増幅器装置の動作を説明する前に、本発明の実施例
で用いられる主要ブロックについて個別に動作を説明す
る。

【００２８】（１）絶対値回路及び電圧シフト回路 図２に絶対値回路１０のブロック図を示した。図２にお
いて、符号１１は入力端子であり、オーディオ信号が供
給される。入力端子１１に供給されたオーディオ信号は
抵抗１２を介してオペアンプ１３の反転入力（−）に供
給される。この反転入力（−）と出力端子間にはダイオ
ード１６が接続され、反転入力（−）側にダイオード１
６のカソード端子を配置している。また、オペアンプ１
３の出力端子にはダイオード１７のカソード端子が接続
され、ダイオード１７のアノード端子は抵抗１８を介し
てオペアンプ１５の反転入力（−）に接続されている。
このダイオード１７のアノード端子と抵抗１８の接続点
（Ｅ点）に抵抗１９が接続され、他方端がオペアンプ１
３の反転入力（−）に接続されている。

【００２９】一方、入力端子１１に供給されたオーディ
オ信号は抵抗１４を介して、オペアンプ１５の反転入力
（−）に供給される。オペアンプ１５の出力信号は抵抗
２０を介して反転入力（−）に帰還される。オペアンプ
１３及びオペアンブ１５の非反転入力（＋）は抵抗２２
及び抵抗２３で夫々ツェナーダイオード８４のカソード
端子に接続され、電池３１電圧の１／２、即ち、６Ｖ
（中点電圧）の電圧が供給されている。また、オペアン
プ１５の出力には電圧シフト回路２４が接続されてい
る。この電圧シフト回路２４はトランジスタ２５及び３
本の抵抗で成成され、トランジスタ２５のコレクタ端子
とベース端子間に抵抗２６が、また、ベース端子とエミ
ッタ端子間に抵抗２７が夫々接続され、更にエミッタ端
子から抵抗２８を介してアースされている。オペアンプ
１５の出力信号は電圧シフト回路２４のコレクタ端子を
介してエミッタ端子から抽出する事によって、電圧のシ
フトが行われる。従って、電圧シフト回路２４の出力信
号はエミッタ端子に接続された出力端子２１から出力さ
れる。

【００３０】尚、絶対値回路１０で用いる抵抗１２、１
４、１９及び２０は同一の抵抗値であり、例えばＲとす
る。また、抵抗１８はＲ／２とする。また、電圧シフト
回路２４で用いる抵抗２６及び抵抗２７の抵抗値の比を
抵抗２６：抵抗２７＝ｎＲ：１の関係にあるものとす
る。オペアンプ１３及びオペアンプ１５の電源端子は電
源電圧に接続されている。ここで、絶対値回路１０の動
作を説明をする。絶対値回路１０の入力端子１１に供給
されるオーディオ信号は、例えば最大振幅が中点電圧に
対して±１Ｖの正弦波であると仮定する。そして、先ず
オーディオ信号の正側振幅の信号（図２（ｂ）の斜線部
分）を考える。

【００３１】入力端子１１に７Ｖ（１Ｖ＋中点電圧）の
正側振幅が印加されると、オペアンプ１３の反転入力
（−）の電圧は、一瞬７Ｖに成ろうとするが、非反転入
力（＋）が中点電圧になっているので、オペアンプ１３
の出力電圧は瞬間的に低い電圧（ＯＶ）に引張られ、ダ
イオード１６はＯＦＦする。この時、オペアンプ１３は
抵抗１２によって流入する電流と同一の電流を抵抗１９
を介して流出させようとする。ダイオード１７はオペア
ンプ１３の出力端子に向かって電流を流入しようとする
ので、ダイオード１７のアノード側（図中Ｅ点）は中点
電圧よりも低くなる。そして、Ｅ点の電圧が５Ｖに到達
すると、抵抗１９を介して流出する電流値（電位差が１
Ｖ）と抵抗１２による流入電流値（電位差が１Ｖ）が一
致し、オペアンブ１３の動作が安定する。この時、オペ
アンプ１３の反転入力（−）の電圧は６Ｖに成る。

【００３２】一方、抵抗１４を介してオペアンプ１５の
反転入力（−）に供給された７Ｖの電圧は、上述したオ
ペアンプ１３の動作と同様に、オペアンプ１５は反転入
力（−）の電圧を６Ｖにしようと動作する。抵抗１４に
よる流入電流（電位差が１Ｖ）は＋１／Ｒであり、抵抗
１８による流出電流（電位差が１Ｖ）は−１／Ｒ／２＝
−２／Ｒであるから、抵抗１４と抵抗１８による電流の
総和は−１／Ｒと成る。そして、この不足電流分を抵抗
２０による負帰還電流で補うように動作する。この不足
電流分はオペアンプ１５の出力電圧が７Ｖの時に抵抗２
０を介して流入させることができる。即ち、オペアンブ
１５の動作が安定した時の出力電圧は７Ｖと成り、入力
信号の振幅に等しい７Ｖの正側振幅が出力端子２１から
出力される。

【００３３】次に、負側振幅の信号を考える。オペアン
プ１３の反転入力（−）に５Ｖ（６Ｖ−１Ｖ）が印加さ
れるとオペアンプ１３の出力電圧は瞬間的に高い電圧に
引張られ、ダイオード１６はＯＮする。この結果、反転
入力（−）にはダイオード１６からの負帰還電流が流入
し抵抗１２による流出電流と等しい流入電流が供給され
るのでオペアンプ１３の動作は安定する。この時、オペ
アンプ１３の反転入力（−）の電圧は６Ｖになる。抵抗
１９による帰還電流が不要となることから抵抗１９には
電流が流れず、Ｅ点の電圧は反転入力（−）と同一電位
の６Ｖとなる。また、５Ｖの電圧が抵抗１４を介してオ
ペアンブ１５の反転入力（−）に供給されると、前述の
如くオペアンプ１５の反転入力（−）の電圧は一瞬５Ｖ
に成ろうとするが非反転入力（＋）が中点電圧になって
いるのでオペアンプ１５の出力電圧は瞬間的に高い電圧
に引張られ、抵抗２０を介して帰還電流が流出する。

【００３４】Ｅ点電圧は６Ｖなので、抵抗１８による電
流の流入又は、流出が生じない。よって、オペアンプ１
５の反転入力（−）に対し、抵抗１４による流出電流
（−１／Ｒ）に等しい電流が抵抗２０による負帰還電流
で補正されると、オペアンプ１５の動作は安定する。こ
の時、反転入力（−）の電圧は６Ｖになる。そして、オ
ペアンプ１５の出力電圧は７Ｖと成り、入力信号に等し
い出力電圧が出力され、且つ正極振幅の電圧として出力
される。上述したように、絶対値回路１０において、入
力端子１１に加えられた正弦波は、正側半サイクル部分
はそのまま出力端子に現れ、負側半サイクル部分は反転
され正側出力、即ち絶対値信号（絶対値信号の最大振幅
をＶａと呼ぶ）の形態で出力される。この出力信号は図
２（ｃ）に示したように、中点電圧に絶対値信号が重畳
されている。

【００３５】次に、電圧シフト回路２４の動作を説明す
る。この回路は抵抗２６と抵抗２７の比をｎとすれば、
トランジスタ２５のコレクターエミッタ間電圧（Ｖｃ
ｅ）をベースーエミッタ間電圧（Ｖｂｅ＝０．６Ｖ）の
ほぼ（ｎ＋１）倍にする回路である。例えば、トランジ
スタ２５のコレクタ電圧を２．４Ｖにする場合は、抵抗
２６／抵抗２７＝ｎ＝３、とすると、３×０．６Ｖ＝
１．８Ｖとなる。ここで、エミッタの電圧が０．６Ｖと
なるように抵抗２８の抵抗値を設定すれば、トランジス
タ２５のコレクタ電圧は２．４Ｖとなる。即ち、電圧シ
フト回路２４を絶対値回路１０の出力端子２１に接続す
ると、直流電圧が重畳された絶対値信号の内、直流電圧
だけが電圧シフト回路２４で設定したシフト電圧（Ｖ
ｓ）に抑えられので、直流電圧をシフトすることが出来
る。そして、トランジスタ２５のエミッタより、このシ
フトされた直流電圧が得られ、更に直流電圧１００によ
り直流電圧（Ｖｔｈ／Ｇ）が加算される。

【００３６】（２）昇圧チョッパ回路 図３（ａ）は、昇圧チョッパ回路３０のブロック図であ
る。図３に示すように、電池３１にはコイル３２が接続
され、コイル３２の他方端には、ＮＭＯＳ型ＦＥＴ３３
のドレイン端子（ｄ）が接続されている。また、ソース
端子（ｓ）はアースされている。ＦＥＴ３３のゲート端
子（ｇ）は抵抗３４を介してアースされると共に、パル
ス入力端子３５に接続されている。また、ＦＥＴ３３の
ドレイン端子とコイル３２の接続点にはダイオード３６
のアノード端子が接続されている。このダイオード３６
のカソード端子は出力端子３９に接続されると共に、コ
ンデンサ３７及び負荷抵抗３８を介してアースされてい
る。

【００３７】ここで、昇圧チョッパ回路３０の動作を説
明する。ＮＭＯＳ型ＦＥＴ３３は、パルス入力端子３５
に印加される０から数Ｖに至るパルス電圧によってＯＮ
−ＯＦＦする電子スイッチとして作用する。ここで、昇
圧チョッパ回路３０の動作を判り易くするため、図３
（ｂ）及び（ｃ）に示したコイル３２とスイッチによる
模式図で説明する。図３（ｂ）に示すように、スイッチ
がＯＮの時、電池３１から供給される電流はコイル３２
に流入し、蓄えられる。コイル３２に蓄えられる電流Ｉ
ｂｔの大きさは、電池３１が供給される時間（ｔ）に比
例して大きく成る。次に、時間ｔだけ経過した後にスイ
ッチをＯＦＦした時の出力電圧Ｖｂｔを様子を図３
（ｃ）に示した。

【００３８】コイル３２の一端がスイッチによって開放
されると、コイル３２に蓄えられた電流はコイルが持つ
逆起電力作用により、蓄えられた電流に略等しい電流を
コイル３２の開放端から放出する。時間ｔの間に蓄えら
れた電流によってコイル３２が発生する電圧をＶｂｔと
すると、コイル３２が開放された時に発生する電圧は、
略Ｖｂ＋Ｖｂｔとなる。この放出された電流は、ダイオ
ード３６を経てコンデンサ３７に充電されると共に負荷
抵抗３８で消費される。この結果、放出された電流は徐
々に低下するが、再びバルス電圧によってスイッチがＯ
Ｎになり、コイル３２に電流が蓄えられる。スイッチ即
ち、ＦＥＴ３３のゲート端子にパルス電圧が印加される
毎に上述の動作を繰返す。

【００３９】この繰返し動作の様子を図４に示した。図
４（ａ）はパルス電圧波形であり、図４（ｂ）はコンデ
ンサ３７が無いときのコイル３２の開放端から放出され
る放出電流波形である。また、図４（ｃ）は放出電流が
コンデンサ３７で平滑された時の波形で、昇圧チョッパ
回路の出力電圧波形（Ｖｃ）となる。上述したように昇
圧チョッパ回路３０は、ＦＥＴ３３のゲート端子に印加
されるパルス幅（印加時間ｔを長く）を広くすればより
高い電圧が出力され、パルス幅（印加時間ｔを短く）を
狭くすればより低い電圧（略電池の電圧）に制御するこ
とができる。この昇圧チョッパ回路３０は、接続される
電池電圧の略２〜３倍に昇圧した電圧を得ることができ
る。

【００４０】（３）降圧チョッパ回路 図５（ａ）は降圧チョッパ回路４０のブロック図であ
る。図５において、電池３１にＰＭＯＳ型ＦＥＴ４１の
ソース端子（ｓ）が接続されている。また、ドレイン端
子（ｄ）にはダイオード４２のカソード側及びコイル３
２が接続され、ダイオード４２のアノード側はアースに
接続されている。また、コイル３２の他方端は出力端子
３９に接続されると共に、コンデンサ３７及び負荷抵抗
３８を介してアースされている。ＦＥＴ４１のゲート端
子（ｇ）にはトランジスタ４４のコレクタ端子が接続さ
れ、エミッタ端子はアースに接続されている。ＦＥＴ４
１のゲート端子とソース端子間にはバイアス抵抗４５が
接続されている。

【００４１】また、トランジスタ４４のベース端子は、
抵抗４６を介してアースされると共に、抵抗４７を介し
て入力端子３５に接続されている。ここで、降圧チョッ
パ回路４０の動作を説明する。降圧チョッパ回路４０で
用いられるＰＭＯＳ型ＦＥＴ４１は、電池３１からの電
流供給をＯＮ−ＯＦＦするためのスイッチであり、トラ
ンジスタ４４及び抵抗４５、４６はＦＥＴ４１を駆動す
るための駆動回路である。即ち、パルス入力端子３５に
数Ｖのパルス電圧が印加されると、トランジスタ４４は
ＯＮする。トランジスタ４４がＯＮするとコレクタ端子
は略０Ｖに引張られ、ＦＥＴ４１のゲート端子電位がソ
ース電位に対してマイナス電位となるので、ＦＥＴ４１
はＯＮする。ＦＥＴ４１がＯＮすると電池３１の電流は
コイル３２及び負荷抵抗３８を通して供給される。そし
て、コイル３２に電流が蓄えられる。

【００４２】次に、ＦＥＴ４１が遮断状態になると、電
池３１が開放され、コイル３２に蓄えられた電流は負荷
抵抗３８及びダイオード４２の経路で放出される。この
コイル３２の逆起電力によって発生する放出電流はダイ
オード４２の順方向電圧がないものと仮定すれば、アー
ス電位に対して放出され、コンデンサ３７で平滑され出
力端子３９に出力される。コイル３２に蓄えられる電流
の大きさと供給時間（ｔ）との関係は、昇圧チョッパ回
路２０で説明した内容と同一であり、説明を省略する。
図５（ｂ）は、降圧チョッパ回路４０の入力端子３５に
印加されるパルス電圧である。また、図５（ｃ）はコン
デンサ３７が無いときのコイル３２の放出電流の波形を
示した。また、図５（ｄ）はコンデンサ３７で平滑され
た時の出力電圧波形である。

【００４３】上述したよに、降圧チョッパ回路４０はト
ランジスタ４４のベース端子に印加するパルス電圧のパ
ルス幅によって出力電圧を降圧することができる。即
ち、パルス幅を広くすれば電池３１の電圧に近くなり、
パルス幅を狭くすれば略０Ｖまで電圧を降下することが
できる。

【００４４】（４）パルス幅制御回路 図６は、パルス幅制御回路５０及びその駆動回路のブロ
ック図である。図６において、符号５１は制御入力端子
であり、オペアンプ５３の非反転入力（＋）に接続され
ている。この制御入力端子５１には、電圧シフト回路２
４の出力信号が入力される。また、符号５２は比較入力
端子であり、オペアンプ５３の反転入力（−）に接続さ
れている。比較入力端子５２には、分圧器８０の出力電
圧が印加される。オペアンプ５３の反転入力（−）と出
力端子間の抵抗５４はオペアンプ５３の利得を低く抑え
るために設けている。また、オペアンプ５３の出力信号
は抵抗５５を介してオペアンプ５６の非反転入力（＋）
に供給される。オペアンプ５６の出力信号は出力端子５
８から出力される。

【００４５】また、オペアンプ５６の反転入力（−）に
は三角波入力端子５７が接続され、三角波入力端子５７
に接続された三角波発振器７９から、出力信号に直流電
圧が重畳された信号が供給されている。オペアンプ５
３、５６の電源端子はＶｂに接続されている。ここで、
パルス幅制御回路６０の動作の説明をする。先ず、比較
入力端子５２に印加される電圧はＢＴＬ増幅器の電源端
子の電圧を分圧器８０で１／Ｇに分圧された電圧であ
る。即ち、電源電圧Ｖｃ＝１２Ｖ、Ｇ＝５と仮定すれ
ば、比較電圧は１２／５＝２．４Ｖとなる。

【００４６】一方、制御入力端子５１に印加される電圧
は、昇圧チョッパ回路３０を動作させ、電源電圧を昇圧
させる時の動作電圧を決めるために設けられた制御電圧
であり、この制御電圧は直流電圧が重畳された絶対値信
号の最大振幅電圧となる。即ち、制御電圧として最大振
幅電圧が２．４Ｖ必要となるので、制御入力端子５１に
印加される電圧は、直流電圧を１．２Ｖとし、絶対値信
号の最大振幅を１．２Ｖとした電圧と仮定する（図中Ｆ
点に示した波形）。先ず、オペアンプ５３の非反転入力
（＋）には、制御電圧として最大振幅電圧が２．４Ｖよ
り僅かに低い電圧が供給され、反転入力（−）には２．
４Ｖの比較電圧が供給された場合を考えると、オペアン
プ５３の出力電圧は略０Ｖになる。そして、この出力電
圧がオペアンプ５６の非反転入力（＋）に供給される。

【００４７】また、オペアンプ５６の反転入力（−）に
印加される三角波電圧は図６（ｂ）に示すように例えば
＋６Ｖから＋９Ｖまで変化する直流電圧が重畳された三
角波電圧と仮定すると、オペアンプ５６の非反転入力
（＋）が略０Ｖなので、出力電圧は略０Ｖになる。次
に、制御入力端子５１に印加する電圧が＋２．４Ｖより
僅か大きくなると、オペアンプ５３の出力電圧は図６
（ｂ）に示した（イ）の電圧を出力すると、オペアンプ
５６の非反転入力（＋）の電圧と、反転入力（−）の三
角波電圧とを比較して、非反転入力（＋）の電圧の方が
高い期間は高い電圧（Ｖｂ）を出力し、反転入力（−）
の電圧の方が高い期間は低い電圧（０Ｖ）を出力する。
この時のオペアンプ５６の出力波形の様子を図６（ｃ）
に示した。

【００４８】また、制御入力端子５１に印加する電圧が
より高くなり、オペアンプ５３の出力電圧が図６（ｂ）
に示した（ロ）の電圧を出力すると、オペアンプ５６の
出力電圧は図６（ｄ）に示したようにパルス幅が（ｃ）
の時よりも広くなって出力される。即ち、パルス幅制御
回路５０は制御入力端子５１及び比較入力端子５２に印
加される電圧の差に応じてパルス幅を変化させ出力ずる
回路である。

【００４９】（５）差動ＮＦＢ回路 図７は差動ＮＦＢ回路６０及び周辺回路を含めたブロッ
ク図である。図７において、符号６１は差動ＮＦＢ回路
６０の一方の入力端子で、負荷抵抗ＲＬのＡ点の信号が
供給される。また符号６２は差動ＮＦＢ回路６０の他方
の入力端子で、負荷抵抗ＲＬのＢ点の信号が供給され
る。入力端子６１に供給された信号は抵抗６４を介して
オペアンプ６３の非反転入力（＋）に供給される。この
非反転入力（＋）端子とアース間には抵抗６５が接続さ
れている。また、入力端子６２に供給された信号は抵抗
６６を介してオペアンプ６３の反転入力（−）に供給さ
れる。この反転入力（−）端子と出力端子間には抵抗６
７が接続されている。そして、オペアンプ６３の出力信
号は出力端子６８から出力される。

【００５０】ここで、差動ＮＦＢ回路６０の動作を説明
する。先ず、ＢＴＬ増幅器装置の入力端子７１に例えば
±０．１２Ｖのオーディオ信号が供給され、このオーデ
ィオ信号がオペアンプ７４で増幅され、最大振幅が±
１．２Ｖで出力（Ｃ点）されたものとする。このオペア
ンプ７４の出力信号は増幅器Ａに供給されると共に、反
転アンプ７６で反転された後、増幅器Ｂに供給される。
増幅器Ａ、Ｂに入力信号が無い（無信号）場合、Ｖｂ＝
Ｖｃ＝１２Ｖと仮定ｓるうと、負荷抵抗ＲＬの両端（Ａ
点及びＢ点）の電圧は、夫々Ｖｃの半分の電圧（中点電
圧）、即ち６Ｖになっている。

【００５１】いま、Ｃ点において、±１．２Ｖの正弦波
の正極（図中斜線）部分だけを考えると、増幅器Ａで増
幅された出力信号（１．２Ｖ×Ｇ＝６Ｖ）によって、Ａ
点の電圧は中点電圧６Ｖを加えた電圧、即ち出力電圧の
振幅分を加えた電圧として＋１２Ｖに変位する。一方、
反転アンプ６によって反転された信号が増幅器Ｂに供給
されると、増幅器Ｂの出力電圧によってＢ点の電圧は中
点電圧から６Ｖを引いた電圧、即ち出力電圧の振幅分を
減じた電圧として０Ｖに変位する。この結果、正弦波の
正極の入力電圧に対して、負荷抵抗ＲＬの両端の電圧は
１２Ｖに変位したことになる。また、同様に−１．２Ｖ
の正弦波の負極部分だけを考えると、Ａ点の電圧は中点
電圧から６Ｖを減じた電圧、即ち、０Ｖに変位し、Ｂ点
の電圧は中点電圧に６Ｖを加えた電圧、即ち１２Ｖに変
位する。

【００５２】この結果Ａ点−Ｂ点間出力には、増幅器
Ａ、Ｂの入力端子に供給された信号に対し、１０（２×
Ｇ）倍されて出力される。Ａ点及びＢ点の電圧は差動Ｎ
ＦＢ回路６０の夫々の入力端子６１、６２に供給され
る。この供給された信号は、抵抗６４及び抵抗６５で分
圧された後にオペアンプ６３の非反転入力（＋）に供給
される。また、同様に入力端子６２に供給された信号は
抵抗６６及び抵抗６７で分圧された後にオペアンプ６３
の反転入力（−）に供給され、非反転入力（＋）に供給
された信号と加算され、出力される。この抵抗６４、６
５による分圧量及び抵抗６６、６７による分圧量は共に
同一に設定され、且つ、ＢＴＬ増幅器装置で必要とする
総合利得（Ｇｔ）の逆数に等しく設定される。

【００５３】即ち、抵抗６５／抵抗６４＝抵抗６７／抵
抗６６＝１／Ｇｔの関係に各抵抗値を設定する。ここで
示された１／Ｇｔの値は、ＢＴＬ増幅器装置全体の帰還
率である。オペアンプ６３の出力電圧は、１／Ｇｔ倍さ
れて出力されるので、オペアンプ７４の反転入力（−）
に帰還される信号の大きさは非反転入力（＋）に入力さ
れたオーディオ信号と同一振幅の信号となる。上述した
ように、オペアンプ７４の非反転入力（＋）には、±
０．１２Ｖのオーディオ信号が供給され、オペアンプ７
４の反転入力（−）には最大振幅が±０．１２Ｖの差動
ＮＦＢ回路６０の出力信号が供給されている。即ち、Ｂ
ＴＬ増幅器の電源電圧に対して増幅器Ａ、Ｂの最大出力
振幅が低い間は、オペアンプ７４の２つの入力端子に供
給される信号の大きさは、常に１対１の関係に維持され
る。

【００５４】しかし、ＢＴＬ増幅器装置の入力端子７１
に±０．１２Ｖ以上のオーディオ信号が入力されると、
正弦波の正極部分は電源電圧で制限され、負極部分はア
ース電位（０Ｖ）で制限を受ける。この結果、増幅器
Ａ、Ｂの出力波形は、図８（ａ）に示すように正弦波の
正負両極対称にクリップされた状態になる。このクリッ
プされた出力信号は、差動ＮＦＢ回路６０に入力され、
オペアンプ６３の出力電圧としてオペアンプ７４の反転
入力（−）に供給される。次に、出力電力を更に大きく
するため、ＢＴＬ増幅器の電源電圧を＋１２Ｖから、例
えば＋２４Ｖに切替えた場合について説明する。

【００５５】増幅器Ａ、Ｂの中点電圧は無信号時のオペ
アンプ７４の出力電圧で固定されているので、電源電圧
Ｖｃを＋２４Ｖに切替えても、無信号時のＡ点及びＢ点
の中点電圧は共に＋６Ｖである。そして、入力端子７１
に供給されたオーディオ信号が増加し、増幅器Ａ，Ｂの
出力振幅が例えば±８Ｖとなった場合は、正弦波の正極
の半サイクルに対して、Ａ点の電圧は中点電圧に８Ｖを
加えた電圧、即ち出力電圧の振幅分を加えた電圧として
１４Ｖに変位する。ここで増幅器Ａ側に表れる出力電圧
について考えると、Ａ点の電圧は電源電圧が＋２４Ｖに
設定しているので、電源電圧で出力電圧が制限されるこ
とはない。一方、Ｂ点の電圧は中点電圧に８Ｖを減じた
電圧として−２Ｖに変位しようとするが、Ｂ点の電圧は
０Ｖ（図８（ｂ）図中（イ）部）で制限される。

【００５６】一方、増幅器Ｂの出力電圧は増幅器Ａの出
力電圧と逆相となるので、図８（Ｃ）に示すような波形
となる。ここで、負荷抵抗ＲＬの両端電圧は差動ＮＦＢ
回路６０を経てオペアンプ７４の反転入力（−）に帰還
され、入力信号が加わっている非反転入力（＋）の信号
と比較される。オペアンプ７４は両入力信号の差の信号
を出力して増幅器Ａ、Ｂに入力され、この入力信号によ
り増幅器Ａ、Ｂ及びトランジスタＱ１〜Ｑ４が駆動され
る。つまり、オペアンプ７４による負帰還回路によっ
て、差動ＮＦＢ回路６０で検出された負荷抵抗ＲＬの両
端電圧が入力信号側に負帰還されることにより、負荷抵
抗ＲＬの両端電圧波形が入力信号波形と相似となるよう
に作用するので、増幅器Ａの出力電圧が制限された部分
（図８（ｂ）のイの部分）に対応する増幅器Ｂの出力電
圧が図８（ｃ）のロ部分のように伸長する。

【００５７】また、増幅器Ｂの出力電圧が制限された部
分（図８（ｃ）のイの部分）に対応する増幅器Ａの出力
電圧が図８（ｂ）のロ部分のように伸長する。このよう
に増幅器ＡとＢが互いにその出力電圧が制限された部分
を補うように作用し、図８（ｂ）と図８（ｃ）を合成し
た出力信号はクリップされることなく入力信号と相似波
形となる。

【００５８】ここで、図１を用いてＢＴＬ増幅器装置の
動作を説明する。本発明による実施例ではＢＴＬ増幅器
装置の入力端子に供給されるオーディオ信号の最大振幅
電圧が±０．１２Ｖを越えた場合、パルス幅制御回路５
０から昇圧チョッパ回路３０に制御信号を出力し、電源
電圧を変化させるように設定している。即ち、昇圧チョ
ッパ回路３０が動作する以前の電源電圧はＶｃ＝１２Ｖ
であるとして、説明する。ＢＴＬ増幅器装置の入力端子
７１に最大振幅が士０．１２Ｖオーディオ信号が供給さ
れ、オペアンプ７４の出力端子（Ｃ点）に、例えば
（１．２Ｖ−Ｖｔｈ／Ｇ）Ｖの信号を出力したと仮定す
る。

【００５９】オペアンプ７４の出力信号は増幅器Ａに供
給されると共に、反転アンプ７６で反転された後、増幅
器Ｂに夫々供給される。この信号は、増幅器Ａ及び増幅
器Ｂで夫々増幅され、±６Ｖの信号として出力される。
また、オペアンプ７４の出力信号は絶対値回路１０に供
給され、絶対値信号に変換される。そして、絶対値回路
１０の出力信号は電圧シフト回路２４に供給される。絶
対値信号には６Ｖ（中点電位）の直流電圧が重畳されて
いるので、電圧シフト回路２４で４．８Ｖ（補正電圧
分）の電圧シフトを行い、更に電源電圧供給分として直
流電圧１００を加算してパルス幅制御回路５０の制御入
力端子５１に供給する。一方、電源電圧の電圧を分圧器
８０で減じた電圧として、２．４Ｖがパルス幅制御回路
５０の比較入力端子５２に供給される。

【００６０】パルス幅制御回路５０の制御入力端子５１
及び比較入力端子５２に供給された電圧は最大振幅電圧
において共に同一電位となるように訂正しており、パル
ス幅制御回路５０の出力電圧は略０Ｖが出力されてい
る。このため、昇圧チョッパ回路３０からの出力電圧は
略電池３１の電圧が電源電圧として供給されている。次
に、ＢＴＬ増幅器装置の入力端子７１に±０．１２Ｖ以
上のオーディオ信号が供給された場合について説明す
る。入力端子７１に供給された信号はオペアンプ７４で
増幅され、更に増幅器Ａ及び増幅器Ｂで増幅され、増幅
器Ａ、Ｂの出力端子に±８Ｖの信号が出力されたものと
する。増幅器Ａ、Ｂの利得はともにＧ＝５としているか
ら、オペアンプ７４の出力端子、即ち、図１中Ｃ点の電
圧は±１．６Ｖとなっている。

【００６１】Ｃ点の電圧は絶対値回路１０で中点電圧に
最大振幅１．６Ｖの絶対値信号が重畳された信号として
出力される。この信号は、電圧シフト回路２４で４．８
Ｖの補正電圧で補正され、更に直流電圧１００（Ｖｔｈ
／Ｇ）が加算されて最大振幅が（２．８＋Ｖｔｈ／Ｇ）
Ｖの電圧がパルス幅制御回路５０の制御入力端子５１に
供給される。つまり、制御入力端子５１にはオペアンプ
７４の出力信号電圧の絶対値を４．８Ｖレベルシフト
し、更に直流電圧（Ｖｔｈ／Ｇ）を加算した電圧が印加
される。この時、比較入力端子５２に印加されている電
圧は２．４Ｖで有るから、パルス幅制御回路５０は制御
入力端子５１と比較入力端子５２に印加された電圧に応
じたパルス幅を有する電圧を出力する。昇圧チョッパ回
路３０はパルス幅制御回路５０から供給されるパルス電
圧によって、ＦＥＴ３３をＯＮ−ＯＦＦし、電池３１電
圧を昇圧し出力する。

【００６２】その結果、増幅器Ａ，ＢとトランジスタＱ
１〜Ｑ４に供給される電源電圧は図１０（ａ）、（ｂ）
に示すように、負荷抵抗ＲＬの一端であるＡ点とＢ点に
おける出力電圧に直流電圧Ｖｔｈだけ昇圧された電圧△
Ｖｃとなる。一方、前述したように、オペアンプ７４は
非反転入力（＋）に加えられた入力信号と反転入力
（−）に加えられた負荷抵抗ＲＬの両端電圧の差に応じ
た信号を出力して増幅器Ａ、Ｂに入力するように負帰還
回路が構成されているので、負荷抵抗ＲＬの両端電圧波
形が入力信号波形と相似となるように作用する。従っ
て、オペアンプ７４の出力電圧は図９（ａ）のように、
増幅器Ａ（Ｂ）の出力電圧が制限された部分に対応する
増幅器Ｂ（Ａ）の出力電圧が伸長されるような波形とな
る。

【００６３】そこで、このようなオペアンプ７４の出力
電圧を絶対値回路１０で絶対値を取り、電圧シフト回路
２４にてレベルシフトをすると図９（ｂ）に示す波形と
なる。この絶対値電圧に電源電圧供給分として直流電圧
（Ｖｔｈ／Ｇ）を加算してパルス幅制御回路５０の制御
入力端子５１に供給することにより、図１０（ａ）に示
すように、増幅器Ｂの出力電圧が制限された部分に対応
する期間において電源電圧Ｖｃは増幅器Ａの出力電圧に
Ｖｔｈ分昇圧された電圧が供給され、この増幅器Ａの出
力電圧は伸長された波形となる。また、図１０（ｂ）に
示すように、増幅器Ａの出力電圧が制限された部分に対
応する期間において電源電圧Ｖｃは増幅器Ｂの出力電圧
にＶｔｈ分昇圧された電圧が供給され、この増幅器Ｂの
出力電圧は伸長された波形となる。

【００６４】そこで、この両者の電圧を合成することに
より負荷抵抗ＲＬの端子電圧は図１０（ｃ）に示すよう
に増幅器Ａ或いはＢによる出力電圧の２倍で、且つ入力
信号と相似する波形の電圧となる。また、昇圧チョッパ
回跨３０に供給されるパルス電圧は、オーディオ信号の
１０〜２０倍の三角波信号から作り出された信号なの
で、昇圧チョッパ回路３０が制御される動作速度はオー
ディオ周波数よりも数倍早い。よって、オーディオ信号
の変化に追従して電源電圧を変化させることができる。

【００６５】図１１は、本発明による第２実施例のブロ
ック図であり、ＢＴＬ増幅器装置の電源電圧供給回路に
降圧チョッパ回路４０を用いた場合の例で示した。図１
に示した第１実施例と異なる点は昇圧チョッパ回路３０
の代わりに降圧チョッパ回路４０を用いた点である。降
圧チョッパ回路４０の動作については既に説明してある
ので、重複を避けるため説明を省略する。また、図１２
は、降圧チョッパ回路４０を自励式で構成した場合の自
励式降圧チョッパ回路４９のブロック図である。この自
励式降圧チョッパ回路４９と図５に示した降圧チョッパ
回路４０と異なる点は、図５の降圧チョッパ回路４０が
図６に示したパルス幅制御回路５０からのパルス幅によ
って電池３１の電圧を昇圧するのに対して、コイル３
２、コンデンサ３７及び負荷抵抗によって決まる自励発
振周波数を用いている点である。

【００６６】即ち、自励発振周波数でＦＥＴ４１をスイ
ッチし、コンデンサ３７に充電し、充電電圧を出力す
る。また、この出力電圧を分圧器８０で分圧させた電圧
と、絶対値回路から供給される電圧とをオペアンプ５９
で比較し、出力電圧をＦＥＴ４１を駆動するトランジス
タ４４に供給する。この自励式降圧チョッパ回路４９は
部品点数が少ないことから、図５の降圧チョッパ回路４
０よりも一般に採用されている。即ち、本発明によるＢ
ＴＬ増幅器装置の第２実施例で図５に示す降圧チョッパ
回路を用いて説明したが、図１２に示した自励式降圧チ
ョッパ回路４９を用いて構成しても同一の効果が得られ
る。

【００６７】図１３は本発明によるＢＴＬ増幅器装置の
第３実施例のブロック図である。第３実施例が第１、第
２実施例と大きく異なる点は電源電圧供給回路部分であ
り、第１、第２実施例と同一部分については同一の符号
を付し、重複を避けるため同一部分に対する説明を省略
する。図１３において、符号３１は第１電源電圧として
の電池であり、この電池３１の正極端子に第２電源電圧
としての電池１１６の負極端子が接続されている。ま
た、電池３１と電池１１６の接続点から第１電源電圧発
生回路としてのダイオード１１５を介してＢＴＬ増幅器
の電源電圧端子に対して電池３１の電圧が供給されてい
る。電池１１６の正極端子とダイオード１１５のカソー
ド端子との間に第１電源電圧発生回路としての半導体ス
イッチ回路１１０が挿入されている。

【００６８】この半導体スイッチ回路１１０はＰＭＯＳ
型ＦＥＴ１１１で構成され、ゲート端子とソース端子間
にバイアス抵抗１１３が接続され、ゲート端子には抵抗
１１４を介して、オペアンプ１１７の出力電圧が供給さ
れる。また、ＦＥＴ１１１のソース端子は電池１１６の
正極端子に接続され、ドレイン端子はＢＴＬ増幅器の電
源電圧端子に接続されている。また、電池３１の正極端
子には新たに設けられた分圧器１１８が接続されてお
り、分圧器１１８の出力電圧は制御信号発生回路として
のオペアンプ１１７の非反転入力端子（＋）に供給され
ている。また、オペアンプ１１７の反転入力端子（−）
には直流電圧１００の電圧が供給されている。尚。電池
３１の略半分の電圧を発生させるためのツェナーダイオ
ード８４に対する電流供給用抵抗８５は電池１１６の正
極側に接続されている。

【００６９】ここで、図１３を用いて本発明による第３
実施例の動作を説明する。先ず、オペアンプ１１７の非
反転入力（＋）に供給される電圧は電池３１の電圧を分
圧器１１８で１／Ｇに分圧された電圧である。即ち、電
池電圧Ｖｂ＝１２Ｖ、Ｇ＝５と仮定しているので、オペ
アンプ１１７の非反転入力（＋）に供給される電圧は１
２／５＝２．４Ｖとなる。一方、オペアンプ１１７の反
転入力（−）に印加される電圧は、絶対値回路１０の出
力電圧を電圧シフト回路２４で電圧シフトし、直流電圧
１００で補正した電圧を供給することになるが、先にパ
ルス幅制御回路の項で説明した条件と同一に設定すれば
良いので、図６図中Ｆ点に示した波形の電圧、即ち最大
振幅電圧２．４Ｖの電圧がオペアンプ１１７の反転入力
（−）に印加される。

【００７０】先ず、オペアンプ１１７の反転入力（−）
の電圧が２．４Ｖより僅かに低い電圧が供給されている
場合、オペアンプ１１７の出力電圧は高い電圧（Ｖｂ）
になるので、抵抗１１４を経てＦＥＴ１１１のゲート端
子に印加された高い電圧によってＦＥＴ１１１はＯＦＦ
する。即ち、半導体スイッチ回路１１０は非導通状態に
なるので、ＢＴＬ増幅器の電源電圧端子は、電池３１の
電圧がダイオード１１５を介して供給されている。ダイ
オード１１５を理想的なものと仮定すれば、ＢＴＬ増幅
器の電源電圧ＶｃはＶｂとなる。次に、オペアンプ１１
７の反転入力（−）に供給される電圧が２．４Ｖより僅
かに高くなると、オペアンプ１１７の出力電圧は低い電
圧（０Ｖ）になり、ＦＥＴ１１１のゲート端子に印加さ
れた低い電圧によってＦＥＴ１１１はＯＮする。

【００７１】半導体スイッチ回路１１０は導通状態にな
り、電池１１６の電圧がＦＥＴ１１１のソースードレイ
ン間を経て出力されるので、電池３１の電圧（Ｖｂ）に
電池１１７の電圧（Ｖｅ）が加算された電圧がＢＴＬ増
幅器の電源電圧（Ｖｃ）になる。例えば電池１１６の電
圧をＶｅ＝１２Ｖとすれば、Ｖｃ＝Ｖｂ＋Ｖｅ＝１２Ｖ
＋１２Ｖ＝２４Ｖとなる。この時、ダイオード１１５の
カソード端子の電圧は２４Ｖに成っているので、ダイオ
ード１１５はＯＦＦ状態になり、ＢＴＬ増幅器の電源電
圧は電池３１、電池１１６及び半導体スイッチ回路１１
０の経路で２４Ｖが供給される。

【００７２】図１４は本発明によるＢＴＬ増幅器装置の
第４実施例のブロック図である。第４実施例が第３実施
例と異なる点は電池１１６の代わりにＤＣ−ＤＣコンバ
ータ９０を用いた点であり、動作については第３実施例
と同一である。図１４において、電池３１の正極側にＤ
Ｃ−ＤＣコンバータ９０の入力端子が接続され、ＤＣ−
ＤＣコンバータ９０の出力端子は半導体スイッチ回路１
１０のソース端子に接続されている。ＤＣ−ＤＣコンバ
ータ９０の出力電圧をＶｆ（２４Ｖ）とすれば、Ｖｃ＝
Ｖｂ＋Ｖｆ＝１２Ｖ＋２４Ｖ＝３６Ｖとなる。

【００７３】本発明の第３、第４実施例によるＢＴＬ増
幅器装置の電源電圧の変化の様子を図１５に示した。図
１５（ａ）及び（ｂ）は図中Ａ点及びＢ点とＶｃとの関
係を示し、また、図１５（ｃ）はＡ−Ｂ間の出力電圧の
関係を示した。図１５に示すように増幅器Ａ、Ｂの出力
電圧が第１電源電圧としての電池３１の電圧を越える瞬
間に半導体スイッチ回路１１０がＯＮして、第２電源電
圧としての電池１１６の電圧を加算し、ＢＴＬ増幅器装
置の電源電圧を高い電圧に切替えている。即ち、増幅器
Ａ、Ｂの出力電圧が電池３１の電圧（Ｖｂ）を越えてい
る間は、ＢＴＬ増幅器装置の電源電圧はＶｂ＋Ｖｅ＝２
４Ｖ或いはＶｂ＋Ｖｆ＝３６Ｖとする高い電圧が継続出
力される。この様子を示したものが、図１５（ａ）及び
（ｂ）である。

【００７４】図１６は本発明によるＢＴＬ増幅器装置の
第５実施例のブロック図である。図１６に示す第５実施
例は第３実施例と大きく異なる点は半導体スイッチ回路
１１０の代わりに半導体可変素子回路１２０を用いたこ
とである。図１６において、半導体可変素子回路１２０
はＰＭＯＳ型ＦＥＴ１２１とトランジスタ１２４とで構
成されている。ＦＥＴ１２１のゲート端子とソース端子
間には抵抗１２２が接続され、ゲート端子には抵抗１２
３を介して、トランジスタ１２４のコレクタ端子が接続
されている。トランジスタ１２４のエミッタ端子はアー
スされ、ベース端子はオペアンプ１１７の出力端子に接
続されている。そして、ＦＥＴ１２１のソース端子は電
池１１６の正極端子に接続され、ＦＥＴ１２１のドレイ
ン端子はＢＴＬ増幅器の電源電圧端子に接続されてい
る。また、電池３１と電池１１６の接続点からダイオー
ド１１５によってダイオード１１５を介してＢＴＬ増幅
器の電源電圧端子に対して電池３１の電圧が供給されて
いる。

【００７５】ＢＴＬ増幅器の電源電圧端子に接続されて
いる分圧器８０の出力電圧はオペアンプ１１７の反転入
力（−）に供給される。また、オペアンプ１１７の非反
転入力端子には直流電圧１００の電圧が供給されてい
る。ここで、本発明によるＢＴＬ増幅器装置の第５実施
例の動作を説明する。オペアンプ１１７の反転入力
（−）及び非反転入力（＋）に供給される電圧の関係
は、上述した他の実施例の動作条件と同じであるが、説
明を分かり易くするため、半導体可変素子回路１２０が
ＯＦＦしており、ＢＴＬ増幅器の電源電圧が電池３１か
らダイオード１１５を経て供給されているものと仮定す
る。また、ダイオード１１５を理想的なものと仮定して
説明しているので、ＢＴＬ増幅器の電源電圧は電池３１
の電圧（Ｖｂ）が供給される。

【００７６】オペアンプ１１７の反転入力（−）に供給
される電圧は分圧器８０によって１／Ｇに分圧された電
圧である。即ち、１２Ｖ／５＝２．４Ｖである。そし
て、オペアンプ１１７の非反転入力（＋）の電圧が２．
４Ｖより僅かに低い電圧が供給されている場合、オペア
ンプ１１７の出力電圧は低い電圧（０Ｖ）になるので、
トランジスタ１２４はＯＦＦし、ＦＥＴ１２１のゲート
端子の電圧が高い電圧（Ｖｂ）に成ることにより、ＦＥ
Ｔ１２１はＯＦＦする。ＦＥＴ１２１がＯＦＦすること
によって、電池１１６の電圧がＢＴＬ増幅器の電源電圧
端子側に供給されることはない。即ち、ＢＴＬ増幅器の
電源電圧端子には電池３１の電圧がダイオード１１５を
介して供給されている。

【００７７】次に、オペアンプ１１７の非反転入力
（＋）に供給される電圧が２．４Ｖより僅かに高くなる
と、オペアンプ１１７の出力電圧は高い電圧（Ｖｂ）に
なり、トランジスタ１２４はＯＮする。この結果、ＦＥ
Ｔ１２１のゲート端子の電圧はソース電圧よりも低くな
り、ＦＥＴ１２１はＯＮ状態になり、ＦＥＴ１２１のソ
ース・ドレイン間のインピーダンス（抵抗値）が小さく
なる。ＦＥＴ１２１のソース・ドレイン間の抵抗値が小
さくなることにより、電池１１６の電流は、ソース・ド
レイン間の抵抗値に応じて、ＢＴＬ増幅器の電源電圧端
子側に流入する。すると、ＢＴＬ増幅器の電源電圧は電
池３１の電圧より高く成る。この電源電圧は分圧器８０
によってオペアンプ１１７の入力端子に負帰還されるの
で、電源電圧の増加を監視することになる。

【００７８】より具体的な事例として、オペアンプ１１
７の非反転入力（＋）に供給される電圧が例えば３．０
Ｖになった場合について考えると、オペアンプ１１７の
出力電圧が高い電圧になり、トランジスタ１２４及びＦ
ＥＴ１２１はＯＮになる。そして、半導体可変素子回路
１２０の抵抗値が小さく成ることによって、電池１１６
の電流がＢＴＬ増幅器の電源電圧端子側に流入し、電源
電圧端子の電圧を高くする。そして、電源電圧端子の電
圧が１５Ｖに至る時、即ち、分圧器８０の出力電圧が１
５／５＝３．０Ｖとなった時、オペアンプ１１７、半導
体可変素子回路１２０及び分圧器８０とで構成される負
帰還回路は安定状態になる。

【００７９】即ち、ＢＴＬ増幅器の電源電圧は１２Ｖか
ら１５Ｖに高められたことになる。また、オペアンプ１
１７の非反転入力（＋）に供給される電圧が例えば４．
０Ｖになった場合について考えると、前述の動作と同様
にトランジスタ１２４及びＦＥＴ１２１をＯＮ状態にな
り、半導体可変素子回路１２０の出力電圧が２０Ｖに至
る時、即ち、分圧器８０の出力電圧が２０／５＝４．０
Ｖとなった時、オぺアンプ１１７、半導体可変素子回路
１２０及び分圧器８０とで構成される負帰還回路は安定
状態になる。

【００８０】図１７は本発明によるＢＴＬ増幅器装置の
第６実施例のブロック図である。第６実施例が第５実施
例と大きく異なる点は電池１１６の代わりにＤＣ−ＤＣ
コンバータ９０を用いた点であり、その他の動作は第５
実施例と同一であり説明を省略する。上述したように、
本発明の第５及び第６実施例によるＢＴＬ増幅器装置に
おいて、オペアンプ７４の出力電圧を絶対値回路１０で
絶対値を取り、電圧シフト回路２４にてレベルシフトを
する。そして、電源電圧供給分として直流電圧（Ｖｔｈ
／Ｇ）を加算した電圧をオペアンプ１１７の非反転入力
端子（＋）に供給し、これを電源供給回路の制御電圧に
することにより、増幅器Ａ、Ｂの出力端子に出力される
出力信号に応じて、ＢＴＬ増幅器の電源電圧端子の電圧
をＶｂからＶｅ（Ｖｆ）まで直線的に可変し、供給する
ことができる。そして、この時、増幅器Ａ、Ｂの出力端
子Ａ点及びＢ点と電源電圧（Ｖｃ）との関係は前述した
第１実施例で説明した図１０に示した動作をする。

【００８１】図２０は本発明によるＢＴＬ増幅器装置の
第７実施例のブロック図である。第７実施例が第１又は
第２実施例と大きく異なる点は、ＢＴＬ増幅器装置の電
源電圧供給回路に昇降圧チョッパ回路１５０を用いたこ
とである。本発明によるＢＴＬ増幅器装置の第７実施例
の動作を説明する前に、昇降圧チョッパ回路１５０の動
作を図２１を用いて説明する。図２１（ａ）に示すよう
に、電池３１がＰＭＯＳ型ＦＥＴ４１のソース端子に接
続され、ドレイン端子とアース間にはコイル３２が接続
されている。また、ドレイン端子には、ダイオード４２
のカソード側が接続され、アノード側は出力端子３９に
接続されると共に、コンデンサ３７及び負荷抵抗３８を
介してアースされている。

【００８２】ＦＥＴ４１のゲート端子にはトランジスタ
４４のコレクタ端子が接続され、ゲート端子とソース端
子間にはバイアス抵抗４５が接続されている。また、ト
ランジスタ４４のエミッタ端子はアースに接続され、ベ
ース端子は抵抗４６を介してアースされると共に、抵抗
４７を介して入力端子３５に接続されている。ここで、
図２１（ａ）を用いて昇降圧チョッパ回路１５０の動作
を説明するが、昇圧チョッパ回路３０又は降圧チョッパ
回路４０で説明した部分については重複を避けるため説
明を省略する。図２１（ｂ）は、パルス幅制御回路５０
で作られたパルス信号であり、昇降圧チョッパ回路１５
０の入力端子３５に供給される。トランジスタ４４が導
通している間、ＦＥＴ４１がＯＮし、電池３１の電流が
コイル３２に供給され、蓄えられる。

【００８３】その後、トランジスタ４４がＯＦＦし、Ｆ
ＥＴ４１が遮断されると、コイル３２に蓄えられた電流
はコイル３２の逆起電力となって抵抗３８を介し、図中
矢印の方向に流れるので、出力端子３８には電池３１の
極性に対して負電圧が発生する。図２１（ｃ）はコンデ
ンサ３７が無いときの出力端子３８に生じた出力電圧の
様子を示し、（ｄ）はコンデンサ３７によって平滑され
た時の出力電圧の波形を示している。昇降圧チョッパ回
路１５０は、ＦＥＴ４１が遮断されると電池３１がコイ
ル３２が切離されるので、コイル３２の逆起電力の大き
さは、コイル３２に供給される時間が長ければ、電池３
１の電圧の略２〜３倍程度の逆起電力（−２〜−３Ｖ
ｂ）が発生するが、時間が短い場合やパルス電圧が供給
されない場合は、略０Ｖの出力電圧となる。このため、
増幅器に供給する電源電圧（−Ｖｃ）の最小電圧（−Ｖ
ｃｍｉｎ）を設定し、この−Ｖｃｍｉｎを得るために必
要となるパルス幅を有するパルス電圧を常に供給する必
要がある。

【００８４】では、本発明によるＢＴＬ増幅器装置の第
７実施例の動作を図２０を用いて説明する。図２０に示
すように、昇降圧チョッパ回路１５０の電源として電池
３１の正電圧を供給する場合は、昇降圧チョッパ回路１
５０の出力電圧は負電圧が発生するので、回路全体を負
電圧にするためツェナーダイオード８４を他の実施例と
は逆向きにし、且つツェナーダイオード８４に対し抵抗
８５を介して昇降圧チョッパ回路１５０の出力端子３９
から負電圧を供給している。ここで得られたツェナー電
圧を仮に−Ｖｚとする。また、上述したように昇降圧チ
ョッパ回路１５０は常にパルス電圧が必要であることか
ら、図２０に示すようにパルス幅制御回路５０の制御入
力端子５１（図６に示す。）にダイオード１５１及び電
池１５２からなる固定電圧回路を設けている。

【００８５】この固定電圧回路の電圧は図６（ｂ）に示
す、例えば図中に示す（イ）電圧に相当する電圧値に設
定する。即ち、パルス幅制御回路５０の制御入力端子５
１は入力信号により変動する電圧が絶対値回路１０、電
圧シフト回路２４及び直流電圧１００から供給される
が、上述した（イ）電圧に相当する電圧値に達するまで
は固定電圧凹路の電圧に固定されているため、パルス幅
制御回路５０の出力は図６（ｃ）に示すパルス幅の信号
が出力される。そして、入力信号が大きくなり、絶対値
回路１０、電圧シフト回路２４及び直流電圧１００によ
る電圧値が固定電圧回路の電圧値以上になると、この電
圧に従って（イ）から（ロ）電圧に至る電圧変化が生
じ、パルス幅が変化したパルス信号が出力される。

【００８６】図２２はＢＴＬ増幅器装置の出力信号と電
源電圧（−Ｖｃ）の関係を示したもので、電源電圧が制
御される最小電圧（−Ｖｃｍｉｎ）を例えば−６Ｖとす
ればツェナーダイオード８４のツェナー電圧は略−３Ｖ
に設定されている。そして、出力信号が大きくなると、
電源電圧（−Ｖｃ）は制御され、電池３１の電圧値（Ｖ
ｂ）の略２〜３倍に相当する電圧まで、出力信号に追従
して制御される。

【００８７】図２３は本発明の第８実施例のブロック図
である。第１乃至第７実施例では、１つの増幅器に１種
類の電源電圧供給回路を用いた場合として説明している
が、第８実施例では、第１実施例の図１を例にすれば、
絶対値回路１０と電圧シフト回路２４との間に最大値検
出回路２００を追加挿入し、１つの電源電圧供給回路で
複数の増幅器に対応させるように構成している。即ち、
図２３は、電源電圧供給回路として共通に用いられる昇
圧チョッパ回路３０、電池３１、パルス幅制御回路５
０、三角波発振器７９、分圧器８０等の回路ブロック
や、電池３１から抵抗８５を介してツェナーダイオード
８４に電流を供給して得たオペアンプ等の固定電源（コ
ンデンサ８３を含む）回路に、ＢＴＬ基本回路３００を
２つ設けた２チャネルの場合の事例を示している。

【００８８】第１実施例の動作説明で述べたように、負
荷抵抗ＲＬに発生した最大振幅が、供給されている電源
電圧Ｖｃを越えた場合は、オペアンプ７４の出力電圧は
図９に示したように最大振幅が電源電圧を越えない場合
の出力電圧よりも大きく伸長される。図２３に示すよう
に、図中上部に配置したＢＴＬ基本回路３００ａを例え
ばＲチャネルに、下部に配置したＢＴＬ基本回路３００
ｂをＬチャネルとした場合、片方のチャネルの最大振幅
が電源電圧を越えた場合は、ＢＴＬ基本回路３００に設
けられた絶対値回路１０ａ又は１０ｂの出力電圧に差が
生じる。即ち、負荷抵抗ＲＬに発生した最大振幅が電源
電圧を越えた側のチャネルは、歪みを発生しており、よ
り大きな電源電圧を必要としている。しかも、歪みが発
生しているチャネル側の絶対値回路１０の出力電圧は、
歪みが発生していない反対チャネルの絶対値回路１０の
出力電圧よりも大きくなっている。

【００８９】各ＢＴＬ基本回路３００にもけられた２つ
の絶対値回路１０ａ、１０ｂの出力電圧を本発明に実施
例で新たに設けた最大値検出回路２００に供給し、各絶
対値回路１０ａ、１０ｂの出力電圧の内、値が大きい方
の出力電圧値で電圧シフト回路２４を制御するが第８実
施例である。この最大値検出回路２００の回路構成を図
２４に示した。図２４に示すように最大値検出回路２０
０は、例えば複数のダイオードと抵抗によって構成され
るＯＲ回路である。図２４に示すように、最大値検出回
路２００には、複数のダイオード２０３〜２０Ｎと抵抗
２０２が設けられていて、例えば絶対値回路１０ａから
供給された電圧が、他の各絶対値回路１０ｂ〜１０ｎか
ら供給された電圧の中で最大値を示した場合は、ダイオ
ード２０３のカソード端子、即ち最大値検出回路２００
の出力端子２０１の出力電圧は、他の絶対値回路１０ｂ
〜１０ｎから各ダイオード２０３〜２０Ｎのカソード端
子に発生する電圧よりも高くなるので、各ダーイオード
２０３〜２０ＮはＯＦＦ状態になり、検出回路２００の
出力端子２０１の出力電圧は、絶対値回路１０ａから供
給された電圧となる。尚、最大検出回路２００はトラン
ジスタやＩＣ等によりアナログＯＲ回路で構成しても良
い。

【００９０】図２３において、上述したように例えば，
音楽信号としてＲチャネル用ＢＴＬ基本回路３００ａの
入力端子７１ａよりもＬチャネル用ＢＴＬ基本回路３０
０ｂの入力端子７１ｂ側に大きな信号が入力され、ＢＴ
Ｌ基本回路３００ｂの負荷抵抗ＲＬｂの両端に発生した
出力振幅の最大値が電源電圧Ｖｃの越える場合は、仮に
Ｒチャネル用ＢＴＬ基本回路３００ａ側の負荷抵抗ＲＬ
ａの両端に発生した出力振幅が小さい場合であっても、
ＢＴＬ基本回路３００ｂに設けられたオペアンプ７４ｂ
の出力電圧は図９（ａ）のように、増幅器Ａｂ（Ｂｂ）
の出力電圧が制限された部分に対応する増幅器Ｂｂ（Ａ
ｂ）の出力電圧が伸長されたような波形となる。そこ
で、このようなオペアンプ７４ｂの出力電圧を絶対値回
路１０ｂで絶対値を取り、電圧シフト回路２４にてレベ
ルシフトすると図９（ｂ）に示す波形となる。

【００９１】そして、絶対値回路１０ｂの出力電圧は、
新たに設けられた最大値検出回路２００に供給される。
また、Ｒチャネル用ＢＴＬ基本回路３００ａ側の絶対値
回路１０ａからも出力電圧が最大値検出回路２００に供
給されるが、絶対値回路１０ａの出力電圧よりも絶対値
回路１０ｂの出力電圧が高くなり、最大値検出回路２０
０の動作により、絶対値回路１０ｂの出力電圧値が、電
圧シフト回路２４に供給され、更に直流電圧１００を加
算して、パルス幅制御回路５０に供給することによっ
て、Ｌチャネル用ＢＴＬ基本回路３００ｂが必要とする
電源電圧Ｖｃになるように、ＢＴＬ増幅器装置全体の電
源電圧が制御される。本発明による第８実施例は、２チ
ャネルの場合で説明したが、２チャネルに限らず、４チ
ャネル等、その他の多チャネルＢＴＬ増幅器にも適用で
きることは勿論である。また、かかる第８実施例による
多チャネルＢＴＬ増幅器を図１３、図１４、図１６、図
１７に示す実施例に適用しても良い。図２５は図１３の
構成に適用した第９実施例を示している。

【００９２】本発明のＢＴＬ増幅器装置の第１から第８
実施例において、各回路素子が理想状態で動作している
ものと仮定して説明した。実際には、例えばトランジス
タのコレクターエミッタ間電圧、即ち、トランジスタが
導通状態の時に生じるコレクターエミッタ間電圧Ｖｃｅ
は、電源電圧に対して無効となる電圧である。例えば、
Ｖｃｅ＝１Ｖとすれば、正弦波の正極の半サイクル時の
Ｑ２とＱ４がＯＮするので、無効電圧は２Ｖになり、電
源電圧が１２Ｖの時は最大出力振幅は１０Ｖしか出力す
ることが出来ない。このため、直流電圧１００で用いる
補正電圧（Ｖｔｈ／Ｇ）は、この無効電圧を含んだ電圧
で設定する必要がある。即ち、直流電圧１００で作り出
す補正電圧（Ｖｔｈ／Ｇ）は、出力される最大振幅が何
Ｖから、電源電圧の制限を受けるかを決める電圧なの
で、絶対値回路１０の入力信号の最大振幅と、電源電圧
の制限を受ける時の最大出力電圧との関係で設定され
る。

【００９３】また、昇圧チョッパ回路３０において、入
力端子にパルス電圧が供給されない時は、ダイオード３
６が導通状態になっているので、ダイオード３６の順方
向電圧（Ｖｄ＝０．６Ｖ）だけ出力電圧が低下してい
る。この電圧は昇圧チョッパ回路３０における無効電圧
となる。また、第３実施例から第６実施例に用いた電源
供給用ダイオード１１５においても同様に、ダイオード
１１５の順方向電圧（Ｖｄ＝０．６Ｖ）だけ出力電圧が
低下している。即ち、電源電圧は１２Ｖ−０．６Ｖ＝１
１．４Ｖである。そして、この電圧が利得分の１（１／
Ｇ）されるので、分圧器８０或いは分圧器１１８の出力
電圧は２．４Ｖではなく、２．２８Ｖである。そして、
これらの電圧の差分として０．１２Ｖを半導体スイッチ
回路１１０及び半導体可変素子回路１２０における補正
電圧として設定する必要がある。本発明の実施例で用い
た直流電圧１００は上述したように、回路素子が有する
全ての無効電圧を考慮して設定するものである。

【００９４】また、本発明によるＢＴＬ増幅器装置の第
１、第２及び第７、第８実施例で図２に示す絶対値回路
で説明したが、絶対値回路の代わりにダイオードブリッ
ジ等による両波整流回路を用いて構成しても良いし、Ｃ
点側及び反転アンプ７６側（Ｄ点）に夫々ダイオードに
よる半波整流回路を設け、夫々の出力電圧を合成して得
られる信号を用いて構成してもほぼ同一の効果が得られ
る。この時の出力信号は、直流電圧が重畳されていない
ので、電圧シフト回路で新たな補正電圧を設定する必要
がある。

【００９５】また、本発明によるＢＴＬ増幅器装置の第
２実施例で図５に示す降圧チョッパ回路を用いて説明し
たが、図１２に示した自励式降圧チョッパ回路を用いて
構成しても同一の効果が得られる。

【００９６】また、本発明によるＢＴＬ増幅器装置の第
１、第２及び第７、第８実施例において電池を用いた例
で説明したがＶｂとして直流が供給されるものであれ
ば、電池に限定されるものではない。また、１電源によ
る回路構成で説明したが、±２電源によって回路を構成
しても本発明の効果を失うものではない。

【００９７】本発明によるＢＴＬ増幅器装置において、
第１、第２及び第７、第８実施例ではパルス幅制御回路
５０による昇圧チョッパ回路３０及び降圧チョッパ回路
４０の応答速度、また、第３から第６実施例ではオペア
ンプ１１７による半導体スイッチ１１０及び半導体可変
素子回路１２０の応答速度は高速に応答するよう回路定
数を設定しているが、高域周波数領域において上記応答
速度が遅れ、電源電圧の変化が出力信号の変化に追従し
ない場合は、高域周波数領域における応答動作を変更す
る回路を設けることで対応することが出来る。図１８
（ａ）はオペアンプを用いた周波数特性コントロール回
路１３０を示した。周波数特性コントロール回路１３０
はオペアンプ１３１の出力端子から反転入力端子への帰
還抵抗１３２とコンデンサ１３３及び抵抗１３４とでラ
グリードフィルタを構成している。

【００９８】周波数特性コントロール回路１３０の周波
数特性を図１８（ｂ）に示した。図１８（ｂ）は縦軸に
周波数特性コントロール回路１３０の利得を、また、横
軸に周波数を示している。図１８（ｂ）に示すように、
例えば１０ｋＨｚ以上の周波数に対して、必要とする利
得を持たせている。この周波数特性コントロール回路１
３０を絶対値回路１０の入力側（オペアンプ７４の出力
と絶対値回路１０の入力間）に挿入することによって、
低域周波数領域では上述したように動作するが、高域周
波数領域においては増幅器Ａ、Ｂの入力信号よりも利得
が高く設定されているため、当初設定した制御電圧
（２．４Ｖ）よりも早い時期に電源電圧の制御が開始さ
れることになる。即ち、高域周波数領域における動作時
期の遅れを補正することが可能と成る。尚、周波数特性
コントロール回路１３０は絶対値回路１０の出力側（絶
対値回路１０の出力と電圧シフト回路２４の入力間）に
接続しても同様の効果が得られる。

【００９９】また、図１９（ａ）は波形整形回路１４０
を示している。この波形整形回路１４０は、ダイオード
１４１によって半波整流した信号をコンデンサ１４３に
充電すると共に、抵抗１４２で放電させるもので、波形
整形回路１４０の入力端子に供給された信号が図１９
（ｂ）に示すように低域周波数の場合は、図１９（ｃ）
に示すように入力信号と略同一の出力信号が得られる。
しかし、入力信号として図１９（ｄ）に示すような高域
周波数が供給されると、波形整形回路１４０のコンデン
サ１４３及び抵抗１４２の定数によって図１９（ｅ）の
ように放電特性が遅れる。即ち、ダイオード１４１によ
って半波整流するときのアタックタイムよりも、抵抗１
４２を経て放電する際のリカバリタイムを大きく設定す
ることにより、高域周波数領域での出力電圧波形の追従
が遅れ、平均振幅電圧が低域周波数領域に比べて高く成
る。このため、波形整形回路１４０を直流電圧１００の
出力端子側に挿入することによって、高域周波数領域に
おいて放電特性の遅れが生じているので、電源電圧の偏
位を出力信号のピーク値に近い状態に常に維持させるの
で高域周波数領域の信号に対し、電源電圧の制御が遅れ
て出力波形を欠落させることがない。

【０１００】

【発明の効果】本発明の第１実施例のＢＴＬ増幅器装置
によれば、出力電圧が電源電圧で制限を受ける以上の入
力信号に対してだけ、電源電圧を昇圧チョッパ回路によ
って昇圧して供給するようにしたので、低出力時は昇圧
チョッパ回路の消費電力が少ない、低消費で効率の良い
ＢＴＬ増幅器装置を提供することができる。また、本発
明の第２実施例のＢＴＬ増幅器装置によれば、低出力時
には電源電圧を下げる様に構成したので、低消費で効率
の良いＢＴＬ増幅器装置を提供することができる。

【０１０１】また、本発明の第３、第４実施例のＢＴＬ
増幅器装置によれば、出力電圧が第１電源電圧の電圧で
制限を受ける以上の入力信号に対してだけ、第２電源電
圧を供給するようにしたので、低出力時は第１電源電圧
だけで動作し、第２電源電圧による消費電力が少ない、
低消費で効率の良いＢＴＬ増幅器装置を提供することが
できる。

【０１０２】また、本発明の第５、第６実施例のＢＴＬ
増幅器装置によれば、出力電圧が第１電源電圧の電圧で
制限を受ける以上の入力信号に対して、出力電圧に追従
するように必要とする電源電圧を第２電源電圧から供給
するようにしたので、低消費で効率の良いＢＴＬ増幅器
装置を提供することができる。

【０１０３】また、本発明の第７実施例のＢＴＬ増幅器
装置によれば、電源電圧を電池電圧以下の電圧に設定
し、出力電圧が電源電圧で制限を受けた場合には、電池
電圧以下の電圧から電池電圧以上の電圧まで連続的に電
源電圧を変化させ供給することが可能となり、低出力時
の消費電力を低く抑え、且つ高出力時においても低消費
で効率の良いＢＴＬ増幅器装置を提供することができ
る。

【０１０４】また、本発明の第８、９実施例のＢＴＬ増
幅器装置によれば、最大値検出回路２００を設けること
によって、複数の増幅器に対して１つの電源電圧制御回
路を設ければ良く、回路構成が簡単になる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるＢＴＬ増幅器装置の
ブロック図。

【図２】本発明に用いた絶対値回路及び電圧シフト回路
のブロック図。

【図３】本発明に用いた昇圧チョッパ回路のブロック
図。

【図４】昇圧チョッパ回路の出力波形図。

【図５】本発明に用いた降圧チョッパ回路のブロック
図。

【図６】本発明に用いたパルス幅制御回路のブロック
図。

【図７】本発明に用いた差動ＮＦＢ回路のブロック図。

【図８】ＢＴＬ増幅器装置の電源電圧を変化させた時の
出力電圧波形図。

【図９】出力信号がクリップした時に入力側に帰還され
る信号波形図。

【図１０】本発明の第１実施例によるＢＴＬ増幅器装置
の電源電圧変動と出力電圧の関係を示した図。

【図１１】本発明の第２実施例によるＢＴＬ増幅器装置
のブロック図。

【図１２】自励式降圧チョッパ回路のブロック図。

【図１３】本発明の第３実施例によるＢＴＬ増幅器装置
のブロック図。

【図１４】本発明の第４実施例によるＢＴＬ増幅器装置
のブロック図。

【図１５】本発明の第３実施例によるＢＴＬ増幅器装置
の電源電圧変動と出力電圧の関係を示した図。

【図１６】本発明の第５実施例によるＢＴＬ増幅器装置
のブロック図。

【図１７】本発明の第６実施例によるＢＴＬ増幅器装置
のブロック図。

【図１８】周波数特性コントロール回路及び周波数特性
図。

【図１９】波形整形回路及び周波数領域における入・出
力信号の関係図。

【図２０】本発明の第７実施例によるＢＴＬ増幅器装置
のブロック図。

【図２１】本発明に用いた昇降圧チョッパ回路のブロッ
ク図。

【図２２】本発明の第７実施例によるＢＴＬ増幅器装置
の電源電圧変動と出力電圧の関係を示した図。

【図２３】本発明の第８実施例によるＢＴＬ増幅器装置
のブロック図。

【図２４】本発明の第８実施例によるＢＴＬ増幅器装置
に用いられる、最大値検出回路のブロック図。

【図２５】本発明の第９実施例によるＢＴＬ増幅器装置
のブロック図。

【図２６】従来例におけるＢＴＬ増幅器装置のブロック
図。

【符号の説明】

１０・・・絶対値回路 ２４・・・電圧シフト回路 ３０・・・昇圧チョッパ回路 ３１、１５２・・・電池 ４０・・・降圧チョッパ回路 ４９・・・自励式降圧チョッパ回路 ５０・・・パルス幅制御回路 ６０・・・差動ＮＦＢ回路 ７１・・・入力端子 ７２、８１、８２、８５・・・抵抗 ７３、８３・・・コンデンサ ７４・・・オペアンプ ７６・・・反転アンプ ７９・・・三角波発振回路 ８０・・・分圧器 ８４・・・ツェナーダイオード ９０・・・ＤＣ−ＤＣコンバータ １００・・直流電圧 １１０・・半導体スイッチ回路 １２０・・半導体可変素子回路 １３０・・周波数特性コントロール回路 １４０・・波形整形回路 １５０・・昇降圧チョッパ回路 １５１・・ダイオード ２００・・最大値検出回路 ３００・・ＢＴＬ基本回路３００ Ｑ１、２、３、４・・・トランジスタ Ａ、Ｂ・・・増幅器 ＲＬ・・・負荷抵抗

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 3/72 H02M 3/155 H02M 7/5387

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号と前記入力信号を反転した信号
   がそれぞれ供給されるＢＴＬ構成の第１、第２増幅器
   と、制御信号を発生する制御信号発生回路と、 前記 制御信号に応じた出力電圧を発生し、前記出力電圧
   を前記第１、第２増幅器に対して電源電圧として供給す
   る電源電圧供給回路と、前記電源電圧に応じた出力電圧を前記制御信号発生回路
   に帰還させる帰還回路と、 前記第１、第２増幅器の出力間に接続された負荷と、 前記負荷の両端の電圧を検出する負荷電圧検出回路と、 前記負荷電圧検出回路よりの出力電圧を前記入力信号側
   に負帰還する負帰還回路と、 前記負帰還回路の出力電圧の絶対値を出力する絶対値回
   路とを備え、前記制御信号発生回路は、前記絶対値回路よりの出力電
   圧と前記帰還回路よりの出力電圧との差電圧に基づき前
   記制御信号を発生することを特徴とするＢＴＬ増幅器装
   置。
2. 【請求項２】 請求項１記載のＢＴＬ増幅器装置におい
   て、前記電源電圧供給回路は昇圧型チョッパ回路より構
   成され、前記昇圧型チョッパ回路は、 直流電圧源と、 一端が前記直流電圧源の一端に接続されたコイルと、 前記コイルの他端と前記直流電圧源の他端との間に接続
   された開閉手段と、 前記コイルの他端の前記出力電圧が導出される出力端子
   間に直列接続されたダイオードと、 前記出力端子と前記直流電圧源の他端に接続され前記コ
   イルに発生した逆起電力を蓄えるコンデンサとを備え、 前記制御信号発生回路は、前記制御信号として絶対値回
   路よりの出力電圧と前記帰還回路よりの出力電圧との差
   電圧に応じたパルス幅の制御信号を発生し、前記開閉手
   段は、前記パルス幅制御信号のパルス幅に応じた時間で
   開閉することにより前記コンデンサに蓄えられた電圧に
   前記逆起電力を重畳した電圧を出力することを特徴とす
   るＢＴＬ増幅器装置。
3. 【請求項３】 請求項１記載のＢＴＬ増幅器装置におい
   て、前記電源電圧供給回路は降圧型チョッパ回路より構
   成され、前記降圧型チョッパ回路は、 直流電圧源と、 前記直流電圧源の一端と前記電源電圧が導出される出力
   端子間に直列接続された開閉手段およびコイルと、 前記開閉手段とコイルの接続点と前記直流電圧源の他端
   との間に接続されたダイオードと、 前記出力端子と前記直流電圧源の他端との間に接続され
   前記コイルに発生した逆起電力を蓄えるコンデンサとを
   備え、 前記制御信号発生回路は、絶対値回路よりの出力電圧と
   前記帰還回路よりの出力電圧との差電圧に応じたパルス
   幅の制御信号を発生し、前記開閉手段は前記パルス幅制
   御信号のパルス幅に応じた時間で開閉することにより前
   記コンデンサに蓄えられた電圧を出力することを特徴と
   するＢＴＬ増幅器装置。
4. 【請求項４】 請求項１記載のＢＴＬ増幅器装置におい
   て、前記負帰還回路は演算増幅器を有し、前記演算増幅
   器の非反転入力に入力信号が印加され、反転入力に前記
   負荷電圧検出回路の電圧が印加されることを特徴とする
   ＢＴＬ増幅器装置。
5. 【請求項５】 前記電源電圧供給回路は、第１電源電圧
   を発生し前記第１電源電圧を前記第１、第２増幅器に対
   して常時供給する第１電源電圧発生回路および第２電源
   電圧を発生し、前記制御信号に応じて前記第１電源電圧
   に前記第２電源電圧を加算した電圧を前記第１、第２増
   幅器に電源電圧として供給する第２電源電圧発生回路と
   を有することを特徴とする請求項１に記載のＢＴＬ増幅
   器装置。
6. 【請求項６】 請求項５記載のＢＴＬ増幅器装置におい
   て、前記電源電圧供給回路は、 極性を異に直列接続された第１、第２電池と、 前記第１、第２電池の共通接続点に一端が接続されたダ
   イオードと、 前記第２電池の前記共通接続点と反対側の他端と前記ダ
   イオードの他端との間に接続された半導体可変抵抗素子
   とを備え、 前記第１電池を前記第１電源電圧発生回路とし、前記第
   ２電池と半導体可変抵抗素子により前記第２電源電圧発
   生回路を構成し、前記絶対値回路よりの出力電圧と前記
   帰還回路よりの出力電圧との差電圧に基づき前記制御信
   号発生回路によって発生される前記制御信号の出力電圧
   によって前記半導体可変抵抗素子の抵抗値を制御するよ
   うにしたことを特徴とするＢＴＬ増幅器装置。
7. 【請求項７】 請求項５記載のＢＴＬ増幅器装置におい
   て、前記電源電圧供給回路は、前記第１電源電圧発生回路である 第１電池と、 前記第１電池の電圧を入力電圧とするＤＣ−ＤＣコンバ
   ータと、 前記第１電池の一端に接続されたダイオードと、 前記ＤＣ−ＤＣコンバータの出力端と前記ダイオードの
   他端間に接続された半導体可変抵抗素子とを備え、 前記第１電池、ＤＣ−ＤＣコンバータ、半導体可変抵抗
   素子により前記第２電源電圧発生回路を構成し、前記絶
   対値回路よりの出力電圧と前記帰還回路よりの出力電圧
   との差電圧に基づき前記制御信号発生回路によって発生
   される前記制御信号の出力電圧によって前記半導体可変
   抵抗素子の抵抗値を制御するようにしたことを特徴とす
   るＢＴＬ増幅器装置。
8. 【請求項８】 請求項１または５において、前記負帰還
   回路の出力と前記絶対値回路との間または前記絶対値回
   路と前記制御信号発生回路との間に接続され前記負帰還
   回路の出力電圧における高域成分を上昇せしめる周波数
   特性制御回路を備えたことを特徴とするＢＴＬ増幅器装
   置。
9. 【請求項９】 請求項１または５において、前記絶対値
   回路よりの出力電圧におけるリカバリタイムをアタック
   タイムより遅くして出力する波形整形回路を備えたこと
   を特徴とするＢＴＬ増幅器装置。
10. 【請求項１０】 請求項１記載のＢＴＬ増幅器装置にお
    いて、前記電源電圧供給回路は昇降圧型チョッパ回路よ
    り構成され、前記昇降圧型チョッパ回路は、 直流電圧源と、 前記直流電圧源の一端と前記電源電圧が導出される出力
    端子間に直列接続された開閉手段およびダイオードと、 前記開閉手段と前記ダイオードとの接続点と直流電圧源
    の他端との間に接続されたコイルと、 前記出力端子と前記直流電圧源の他端との間に接続され
    前記コイルに発生した逆起電力を蓄えるコンデンサとを
    備え、 前記制御信号発生回路は、前記絶対値回路よりの出力電
    圧と前記帰還回路よりの出力電圧との差電圧に応じたパ
    ルス幅の制御信号を発生し、前記開閉手段は前記パルス
    幅制御信号のパルス幅に応じた時間で開閉することによ
    り前記コンデンサに蓄えられた電圧を出力することを特
    徴とするＢＴＬ増幅器装置。
11. 【請求項１１】 入力信号と前記入力信号を反転した信
    号がそれぞれ供給されるＢＴＬ構成の第１、第２増幅器
    と、前記第１、第２増幅器の出力間に接続された負荷よ
    り構成されるＢＴＬ増幅器を複数備えたＢＴＬ増幅器装
    置において、制御信号を発生する制御信号発生回路と、 前記 制御信号に応じた出力電圧を発生し、前記出力電圧
    を前記複数のＢＴＬ増幅器の第１、第２増幅器に対し電
    源電圧として供給する電源電圧供給回路と、前記電源電圧に応じた出力電圧を前記制御信号発生回路
    に帰還させる帰還回路と、 前記複数のＢＴＬ増幅器のそれぞれの負荷の両端電圧を
    検出する複数の負荷電圧検出回路と、 前記複数の負荷電圧検出回路よりの各電圧を対応するＢ
    ＴＬ増幅器の前記入力信号側にそれぞれ負帰還する複数
    の負帰還回路と、 前記複数の負帰還回路の各出力電圧の絶対値を出力する
    複数の絶対値回路と、 前記複数の絶対値回路よりの各出力電圧の中で最も大き
    な電圧を選択して出力する最大電圧検出回路とを備え、 前記制御信号発生回路は、前記最大電圧検出回路よりの
    出力電圧と前記帰還回路よりの出力電圧との差電圧に基
    づき前記制御信号を発生することを特徴とするＢＴＬ増
    幅器装置。
12. 【請求項１２】 請求項１１記載のＢＴＬ増幅器装置に
    おいて、前記最大電圧検出回路は、前記複数の絶対値回
    路よりの各出力電圧を入力とするＯＲ回路であることを
    特徴とするＢＴＬ増幅器装置。