JP2001186771A - チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 - Google Patents

Abstract

(57)【要約】 【課題】 貫通電流を防止して充電効率を高めることが
できるチョッパ回路、チョッパ回路の制御方法、チョッ
パ式充電回路、電子機器及び計時装置を提供する。 【解決手段】 ＮチャンネルＦＥＴＮ１、Ｎ２を制御す
る貫通電流防止回路２０は、クロック信号に基づいて短
絡期間を設定し、短絡期間にＰチャンネルＦＥＴＰ１、
Ｐ２がオフの場合は、短絡期間が終了するまでＮチャン
ネルＦＥＴＮ１、Ｎ２をオンにし、ＰチャンネルＦＥＴ
Ｐ１、Ｐ２にチャタリングが発生している場合は、Ｎチ
ャンネルＦＥＴＮ１、Ｎ２を強制的に一定期間オフにす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チョッパ回路、チ
ョッパ回路の制御方法、チョッパ式充電回路、電子機器
及び計時装置に関する。

【０００２】

【従来の技術】発電機によって発電された交流電力をコ
ンデンサや電池に充電する充電回路として、チョッパ式
充電回路が知られている。図１２は、従来のチョッパ式
充電回路の回路図である。このチョッパ式充電回路１
は、クロック信号ＣＬを出力する発振回路２と、交流発
電機ＡＧの出力端子Ａ、Ｂの電圧と電源の電圧Ｖｄｄを
比較するコンパレータＣＯＭ１、ＣＯＭ２と、コンパレ
ータＣＯＭ１、ＣＯＭ２の出力信号ＳＰ１、ＳＰ２とク
ロック信号ＣＬとを論理積演算するアンド回路３とを備
えて構成される。また、チョッパ式充電回路１は、充電
電流を蓄電する大容量コンデンサ４と、コンパレータＣ
ＯＭ１、ＣＯＭ２の出力信号ＳＰ１、ＳＰ２によってオ
ン・オフが制御されるＰチャンネルＦＥＴＰ１、Ｐ２
と、アンド回路３の出力信号ＳＮによってオン・オフが
制御されるＮチャンネルＦＥＴＮ１、Ｎ２とを備えて構
成される。ここで、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４
は、各々ＰチャンネルＦＥＴＰ１、Ｐ２及びＮチャンネ
ルＦＥＴＮ１、Ｎ２の寄生ダイオードである。

【０００３】次に、このチョッパ式充電回路１の動作を
図１３に示すタイミングチャートを用いて説明する。図
１３において、時刻ｔａまでの出力端子Ａ、Ｂの電圧は
電源Ｖｄｄ以下であり、時刻ｔａまでのコンパレータＣ
ＯＭ１、ＣＯＭ２の出力信号ＳＰ１、ＳＰ２はＨレベル
に維持されている場合を想定している。また、時刻ｔａ
までのＰチャンネルＦＥＴＰ１、Ｐ２はオフ状態になっ
ている場合を想定している。時刻ｔａにおいてクロック
信号ＣＬがＨレベルになると、アンド回路３の出力信号
ＳＮがＨレベルになるため、ＮチャンネルＦＥＴＮ１、
Ｎ２はオン状態になる。これによって、交流発電機Ａ
Ｇ、ＮチャンネルＦＥＴＮ１、Ｎ２が短絡されることと
なる。具体的に説明すると、交流発電機ＡＧの起電圧に
応じて、例えば、出力端子Ａが出力端子Ｂに対して正電
位になると、図１２において符号αで示されるように、
電流ｉ１が、交流発電機ＡＧ→ＮチャンネルＦＥＴＮ１
→ＮチャンネルＦＥＴＮ２という経路で流れる。

【０００４】次に、時刻ｔｂにおいてクロック信号ＣＬ
がＬレベルになると、アンド回路３の出力信号ＳＮがＬ
レベルになるため、ＮチャンネルＦＥＴＮ１、Ｎ２はオ
フ状態になる。これによって、前述の電流経路が遮断さ
れる。この場合、クロック信号ＣＬがＨレベルの期間
（以下「短絡期間」という。）に短絡経路を流れた電流
によって交流発電機ＡＧの発電コイルのインダクタンス
にエネルギーが蓄積される。そして、このエネルギーに
よって出力端子Ａの電圧が昇圧される。次に、時刻ｔｃ
において出力端子Ａの電圧が大容量コンデンサ４の端子
電圧Ｖｄｄ以上に昇圧されると、コンパレータＣＯＭ１
の出力信号ＳＰ１はＬレベルに切り換わる。これによ
り、ＰチャンネルＦＥＴＰ１はオン状態に切り換わる。
この結果、図１２において符号βで示されるように、充
電電流ｉ２が、ＮチャンネルＦＥＴＮ２のダイオードＤ
４→交流発電機ＡＧ→ＰチャンネルＦＥＴＰ１→大容量
コンデンサ４という経路で流れる。そして、大容量コン
デンサ４が充電される。

【０００５】充電が継続されることによって、発電コイ
ルのインダクタンスに蓄えられたエネルギーが徐々に放
出される。そして、充電電流ｉ２は徐々に減少する。そ
の後、出力端子Ａの電圧が大容量コンデンサ４の端子電
圧Ｖｄｄ以下になると、コンパレータＣＯＭ１の出力信
号ＳＰ１はＨレベルになり、ＰチャンネルＦＥＴＰ１は
オフ状態に切り換わる。これにより、前述の充電経路が
遮断される。すなわち、出力端子Ａの電圧が大容量コン
デンサ４の端子電圧Ｖｄｄ以下になるまではアンド回路
３によりＮチャンネルＦＥＴＮ１、Ｎ２がオフ状態に維
持されるため、充電が継続される。さらに、交流発電機
ＡＧの発電量が大きく、かつ、発電コイルのインダクタ
ンスに蓄えられたエネルギーが大きい場合には、短絡期
間に移行した後も充電が継続されるため、充電時間が長
くなり、その分短絡期間が浸食されることになる。な
お、交流発電機ＡＧに起電圧が発生して出力端子Ｂが出
力端子Ａに対して正電位になった場合には、前述の短絡
経路を流れる電流ｉ１の方向が逆になり、出力端子Ｂの
電圧が昇圧される。この結果、充電電流ｉ２が、Ｎチャ
ンネルＦＥＴＮ１のダイオードＤ３→交流発電機ＡＧ→
ＰチャンネルＦＥＴＰ２→大容量コンデンサ４という経
路で流れ、大容量コンデンサ４が充電される。

【０００６】このように、従来のチョッパ式充電回路１
は、クロック信号に基づいて回路の短絡と昇圧とを繰り
返し行うことにより、発電量が小さく一定でない交流発
電機の起電圧をチョッパ電圧に変換して大容量コンデン
サを充電している。また、チョッパ式充電回路１は、発
電コイルのインダクタンスに蓄えられたエネルギーが大
きい場合や、入力エネルギーが大きい場合には、チョッ
パの短絡期間を禁止して非チョッパ動作での充電を優先
して行う。このチョッパ／非チョッパ動作切り替えによ
る充電によって、大容量コンデンサが効率よく充電され
る。

【０００７】

【発明が解決しようとする課題】ところで、このような
電界効果トランジスタの両端電圧をコンパレータで比較
する構成からなる一方向性ユニットを用いたチョッパ式
充電回路においては、電界効果トランジスタのソース、
ドレイン間の導通抵抗（オン抵抗）をなるべく小さな値
にすることが充電経路の損失を低減させて充電効率を向
上させる手法として考えられる。しかし、この導通電流
が小さい場合には電界効果トランジスタのソース、ドレ
イン間の電圧が低くなる。したがって、コンパレータの
入力端の電位が閾値以下になって電界効果トランジスタ
がオフ状態に切り換わった後に、ダイオードの順方向電
圧降下によってコンパレータの両入力端の電位差が上昇
し、電界効果トランジスタがすぐにオン状態に切り換わ
るという動作が繰り返されることになる。このように低
電流導通時においては、電界効果トランジスタがオン・
オフを繰り返すというチャタリングの現象が生じる。

【０００８】すなわち、図１３に示されるタイミングチ
ャートの時刻ｔｄにおいて、出力端子Ａの電圧が大容量
コンデンサ４の端子電圧Ｖｄｄ以下になると、コンパレ
ータＣＯＭ１の出力信号ＳＰ１がＨレベルになり、Ｐチ
ャンネルＦＥＴＰ１がオフ状態になる。しかし、コンパ
レータＣＯＭ１の出力信号ＳＰ１がＨレベルに切り換わ
る直前（時刻ｔｄ近傍）にＰチャンネルＦＥＴＰ１を流
れる充電電流ｉ２は小さいため、ＰチャンネルＦＥＴＰ
１のオン抵抗による電圧降下は小さい。このため、信号
ＳＰ１がＨレベルになってＰチャンネルＦＥＴＰ１がオ
フ状態に切り換わると、ダイオードＤ１の順方向電圧降
下によってコンパレータＣＯＭ１の両入力端の電位差が
上昇する。そして、時刻ｔｅにおいて、コンパレータＣ
ＯＭ１の出力信号ＳＰ１は短時間でＬレベルに立ち下が
る（図１３（ｃ））。すなわち、ＰチャンネルＦＥＴＰ
１がオンの場合とオフの場合とで、コンパレータＣＯＭ
１の両入力端の電位差が異なるため、信号ＳＰ１の信号
レベルがＨレベルとＬレベルに頻繁に切り換わる。した
がって、ＰチャンネルＦＥＴＰ１が頻繁にオンとオフと
を繰り返すというチャタリングの現象が生ずる。

【０００９】このようなチャタリングの現象が、図１３
に示されるようにクロック信号ＣＬがＨレベルの期間
（短絡期間）に生じた場合には、信号ＳＰ１の信号レベ
ルの切り換わりに応じてアンド回路３の出力信号ＳＮの
信号レベルは切り換わる。つまり、ＮチャンネルＦＥＴ
Ｎ１、Ｎ２はオンとオフとを頻繁に繰り返す。このと
き、図１３（ｃ）、（ｄ）に示されるように、アンド回
路３の出力信号ＳＮの信号レベルが切り換わるタイミン
グは、アンド回路３の遅れ時間によって信号ＳＰ１の信
号レベルが切り換わるタイミングより若干遅れることに
なる。このため、チャタリングの現象が短絡期間に生じ
た場合は、ＰチャンネルＦＥＴＰ１とＮチャンネルＦＥ
ＴＮ１、Ｎ２の両方がオン状態になる期間（図１３に示
される期間ｄｔ）が生じる。この場合、出力端子Ａ、Ｂ
の電圧は大容量コンデンサ４の正側電圧Ｖｄｄ以下にな
っているため、図１３（ｂ）において符号γで示される
ように、大容量コンデンサ４から貫通電流が流れてしま
い、充電効率が低下する。

【００１０】また、図１４に、このチョッパ式充電回路
１に流れる電流の波形図（図１４（Ａ））と、その拡大
波形図（図１４（Ｂ））を示す。両図に示されるよう
に、波形中心ＧＮＤを基準に上側に示される貫通電流
は、波形中心ＧＮＤを基準に下側に示される充電電流に
比べて大きいことが判る。このため、特に充電期間が短
い場合には、充電により得られる充電量より貫通電流に
よる放電量が多くなり、充電効率が著しく低下すること
になる。

【００１１】そこで本発明は前述した事情を鑑みてなさ
れたものであり、貫通電流を防止して充電効率を高める
ことができるチョッパ回路、チョッパ回路の制御方法、
チョッパ式充電回路、これらを用いた電子機器及び計時
装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明における発明は、
上記課題を解決するため、請求項１記載の構成は、発電
機によって発電される起電力をチョッパ電圧に変換し、
そのチョッパ電圧を第１のラインと第２のラインとの間
に発生させるチョッパ回路において、前記第１のライン
の電圧と前記発電機の起電力が供給される入力端子の電
圧とを比較する起電圧検出用の比較部と、前記第１のラ
インと前記入力端子との間に設けられ、前記入力端子の
電圧が所定の電圧以上の場合は、一方向に電流を流す充
電用のスイッチ部と、前記第２のラインと前記入力端子
との間に設けられ、スイッチ素子と、前記スイッチ素子
に並列接続された一方向に電流を流す一方向性素子とを
有する閉ループ用のスイッチ部と、前記閉ループ用のス
イッチ部のスイッチ素子を制御する制御部とを備え、前
記制御部は、クロック信号に基づいて短絡期間を設定
し、前記短絡期間に前記充電用のスイッチ部がオフの場
合は、前記短絡期間が終了するまで前記閉ループ用のス
イッチ部のスイッチ素子をオンにする閉ループ制御部
と、前記充電用のスイッチ部にチャタリングが発生して
いる場合は、前記閉ループ用のスイッチ部のスイッチ素
子を強制的に一定期間オフにする閉ループ禁止部とを有
することを特徴としている。

【００１３】請求項２記載の構成は、電源の電力をチョ
ッパ電圧に変換し、そのチョッパ電圧を第１のラインと
第２のラインとの間に発生させるチョッパ回路におい
て、前記第１のラインの電圧と前記電源の電力が供給さ
れる入力端子の電圧とを比較する起電圧検出用の比較部
と、前記第１のラインと前記入力端子との間に設けら
れ、前記入力端子の電圧が所定の電圧以上の場合は、一
方向に電流を流す充電用のスイッチ部と、前記第２のラ
インと前記入力端子との間に設けられ、スイッチ素子
と、前記スイッチ素子に並列接続された一方向に電流を
流す一方向性素子とを有する閉ループ用のスイッチ部
と、前記閉ループ用のスイッチ部のスイッチ素子を制御
する制御部とを備え、前記制御部は、クロック信号に基
づいて短絡期間を設定し、前記短絡期間に前記充電用の
スイッチ部がオフの場合は、前記短絡期間が終了するま
で前記閉ループ用のスイッチ部のスイッチ素子をオンに
する閉ループ制御部と、前記充電用のスイッチ部にチャ
タリングが発生している場合は、前記閉ループ用のスイ
ッチ部のスイッチ素子を強制的に一定期間オフにする閉
ループ禁止部とを有することを特徴としている。

【００１４】請求項３記載の構成は、請求項１または請
求項２記載のチョッパ回路において、前記閉ループ禁止
部は、前記短絡期間に前記充電用のスイッチ部がオンか
らオフになったことを検出することによりチャタリング
が発生していると判定し、チャタリングが発生している
と判定した場合は、前記閉ループ用のスイッチ部のスイ
ッチ素子を強制的にオフにするオフ制御部と、少なくと
も次の短絡期間になる前に、前記オフ制御部による前記
閉ループ用スイッチ部のスイッチ素子のオフを解除する
オフ解除部とを有することを特徴としている。

【００１５】請求項４記載の構成は、請求項３記載のチ
ョッパ回路において、前記閉ループ禁止部は、前記充電
用のスイッチ部が一定期間オフになったことを検出する
ことにより充電が終了したと判定する充電終了判定部を
更に有し、前記充電終了判定部により充電が終了したと
判定されると、前記オフ制御部による前記閉ループ用ス
イッチ部のスイッチ素子のオフが解除されることを特徴
としている。

【００１６】請求項５記載の構成は、請求項１または請
求項２記載のチョッパ回路において、前記閉ループ禁止
部は、前記充電用のスイッチ部がオンからオフになった
ことを検出することによりチャタリングが発生している
と判定し、チャタリングが発生していると判定した場合
は、前記閉ループ用のスイッチ部のスイッチ素子を強制
的にオフにするオフ制御部と、前記充電用のスイッチ部
が一定期間オフになったことを検出することにより充電
が終了したと判定し、充電が終了したと判定した場合
は、前記オフ制御部による前記閉ループ用スイッチ部の
スイッチ素子のオフを解除する充電終了検出部とを有す
ることを特徴としている。

【００１７】請求項６記載の構成は、請求項１乃至請求
項５のいずれかに記載のチョッパ回路において、前記第
２のラインと前記入力端子と対の関係にある他の入力端
子との間に設けられ、前記他の入力端子の電圧が所定の
電圧以上の場合は、前記閉ループ用のスイッチ部のスイ
ッチ素子をオンにする第２の制御部を更に具備すること
を特徴としている。

【００１８】請求項７記載の構成は、請求項１乃至請求
項５のいずれかに記載のチョッパ回路において、前記閉
ループ用のスイッチ部に並列接続された第２の充電用の
スイッチ部を更に有し、前記第２の充電用のスイッチ部
は、前記入力端子と対の関係にある他の入力端子の電圧
に応じて接続状態が切り換わることを特徴としている。

【００１９】請求項８記載の構成は、請求項１乃至請求
項７のいずれかに記載のチョッパ回路において、前記充
電用のスイッチ部は、前記起電圧検出用の比較部の比較
結果に基づいて制御されるスイッチ素子と、前記スイッ
チ素子に並列接続された一方向に電流を流す一方向性素
子とを有することを特徴としている。

【００２０】請求項９記載の構成は、請求項１乃至請求
項７のいずれかに記載のチョッパ回路において、前記充
電用のスイッチ部は、ダイオードであることを特徴とし
ている。

【００２１】請求項１０記載の構成は、交流発電機によ
って発電される起電力をチョッパ電圧に変換して第１の
ラインと第２のラインとの間に発生させるチョッパ回路
において、前記第１のラインの電圧と前記交流発電機の
起電力が供給される一方の入力端子の電圧とを比較する
第１の比較部と、前記第１のラインと前記一方の入力端
子との間に設けられ、前記一方の入力端子の電圧が所定
の電圧以上の場合は、一方向に電流を流す第１のスイッ
チ部と、前記第１のラインの電圧と前記交流発電機の起
電力が供給される他方の入力端子の電圧とを比較する第
２の比較部と、前記第１のラインと前記他方の入力端子
との間に設けられ、前記他方の入力端子の電圧が所定の
電圧以上の場合は、一方向に電流を流す第２のスイッチ
部と、前記第２のラインと前記一方の入力端子との間に
設けられ、スイッチ素子と、前記スイッチ素子に並列接
続された一方向に電流を流す一方向性素子とを有する第
３のスイッチ部と、前記第２のラインと前記他方の入力
端子との間に設けられ、スイッチ素子と、前記スイッチ
素子に並列接続された一方向に電流を流す一方向性素子
とを有する第４のスイッチ部と、前記第３及び第４のス
イッチ部のスイッチ素子を制御する制御部とを備え、前
記制御部は、クロック信号に基づいて短絡期間を設定
し、前記短絡期間に前記第１及び第２のスイッチ部がオ
フの場合は、前記短絡期間が終了するまで前記第３及び
第４のスイッチ部のスイッチ素子をオンにする閉ループ
制御部と、前記第１及び第２のスイッチ部にチャタリン
グが発生している場合は、前記第３及び第４のスイッチ
部のスイッチ素子を強制的に一定期間オフにする閉ルー
プ禁止部とを有することを特徴としている。

【００２２】請求項１１記載の構成は、交流電源の電力
をチョッパ電圧に変換し、そのチョッパ電圧を第１のラ
インと第２のラインとの間に発生させるチョッパ回路に
おいて、前記第１のラインの電圧と前記交流電源の電力
が供給される一方の入力端子の電圧とを比較する第１の
比較部と、前記第１のラインと前記一方の入力端子との
間に設けられ、前記一方の入力端子の電圧が所定の電圧
以上の場合は、一方向に電流を流す第１のスイッチ部
と、前記第１のラインの電圧と前記交流電源の電力が供
給される他方の入力端子の電圧とを比較する第２の比較
部と、前記第１のラインと前記他方の入力端子との間に
設けられ、前記他方の入力端子の電圧が所定の電圧以上
の場合は、一方向に電流を流す第２のスイッチ部と、前
記第２のラインと前記一方の入力端子との間に設けら
れ、スイッチ素子と、前記スイッチ素子に並列接続され
た一方向に電流を流す一方向性素子とを有する第３のス
イッチ部と、前記第２のラインと前記他方の入力端子と
の間に設けられ、スイッチ素子と、前記スイッチ素子に
並列接続された一方向に電流を流す一方向性素子とを有
する第４のスイッチ部と、前記第３及び第４のスイッチ
部のスイッチ素子を制御する制御部とを備え、前記制御
部は、クロック信号に基づいて短絡期間を設定し、前記
短絡期間に前記第１及び第２のスイッチ部がオフの場合
は、前記短絡期間が終了するまで前記第３及び第４のス
イッチ部のスイッチ素子をオンにする閉ループ制御部
と、前記第１及び第２のスイッチ部にチャタリングが発
生している場合は、前記第３及び第４のスイッチ部のス
イッチ素子を強制的に一定期間オフにする閉ループ禁止
部とを有することを特徴としている。

【００２３】請求項１２記載の構成は、請求項１０また
は請求項１１記載のチョッパ回路において、前記閉ルー
プ禁止部は、前記短絡期間に前記充電用のスイッチ部が
オンからオフになったことを検出することによりチャタ
リングが発生していると判定し、チャタリングが発生し
ていると判定した場合は、前記第３及び第４のスイッチ
部のスイッチ素子を強制的にオフにするオフ制御部と、
少なくとも次の短絡期間になる前に、前記オフ制御部に
よる前記第３及び第４スイッチ部のスイッチ素子のオフ
を解除するオフ解除部とを有することを特徴としてい
る。

【００２４】請求項１３記載の構成は、請求項１２記載
のチョッパ回路において、前記閉ループ禁止部は、前記
第１及び第２のスイッチ部が一定期間オフになったこと
を検出することにより充電が終了したと判定する充電終
了判定部を更に有し、前記充電終了判定部により充電が
終了したと判定されると、前記オフ制御部による前記第
３及び第４スイッチ部のスイッチ素子のオフが解除され
ることを特徴としている。

【００２５】請求項１４記載の構成は、請求項１３記載
のチョッパ回路において、前記閉ループ禁止部は、前記
第１または第２のスイッチ部がオンからオフになったこ
とを検出することによりチャタリングが発生していると
判定し、チャタリングが発生していると判定した場合
は、前記第３及び第４のスイッチ部のスイッチ素子を強
制的にオフにするオフ制御部と、前記第１及び第２のス
イッチ部が一定期間オフになったことを検出することに
より充電が終了したと判定し、充電が終了したと判定し
た場合は、前記オフ制御部による前記第３及び第４スイ
ッチ部のスイッチ素子のオフを解除する充電終了検出部
とを有することを特徴としている。

【００２６】請求項１５記載の構成は、請求項１０乃至
請求項１４のいずれかに記載のチョッパ回路において、
前記第１のスイッチ部は、前記第１の比較部の比較結果
に基づいて制御されるスイッチ素子と、前記スイッチ素
子に並列接続された一方向に電流を流す一方向性素子と
を有し、前記第２のスイッチ部は、前記第２の比較部の
比較結果に基づいて制御されるスイッチ素子と、前記ス
イッチ素子に並列接続された一方向に電流を流す一方向
性素子とを有することを特徴としている。

【００２７】請求項１６記載の構成は、請求項１０乃至
請求項１４のいずれかに記載のチョッパ回路において、
前記第１及び第２のスイッチ部は、それぞれダイオード
であることを特徴としている。

【００２８】請求項１７記載の構成は、請求項１乃至請
求項１６のいずれかに記載のチョッパ回路において、前
記第１のラインは高電圧側ラインであり、前記第２のラ
インは低電圧側ラインであることを特徴としている。

【００２９】請求項１８記載の構成は、請求項１乃至請
求項１６のいずれかに記載のチョッパ回路において、前
記各スイッチ素子は、電界効果トランジスタであり、前
記各一方向性素子は、前記電界効果トランジスタの寄生
ダイオードであることを特徴としている。

【００３０】請求項１９記載の構成は、第１のラインの
電圧と発電機の起電力が供給される入力端子の電圧とを
比較する起電圧検出用の比較回路と、前記第１のライン
と前記入力端子との間に設けられ、前記入力端子の電圧
が所定の電圧以上の場合は、一方向に電流を流す充電用
のスイッチ回路と、前記第２のラインと前記入力端子と
の間に設けられ、スイッチ素子と、前記スイッチ素子に
並列接続された一方向に電流を流す一方向性素子とを有
する閉ループ用のスイッチ回路と、前記閉ループ用のス
イッチ回路のスイッチ素子を制御する制御回路とを備
え、前記発電機の起電力をチョッパ電圧に変換し、その
チョッパ電圧を前記第１のラインと前記第２のラインと
の間に発生させるチョッパ回路の制御方法において、前
記制御回路は、クロック信号に基づいて短絡期間を設定
し、前記短絡期間に前記充電用のスイッチ回路がオフの
場合は、前記短絡期間が終了するまで前記閉ループ用の
スイッチ回路のスイッチ素子をオンにし、前記充電用の
スイッチ回路にチャタリングが発生している場合は、前
記閉ループ用のスイッチ回路のスイッチ素子を強制的に
一定期間オフにすることを特徴としている。

【００３１】請求項２０記載の構成は、第１のラインの
電圧と電源の電力が供給される入力端子の電圧とを比較
する起電圧検出用の比較回路と、前記第１のラインと前
記入力端子との間に設けられ、前記入力端子の電圧が所
定の電圧以上の場合は、一方向に電流を流す充電用のス
イッチ回路と、前記第２のラインと前記入力端子との間
に設けられ、スイッチ素子と、前記スイッチ素子に並列
接続された一方向に電流を流す一方向性素子とを有する
閉ループ用のスイッチ回路と、前記閉ループ用のスイッ
チ回路のスイッチ素子を制御する制御回路とを備え、前
記電源の電力をチョッパ電圧に変換し、そのチョッパ電
圧を前記第１のラインと前記第２のラインとの間に発生
させるチョッパ回路の制御方法において、前記制御回路
は、クロック信号に基づいて短絡期間を設定し、前記短
絡期間に前記充電用のスイッチ回路がオフの場合は、前
記短絡期間が終了するまで前記閉ループ用のスイッチ回
路のスイッチ素子をオンにし、前記充電用のスイッチ回
路にチャタリングが発生している場合は、前記閉ループ
用のスイッチ回路のスイッチ素子を強制的に一定期間オ
フにすることを特徴としている。

【００３２】請求項２１記載の構成は、請求項１９また
は請求項２０記載のチョッパ回路の制御方法において、
前記制御回路は、前記短絡期間に前記充電用のスイッチ
回路がオンからオフになったことを検出することにより
チャタリングが発生していると判定し、チャタリングが
発生していると判定した場合は、前記閉ループ用のスイ
ッチ回路のスイッチ素子を強制的にオフにし、少なくと
も次の短絡期間になる前に、前記閉ループ用スイッチ回
路のスイッチ素子のオフを解除することを特徴としてい
る。

【００３３】請求項２２記載の構成は、請求項２１記載
のチョッパ回路の制御方法において、前記制御回路は、
前記充電用のスイッチ回路が一定期間オフになったこと
を検出することにより充電が終了したと判定し、充電が
終了したと判定すると、前記閉ループ用スイッチ回路の
スイッチ素子のオフを解除することを特徴としている。

【００３４】請求項２３記載の構成は、請求項１９また
は請求項２０記載のチョッパ回路の制御方法において、
前記制御回路は、前記充電用のスイッチ回路がオンから
オフになったことを検出することによりチャタリングが
発生していると判定し、チャタリングが発生していると
判定した場合は、前記閉ループ用のスイッチ回路のスイ
ッチ素子を強制的にオフにし、前記充電用のスイッチ回
路が一定期間オフになったことを検出することにより充
電が終了したと判定し、充電が終了したと判定した場合
は、前記閉ループ用スイッチ回路のスイッチ素子のオフ
を解除することを特徴としている。

【００３５】請求項２４記載の構成は、第１のラインの
電圧と交流発電機の起電力が供給される一方の入力端子
の電圧とを比較する第１の比較回路と、前記第１のライ
ンと前記一方の入力端子との間に設けられ、前記一方の
入力端子の電圧が所定の電圧以上の場合は、一方向に電
流を流す第１のスイッチ回路と、前記第１のラインの電
圧と前記交流発電機の起電力が供給される他方の入力端
子の電圧とを比較する第２の比較回路と、前記第１のラ
インと前記他方の入力端子との間に設けられ、前記他方
の入力端子の電圧が所定の電圧以上の場合は、一方向に
電流を流す第２のスイッチ回路と、前記第２のラインと
前記一方の入力端子との間に設けられ、スイッチ素子
と、前記スイッチ素子に並列接続された一方向に電流を
流す一方向性素子とを有する第３のスイッチ回路と、前
記第２のラインと前記他方の入力端子との間に設けら
れ、スイッチ素子と、前記スイッチ素子に並列接続され
た一方向に電流を流す一方向性素子とを有する第４のス
イッチ回路と、前記第３及び第４のスイッチ回路のスイ
ッチ素子を制御する制御回路とを備え、前記交流発電機
の起電力をチョッパ電圧に変換し、そのチョッパ電圧を
前記第１のラインと前記第２のラインとの間に発生させ
るチョッパ回路の制御方法において、前記制御回路は、
クロック信号に基づいて短絡期間を設定し、前記短絡期
間に前記第１及び第２のスイッチ回路がオフの場合は、
前記短絡期間が終了するまで前記第３及び第４のスイッ
チ回路のスイッチ素子をオンにし、前記第１及び第２の
スイッチ回路にチャタリングが発生している場合は、前
記第３及び第４のスイッチ回路のスイッチ素子を強制的
に一定期間オフにすることを特徴としている。

【００３６】請求項２５記載の構成は、第１のラインの
電圧と交流電源の電力が供給される一方の入力端子の電
圧とを比較する第１の比較回路と、前記第１のラインと
前記一方の入力端子との間に設けられ、前記一方の入力
端子の電圧が所定の電圧以上の場合は、一方向に電流を
流す第１のスイッチ回路と、前記第１のラインの電圧と
前記交流電源の電力が供給される他方の入力端子の電圧
とを比較する第２の比較回路と、前記第１のラインと前
記他方の入力端子との間に設けられ、前記他方の入力端
子の電圧が所定の電圧以上の場合は、一方向に電流を流
す第２のスイッチ回路と、前記第２のラインと前記一方
の入力端子との間に設けられ、スイッチ素子と、前記ス
イッチ素子に並列接続された一方向に電流を流す一方向
性素子とを有する第３のスイッチ回路と、前記第２のラ
インと前記他方の入力端子との間に設けられ、スイッチ
素子と、前記スイッチ素子に並列接続された一方向に電
流を流す一方向性素子とを有する第４のスイッチ回路
と、前記第３及び第４のスイッチ回路のスイッチ素子を
制御する制御回路とを備え、前記交流電源の電力をチョ
ッパ電圧に変換し、そのチョッパ電圧を前記第１のライ
ンと前記第２のラインとの間に発生させるチョッパ回路
の制御方法において、前記制御回路は、クロック信号に
基づいて短絡期間を設定し、前記短絡期間に前記第１及
び第２のスイッチ回路がオフの場合は、前記短絡期間が
終了するまで前記第３及び第４のスイッチ回路のスイッ
チ素子をオンにし、前記第１及び第２のスイッチ回路に
チャタリングが発生している場合は、前記第３及び第４
のスイッチ回路のスイッチ素子を強制的に一定期間オフ
にすることを特徴としている。

【００３７】請求項２６記載の構成は、請求項２４また
は請求項２５記載のチョッパ回路の制御方法において、
前記制御回路は、前記短絡期間に前記充電用のスイッチ
回路がオンからオフになったことを検出することにより
チャタリングが発生していると判定し、チャタリングが
発生していると判定した場合は、前記第３及び第４のス
イッチ回路のスイッチ素子を強制的にオフにし、少なく
とも次の短絡期間になる前に、前記第３及び第４スイッ
チ回路のスイッチ素子のオフを解除することを特徴とし
ている。

【００３８】請求項２７記載の構成は、請求項２４また
は請求項２５記載のチョッパ回路の制御方法において、
前記制御回路は、前記第１及び第２のスイッチ回路が一
定期間オフになったことを検出することにより充電が終
了したと判定し、充電が終了したと判定すると、前記第
３及び第４スイッチ回路のスイッチ素子のオフを解除す
ることを特徴としている。

【００３９】請求項２８記載の構成は、請求項２７記載
のチョッパ回路の制御方法において、前記制御回路は、
前記第１または第２のスイッチ回路がオンからオフにな
ったことを検出することによりチャタリングが発生して
いると判定し、チャタリングが発生していると判定した
場合は、前記第３及び第４のスイッチ回路のスイッチ素
子を強制的にオフにし、前記第１及び第２のスイッチ回
路が一定期間オフになったことを検出することにより充
電が終了したと判定し、充電が終了したと判定した場合
は、前記第３及び第４スイッチ回路のスイッチ素子のオ
フを解除することを特徴としている。

【００４０】請求項２９記載の構成は、請求項１乃至請
求項１８のいずれかに記載のチョッパ回路と、前記チョ
ッパ回路のチョッパ電圧を蓄電する蓄電部とを備えるチ
ョッパ式充電回路であることを特徴としている。

【００４１】請求項３０記載の構成は、請求項２９記載
のチョッパ式充電回路を内蔵するとともに、前記チョッ
パ式充電回路から給電される電力によって動作する電子
機器であることを特徴としている。

【００４２】請求項３１記載の構成は、請求項２９記載
のチョッパ式充電回路と、前記チョッパ式充電回路から
給電される電力によって時刻を計時して表示するする時
刻表示部とを備える計時装置であることを特徴としてい
る。

【００４３】

【発明の実施の形態】以下、チョッパ式充電回路を適用
した腕時計を本発明の一実施形態として説明する。

【００４４】（１） 第１実施形態 （１−１） 第１実施形態の構成 図１は、本発明の第１実施形態に係る腕時計に使用され
るチョッパ式充電回路の回路図である。このチョッパ式
充電回路１０は、図１２に示すアンド回路３に代えて貫
通電流防止回路２０が配置される点を除き、ほとんど従
来のチョッパ式充電回路１と同様であるため、同様の部
分については同一の番号を付し、その詳細な説明を省略
する。

【００４５】チョッパ式充電回路１０は、クロック信号
を出力する発振回路２Ａと、交流発電機ＡＧの出力端子
Ａ、Ｂの電圧と電源の正側電圧Ｖｄｄを比較するコンパ
レータＣＯＭ１、ＣＯＭ２（起電圧検出用の比較部）
と、コンパレータＣＯＭ１の出力信号ＳＰ１によってオ
ン・オフが制御されるＰチャンネルＦＥＴＰ１（充電用
のスイッチ部）と、コンパレータＣＯＭ２の出力信号Ｓ
Ｐ２によってオン・オフが制御されるＰチャンネルＦＥ
ＴＰ２（充電用のスイッチ部）とを備えて構成されてい
る。また、チョッパ式充電回路１０は、交流発電機ＡＧ
の出力端子Ａ、Ｂに接続されたＮチャンネルＦＥＴＮ
１、Ｎ２（閉ループ用のスイッチ部）と、Ｎチャンネル
ＦＥＴＮ１、Ｎ２のオン・オフを制御する貫通電流防止
回路２０（制御部）と、充電電流を蓄電する大容量コン
デンサ４（蓄電部）とを備えて構成されている。ここ
で、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４（一方向性素
子）は、各々ＰチャンネルＦＥＴＰ１、Ｐ２及びＮチャ
ンネルＦＥＴＮ１、Ｎ２の寄生ダイオードであるが、通
常のダイオードであってもよい。

【００４６】図２は、貫通電流防止回路２０及びその周
辺構成を示す回路図である。図２において、発振回路２
Ａは、水晶振動子を有する発振回路２２ａと、分周回路
２２ｂとを備えて構成されている。そして、分周回路２
２ｂは、発振回路２２ａより出力された例えば３２ｋＨ
ｚのクロック信号を複数の周波数に分周して貫通電流防
止回路２０に供給する。ここで、発振回路２Ａは、少な
くとも２ｋＨｚ、４ｋＨｚ、８ｋＨｚのクロック信号Ｃ
Ｌ２、ＣＬ４、ＣＬ８を出力する。２ｋＨｚのクロック
信号ＣＬ２は、このチョッパ式充電回路１０の短絡期間
を設定するための基準クロックである。そして、２ｋＨ
ｚのクロック信号ＣＬ２がＨレベルである期間は短絡期
間として設定され、２ｋＨｚのクロック信号ＣＬ２がＬ
レベルである期間は充電（開放）期間として設定され
る。また、４ｋＨｚ及び８ｋＨｚのクロック信号ＣＬ４
及びＣＬ８は、貫通電流防止回路２０において後述する
信号ＲＳＴを生成するための信号である。

【００４７】貫通電流防止回路２０は、４つのアンド回
路２１、２２、２３と、Ｄ−ＦＦ（Ｄ−フリップフロッ
プ）回路２６と、ノア回路２７と、エッジ検出回路２８
とを備えて構成されている。アンド回路２１は、コンパ
レータＣＯＭ１の出力信号ＳＰ１とコンパレータＣＯＭ
２の出力信号ＳＰ２の論理積を演算する。アンド回路２
１の出力信号ＳＡ１は、アンド回路２２の一方の入力端
子に供給される。このため、信号ＳＡ１は、信号ＳＰ
１、ＳＰ２の両信号がＨレベルの場合、すなわち、Ｐチ
ャンネルＦＥＴＰ１、Ｐ２の両方がオフ状態の場合にＨ
レベルになる。アンド回路２２は、信号ＳＡ１と２ｋＨ
ｚのクロック信号ＣＬ２の論理積を演算する。アンド回
路２２の出力信号は、アンド回路２３の一方の入力端子
と、Ｄ−ＦＦ回路２６のクロック入力端子に供給され
る。このため、アンド回路２２の出力信号は、２ｋＨｚ
のクロック信号ＣＬ２がＨレベルの期間（短絡期間）で
あって、ＰチャンネルＦＥＴＰ１、Ｐ２の両方がオフ状
態の場合にＨレベルになる。ここで、アンド回路２２の
出力信号は、前述したアンド回路３の出力信号ＳＮと同
様の信号であるため、以下、信号ＳＮと表す。

【００４８】Ｄ−ＦＦ回路２６（オフ制御部、閉ループ
禁止部）は、クロック入力端子に供給される信号ＳＮが
立ち上がるとＤ入力端子に供給されているＨレベルの信
号を取り込んで反転Ｑ出力端子をＬレベルにする。ま
た、Ｄ−ＦＦ回路２６は、クリア端子ＣＬＲに供給され
る信号ＲＳＴがＬレベルになるとクリアされる。Ｄ−Ｆ
Ｆ回路２６の反転Ｑ出力端子の信号は、オン禁止信号Ｓ
ＯＮ１としてアンド回路２３の他方の入力端子に供給さ
れる。オン禁止信号ＳＯＮ１は、アンド回路２３を開閉
する信号として機能する。オン禁止信号ＳＯＮ１がＨレ
ベルの場合には、アンド回路２３の他方の入力端子に供
給される信号ＳＮが、信号ＳＮ１としてＮチャンネルＦ
ＥＴＮ１、Ｎ２のゲートに供給される。一方、オン禁止
信号ＳＯＮ１がＬレベルの場合には、アンド回路２３の
他方の入力端子に供給される信号ＳＮが、Ｎチャンネル
ＦＥＴＮ１、Ｎ２のゲートに供給されないため、Ｎチャ
ンネルＦＥＴＮ１、Ｎ２はオフ状態に維持されることと
なる。

【００４９】ノア回路２７は、２ｋＨｚのクロック信号
ＣＬ２と４ｋＨｚのクロック信号ＣＬ４の否定論理和を
演算する。ノア回路２７の出力信号ＳＲは、エッジ検出
回路２８に供給される。エッジ検出回路２８（オフ解除
部、閉ループ禁止部）は、２つのＤ−ＦＦ回路２９、３
０と、インバータ３１と、ナンド回路３２とを備えて構
成されている。Ｄ−ＦＦ回路２９は、クロック入力端子
に供給されている８ｋＨｚのクロック信号ＣＬ８が立ち
上がると、Ｄ入力端子に供給されている信号ＳＲを取り
込んで、Ｑ出力端子を信号ＳＲの信号レベルにする。Ｄ
−ＦＦ回路３０は、インバータ３１を介してクロック入
力端子に供給されている８ｋＨｚのクロック信号ＣＬ８
が立ち下がると、Ｄ入力端子に供給されているＤ−ＦＦ
回路２９のＱ出力端子の信号レベルを取り込んで、反転
Ｑ出力端子を取り込んだ信号レベルに対して反転させた
信号レベルにする。そして、このＤ−ＦＦ回路２９のＱ
出力端子の出力信号とＤ−ＦＦ回路３０の反転Ｑ出力端
子の出力信号は、ナンド回路３２の両出力端子に供給さ
れ、両信号の否定論理積が演算される。ナンド回路３２
の出力信号ＲＳＴは、Ｄ−ＦＦ回路２６のクリア端子に
供給される。

【００５０】具体的に説明すると、エッジ検出回路２８
においては、８ｋＨｚのクロック信号ＣＬ８が立ち上が
ったときの信号ＳＲの信号レベルを、Ｄ−ＦＦ回路２９
の出力端子Ｑからナンド回路３２の一方の入力端子に供
給する。そして、クロック信号ＣＬ８が次に立ち下がっ
たときに、Ｄ−ＦＦ回路２９の出力端子Ｑから出力され
た信号の信号レベルを反転した信号レベルをＤ−ＦＦ回
路３０の反転出力端子Ｑからナンド回路３２の他方の入
力端子に供給する。換言すれば、ナンド回路３２の一方
の入力端子には、クロック信号ＣＬ８が立ち上がったと
きの信号ＳＲの信号レベルが供給されることとなる。一
方、ナンド回路３２の他方の入力端子には、クロック信
号ＣＬ８が前回に立ち上がったときの信号ＳＲの信号レ
ベルを反転した信号レベルが供給されることとなる。従
って、信号ＳＲの信号レベルがＨレベルに変化した場合
は、クロック信号ＣＬ８の立ち上がりの時点から立ち下
がりの時点まで、エッジ検出回路２８の出力信号ＲＳＴ
はＬレベルになる。これに対して、信号ＲＳＴがＬレベ
ルからＨレベルに移行した後であって、信号ＳＲの信号
レベルが一定の場合及び信号ＳＲの信号レベルがＬレベ
ルに変化した場合は、エッジ検出回路２８の出力信号Ｒ
ＳＴはＨレベルに維持される。これにより、信号ＳＲの
信号レベルがＨレベルに変化した場合は、エッジ検出回
路２８の出力信号ＲＳＴにより、Ｄ−ＦＦ回路２６がク
リアされる。

【００５１】次に、交流発電機ＡＧとその周辺機構の構
成を説明する。図３は、交流発電機ＡＧとその周辺機構
の構成を示す斜視図である。図３に示されるように、交
流発電機ＡＧは、ロータ３５とステータ３６を備えてい
る。そして、交流発電機ＡＧは、２極磁化されたディス
ク状のロータ３５が回転すると、ステータ３６の発電コ
イル３７に起電力が発生し、交流出力が取り出せるよう
になっている。また、図３において、３８は、腕時計本
体ケース内で旋回運動を行う回転錘であり、３９は、回
転錘３８の回転運動を交流発電器ＡＧに伝達する輪列機
構である。回転錘３８は、腕時計を装着した人の腕の振
りに応じて回転し、これに伴って交流発電機ＡＧから起
電力が得られるようになっている。なお、交流発電機Ａ
Ｇには、リューズを手で回してロータを回転させて発電
するものや、ゼンマイを巻いて、その開放力でロータを
回転させて発電するものなどがある。したがって、交流
発電機は広く適用されている。

【００５２】交流発電機ＡＧから出力された交流は、本
実施形態のチョッパ式充電回路１０で整流され、処理装
置４０（時刻表示部）に供給される。処理装置４０は、
チョッパ式充電回路１０から供給される電力によって時
計装置４１を駆動する。この時計装置４１（時刻表示
部）は、発振回路２Ａより出力されるクロック信号ＣＬ
１に基づいて時計動作を行う。以上のように、クロック
信号ＣＬ１を生成する発振回路２Ａをチョッパ式充電回
路１０と時計装置４１とで兼用している。この結果、腕
時計全体の回路構成を簡易にすると共に、腕時計全体と
して消費電流を削減することができる。なお、時計装置
４１が時刻を表示する方法には、針で表示する方法や、
数字で表示する方法のいずれも適用できるのはいうまで
もない。

【００５３】（１−２） 第１実施形態の動作 次に、前述した構成による実施形態の動作について、図
１５および図１６に示されるフローチャートおよび図４
に示されるタイミングチャートを参照して説明する。本
動作例における腕時計は、腕に装着されていて、この腕
時計に装備されている交流発電機ＡＧには、断続的に起
電力が発生しているものとする。ここで、図４は、本実
施形態に係るチョッパ式充電回路１０のタイミングチャ
ートである。なお、時刻ｔ１においては、コンパレータ
ＣＯＭ１の出力信号ＳＰ１及びコンパレータＣＯＭ２の
出力信号ＳＰ２がＨレベルであって、ＰチャンネルＦＥ
ＴＰ１、Ｐ２はオフ状態である場合、つまり、交流発電
機ＡＧの入力端子Ａ、Ｂの電圧が電源Ｖｄｄの電圧以下
の場合を想定している。

【００５４】図４（ａ）に示されるように、時刻ｔ１に
おいて分周回路２２ｂから出力された２ｋＨｚのクロッ
ク信号ＣＬ２がＨレベルとなることによって充電（開
放）期間から短絡期間に移行する（ステップＳ１）。そ
して、図４（ｋ）に示されるように、アンド回路２２の
出力信号ＳＮがＨレベルになる。ここで、図４（ｅ）、
（ｇ）に示されるように、２ｋＨｚ、４ｋＨｚ及び８ｋ
Ｈｚのクロック信号ＣＬ２、ＣＬ４、ＣＬ８は、分周回
路２２ｂより立ち上がりのタイミングが同一に発生して
いる。このため、図４（ｆ）に示されるように、ノア回
路２７の出力信号ＳＲは、時刻ｔ１においてＬレベルに
なる。ここで、信号ＳＲがＬレベルの場合には、図４
（ｈ）に示されるように、エッジ検出回路２８の出力信
号ＲＳＴはＨレベルに維持される。したがって、オン禁
止信号ＳＯＮ１は、図４（ｉ）に示されるように、Ｈレ
ベルに維持される。これにより、信号ＳＮはアンド回路
２３を介して信号ＳＮ１としてＮチャンネルＦＥＴＮ
１、Ｎ２のゲートに供給される。したがって、図４
（ｊ）に示されるように、時刻ｔ１において信号ＳＮ１
がＨレベルになると、ＮチャンネルＦＥＴＮ１、Ｎ２は
オン状態に切り換わる。この結果、図１において符号α
で示されるように、チョッパ式充電回路１０には、交流
発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２による閉ル
ープが形成される。そして、この閉ループ内において交
流発電機ＡＧの起電圧に応じた電流ｉ１が流れることに
より、発電コイル３７のインダクタンスにエネルギーが
蓄積される。なお、閉ループは、発電コイル３７の両端
を短絡するようにしてもよいし、ダイオードや抵抗等を
介してもよい。

【００５５】次に、図４（ａ）に示されるように、時刻
ｔ２において２ｋＨｚのクロック信号ＣＬ２がＬレベル
になると短絡期間が終了する。そして、図４（ｋ）に示
されるように、信号ＳＮはＬレベルになる。したがっ
て、図４（ｊ）に示されるように、信号ＳＮ１はＬレベ
ルとなり、ＮチャンネルＦＥＴＮ１、Ｎ２はオフ状態に
切り換わる。短絡期間から充電（開放）期間に移行する
と（ステップＳ２；ＹＥＳ）、出力端子Ａの電圧が発電
コイル３７のインダクタンスに蓄積されたエネルギーに
よって昇圧される。時刻ｔ３において出力端子Ａの電圧
が電圧Ｖｄｄに達すると、コンパレータＣＯＭ１の出力
信号ＳＰ１がＬレベルになり、ＰチャンネルＦＥＴＰ１
はオン状態になる。この結果、大容量コンデンサ４への
電流経路が形成され、図１において符号βで示されるよ
うに、充電電流ｉ２が大容量コンデンサ４に流れる。し
たがって、大容量コンデンサ４において充電が開始され
る（ステップＳ３）。なお、ここでは、出力端子Ａの電
圧が昇圧した場合を説明しているが、出力端子Ｂの電圧
が昇圧した場合には、コンパレータＣＯＭ１とＰチャン
ネルＦＥＴＰ１に代えて、コンパレータＣＯＭ２とＰチ
ャンネルＦＥＴＰ２を動作させる点を除けば出力端子Ａ
の電圧が昇圧した場合と同様の動作となるため、説明を
省略する。

【００５６】次に、図４（ｅ）に示される時刻ｔ４にお
いて、４ｋＨｚのクロック信号ＣＬ４がＬレベルになる
ため、図４（ｆ）に示されるように、信号ＳＲはＨレベ
ルになる。この場合、エッジ検出回路２８によって、時
刻ｔ５における８ｋＨｚのクロック信号ＣＬ８の立ち上
がりが検出されると、図４（ｈ）に示されるように、エ
ッジ検出回路２８の出力信号ＲＳＴはＬレベルになる。
そして、エッジ検出回路２８によって、時刻ｔ６におけ
る８ｋＨｚのクロック信号ＣＬ８の立ち下がりが検出さ
れると、エッジ検出回路２８の出力信号ＲＳＴは再びＨ
レベルになる。エッジ検出回路２８の出力信号ＲＳＴが
Ｌレベルになると、Ｄ−ＦＦ回路２６がクリアされるた
め、オン禁止信号ＳＯＮ１はＨレベルになる（ステップ
Ｓ４）。すなわち、２ｋＨｚ及び４ｋＨｚのクロック信
号ＣＬ２、ＣＬ４がＬレベルになると、所定期間経過後
にＤ−ＦＦ回路２６がクリアされ、オン禁止信号ＳＯＮ
１はＨレベルになる。これにより、オン禁止信号ＳＯＮ
１は、２ｋＨｚのクロック信号ＣＬ２がＨレベルになる
直前、すなわち、短絡期間に移行する前に、必ずＨレベ
ルの信号が出力されるようになる。図４においては、時
刻ｔ５においてＤ−ＦＦ回路２６がクリアされている。
なお、図４（ｉ）に示されるように、オン禁止信号ＳＯ
Ｎ１は、時刻ｔ５において既にＨレベルであるため、そ
のままＨレベルに維持される。

【００５７】そして、充電によって出力端子Ａの電位が
徐々に減少していき、時刻ｔ７において出力端子Ａの電
圧が電圧Ｖｄｄ以下になると、コンパレータＣＯＭ１の
出力信号ＳＰ１がＨレベルになるため、ＰチャンネルＦ
ＥＴＰ１はオフ状態に切り換わる。この場合には、信号
ＳＰ１及び信号ＳＰ２は、共にＨレベルになるため、図
４（ｃ）に示されるように、信号ＳＡ１はＨレベルにな
る。

【００５８】ところで、ＰチャンネルＦＥＴＰ１、Ｐ２
は、一般に、充電経路の損失を低減させて充電効率を向
上させるために、ＰチャンネルＦＥＴＰ１、Ｐ２のソー
ス、ドレイン間の導通抵抗（オン抵抗）が小さいものが
用いられる。このため、前述したように充電中に出力端
子Ａの電圧が電圧Ｖｄｄ近傍になりＰチャンネルＦＥＴ
Ｐ１がオン状態からオフ状態に切り換わると、ダイオー
ドＤ１の順方向電圧降下によってコンパレータＣＯＭ１
の両端電圧が上昇し、ＰチャンネルＦＥＴＰ１がオン状
態に再度切り換わるという動作を繰り返す。すなわち、
充電終了時にＰチャンネルＦＥＴＰ１が、オン・オフを
繰り返すという現象（チャタリング）が生じる（図４に
示される時刻ｔ７から時刻ｔ９までの期間）。

【００５９】このため、時刻ｔ８において２ｋＨｚのク
ロック信号ＣＬ２がＨレベルになって充電（開放）期間
から短絡期間に移行すると（ステップＳ５；ＹＥＳ）、
図４（ｋ）に示されるように、信号ＳＮは、コンパレー
タＣＯＭ１から出力される信号ＳＰ１の信号レベルの切
り換わりに応じて信号レベルを切り換える。この場合に
おいて、信号ＳＮの信号レベルが切り換わるタイミング
は、アンド回路２１、２２の遅れ時間によって、コンパ
レータＣＯＭ１の信号ＳＰ１の信号レベルが切り換わる
タイミングより若干遅くなる。このような場合に、アン
ド回路２３を介した信号ＳＮをＮチャンネルＦＥＴＮ
１、Ｎ２のゲートに供給すると、ＰチャンネルＦＥＴＰ
１とＮチャンネルＦＥＴＮ１、Ｎ２の両方がオン状態に
なる期間が生じるため、大容量コンデンサ４から貫通電
流が流れてしまい充電効率が低下する。

【００６０】本実施形態においては、時刻ｔ８において
２ｋＨｚのクロック信号ＣＬ２がＨレベルとなり短絡期
間に移行すると、信号ＳＮがＤ−ＦＦ回路２６に供給さ
れる。ここで、ＰチャンネルＦＥＴＰ１においてチャタ
リングが生じている場合には、ＰチャンネルＦＥＴＰ１
のオン・オフに応じて信号ＳＡ１の信号レベルが切り換
わる（図４（ｃ））。したがって、チャタリングは、Ｐ
チャンネルＦＥＴＰ１、あるいはＰ２がオンからオフに
なる時点に発生することがわかる。すなわち、チャタリ
ングの検出は信号ＳＮのＬレベルからＨレベルになる立
ち上がりを検出すればよい。したがって、図４（ｋ）に
示されるように、時刻ｔ８以降において信号ＳＮの信号
レベルがＨレベルに立ち上がる（ステップＳ６；ＹＥ
Ｓ）。このため、Ｄ−ＦＦ回路２６により信号ＳＮの立
ち上がりが検出されて、図４（ｉ）に示されるように、
オン禁止信号ＳＯＮ１はＬレベルになる（ステップＳ
７）。これにより、短絡期間に移行した時点においてＰ
チャンネルＦＥＴＰ１にチャタリングが生じている場合
には、オン禁止信号ＳＯＮ１がＬレベルになり、Ｎチャ
ンネルＦＥＴＮ１、Ｎ２はオフ状態に維持される（ステ
ップＳ８）。そして、前述したように、オン禁止信号Ｓ
ＯＮ１は、短絡期間が終了した後（ステップＳ９；ＹＥ
Ｓ）、次の短絡期間に移行する前にエッジ検出回路２８
によって必ずＨレベルに戻される。したがって、オン禁
止信号ＳＯＮ１は、図４（ｉ）に示されるように、時刻
ｔ１０になるとＨレベルになる（ステップＳ１０）。

【００６１】すなわち、短絡期間に移行した時点におい
てＰチャンネルＦＥＴＰ１にチャタリングが生じている
場合には、次の短絡期間に移行するまでにオン禁止信号
ＳＯＮ１をＬレベルにすることにより、ＮチャンネルＦ
ＥＴＮ１、Ｎ２をオフ状態に維持して、ＰチャンネルＦ
ＥＴＰ１とＮチャンネルＦＥＴＮ１、Ｎ２の両方がオン
状態にならないようにしている。これにより、大容量コ
ンデンサ４から貫通電流が流れることを防止することが
できる。

【００６２】また、次の短絡期間に移行する前にオン禁
止信号ＳＯＮ１を必ずＨレベルにすることにより、次の
短絡期間に移行する前に信号ＳＮをＮチャンネルＦＥＴ
Ｎ１、Ｎ２のゲートに供給することができる。従って、
時刻ｔ１１において、充電（開放）期間が終了し（ステ
ップＳ１１；ＹＥＳ）、２ｋＨｚのクロック信号ＣＬ２
がＨレベルとなり次の短絡期間に移行すると、図４
（ｊ）に示されるように、信号ＳＮ１がＨレベルにな
り、ＮチャンネルＦＥＴＮ１、Ｎ２はオン状態に切り換
わる。これにより、交流発電機ＡＧ、ＮチャンネルＦＥ
ＴＮ１、Ｎ２による閉ループが形成され、交流発電機Ａ
Ｇの発電に応じて発電コイル３７のインダクタンスにエ
ネルギーが蓄積される。その結果、大容量コンデンサ４
の充電動作を開始することができる。これにより、本実
施形態のチョッパ式充電回路１０は、短絡期間に移行し
た際にＰチャンネルＦＥＴＰ１、Ｐ２の両方がオフ状態
でないと判断した場合には、ＮチャンネルＦＥＴＮ１、
Ｎ２を一定期間オフ状態に維持するため、大容量コンデ
ンサ４から貫通電流が流れてしまうことを防止し、ひい
てはチョッパ式充電回路１０の充電効率を高めている。

【００６３】（２） 第２実施形態 （２−１） 第２実施形態の構成 図５は、第２実施形態に係る腕時計に使用されるチョッ
パ式充電回路の貫通電流防止回路及びその周辺構成を示
す回路図である。この貫通電流防止回路２０Ａは、図２
に示すＤ−ＦＦ回路２６とアンド回路２３との間に充電
終了検出回路４５及びオア回路４７を配置している点を
除いて第１実施形態のチョッパ式充電回路１０と同様で
あるため、同様の部分は同一の符号を付して示し、重複
した説明は省略する。

【００６４】貫通電流防止回路２０Ａにおいて、充電終
了検出回路４５は、Ｄ−ＦＦ回路４８とアンド回路４９
とを備えて構成される。Ｄ−ＦＦ回路４８は、クロック
入力端子にエッジ検出回路２８のインバータ３１から出
力される信号、すなわち、８ｋＨｚのクロック信号ＣＬ
８の反転信号が供給される。そして、Ｄ−ＦＦ回路４８
は、この供給された信号が立ち上がったときにＤ入力端
子に供給されているＨレベルの信号を取り込んでＱ出力
端子をＨレベルにする。Ｄ−ＦＦ回路４８の反転Ｑ出力
端子の信号は、信号ＳＱ２としてオア回路４７の一方の
入力端子に供給される。アンド回路４９は、Ｄ−ＦＦ回
路２６のＱ出力端子の信号と、信号ＳＮが供給され、こ
れら両信号の論理積を演算する。アンド回路４９の出力
信号ＲＳＴ２は、Ｄ−ＦＦ回路４８のクリア端子ＣＬＲ
に供給される。このため、信号ＲＳＴ２がＬレベルにな
ると、Ｄ−ＦＦ回路４８がクリアされる。

【００６５】オア回路４７は、充電終了検出回路４５の
出力信号ＳＱ２と信号ＳＱの論理和を演算する。オア回
路４７の出力信号は、オン禁止信号ＳＯＮ２としてアン
ド回路２３の他方の入力端子に供給される。

【００６６】（２−２） 第２実施形態の動作 次に、前述した構成による実施形態の動作について、図
１７および図１８に示されるフローチャートおよび図６
に示されるタイミングチャートを参照して説明する。本
動作例における腕時計は、腕に装着されていて、この腕
時計に装備されている交流発電機ＡＧには、断続的に起
電力が発生しているものとする。ここで、図６は、本実
施形態に係るチョッパ式充電回路のタイミングチャート
である。なお、時刻ｔ１においては、コンパレータＣＯ
Ｍ１の出力信号ＳＰ１及びコンパレータＣＯＭ２の出力
信号ＳＰ２はＨレベルであって、ＰチャンネルＦＥＴＰ
１、Ｐ２はオフ状態である場合、つまり、交流発電機Ａ
Ｇの入力端子Ａ、Ｂの電圧が電源Ｖｄｄの電圧以下の場
合を想定している。

【００６７】この貫通電流防止回路２０Ａは、前述した
ようにＤ−ＦＦ回路２６とアンド回路２３との間に充電
終了検出回路４５及びオア回路４７が配置される点を除
いて第１実施形態の貫通電流防止回路２０と同一である
ため、同一の信号の説明は省略し、異なる信号のみ説明
する。

【００６８】図６（ａ）に示されるように、時刻ｔ１に
おいて分周回路２２ｂから出力された２ｋＨｚのクロッ
ク信号ＣＬ２がＨレベルになることによって充電（開
放）期間から短絡期間に移行する（ステップＳ２１）。
そして、図６（ｎ）に示されるように、アンド回路２２
の出力信号ＳＮがＨレベルになる。このとき、図６
（ｉ）に示されるように、信号ＳＱはＨレベルであるた
め、図６（ｌ）に示されるように、オン禁止信号ＳＯＮ
２は、Ｈレベルになっている。このため、信号ＳＮは、
アンド回路２３を介して信号ＳＮ２としてＮチャンネル
ＦＥＴＮ１、Ｎ２のゲートに供給される。これにより、
図６（ｍ）に示されるように、時刻ｔ１において信号Ｓ
Ｎ２がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２
はオン状態に切り換わる。この結果、図１において符号
αで示されるように、チョッパ式充電回路１０には、交
流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２による閉
ループが形成される。そしてこの閉ループ内において交
流発電機ＡＧの起電圧に応じた電流ｉ１が流れることに
より、発電コイル３７のインダクタンスにエネルギーが
蓄積されるなお、このとき、図６（ｊ）に示されるよう
に、信号ＲＳＴ２はＬレベルに維持されるため、Ｄ−Ｆ
Ｆ回路４８はクリアされる。そして、図６（ｋ）に示さ
れるように、充電終了検出回路４５の出力信号ＳＱ２は
Ｌレベルに維持される。

【００６９】次に、図６（ａ）に示されるように、時刻
ｔ２において２ｋＨｚのクロック信号ＣＬ２がＬレベル
に立ち下がると短絡期間は終了する。そして、図６
（ｎ）に示されるように、信号ＳＮはＬレベルになる。
このため、図６（ｍ）に示されるように、信号ＳＮ２は
Ｌレベルとなり、ＮチャンネルＦＥＴＮ１、Ｎ２はオフ
状態に切り換わる。短絡期間から充電（開放）期間に移
行すると（ステップＳ２；ＹＥＳ）、出力端子Ａの電圧
が発電コイル３７のインダクタンスに蓄積されたエネル
ギーによって昇圧される。時刻ｔ３において出力端子Ａ
の電圧が電圧Ｖｄｄに達すると、コンパレータＣＯＭ１
の出力信号ＳＰ１がＬレベルになってＰチャンネルＦＥ
ＴＰ１はオン状態になる。この結果、大容量コンデンサ
４への電流経路が形成される。すなわち、図１において
符号βで示されるように、充電電流ｉ２が大容量コンデ
ンサ４に流れ、充電が開始される（ステップＳ２３）。
なお、ここでは、出力端子Ａの電圧が昇圧した場合を説
明しているが、出力端子Ｂの電圧が昇圧した場合には、
コンパレータＣＯＭ１とＰチャンネルＦＥＴＰ１に代え
て、コンパレータＣＯＭ２とＰチャンネルＦＥＴＰ２を
動作させる点を除けば出力端子Ａの電圧が昇圧した場合
と同様の動作となるため、説明を省略する。また、時刻
ｔ４から時刻ｔ９までの動作は第１実施形態と同一であ
るので詳細な説明は省略する。

【００７０】次に、図６（ｅ）に示されるように、時刻
ｔ４において４ｋＨｚのクロック信号ＣＬ４はＬレベル
になる。したがって、図６（ｆ）に示されるように、信
号ＳＲはＨレベルになる。この場合、エッジ検出回路２
８により時刻ｔ５における８ｋＨｚのクロック信号ＣＬ
８の立ち上がりが検出され、図６（ｈ）に示されるよう
に、エッジ検出回路２８の出力信号ＲＳＴはＬレベルに
なる。そして、時刻ｔ６において８ｋＨｚのクロック信
号ＣＬ８が立ち下がると、信号ＲＳＴは再びＨレベルに
なる。このように、信号ＲＳＴがＬレベルになると、Ｄ
−ＦＦ回路２６がクリアされ、信号ＳＱはＨレベルにな
る（ステップＳ２４）。ここでは、時刻ｔ５においてＤ
−ＦＦ回路２６がクリアされている。なお、図６（ｉ）
に示されるように、信号ＳＱは、時刻ｔ５において既に
Ｈレベルであるため、そのままＨレベルに維持される。
そして、充電によって出力端子Ａの電位が徐々に減少し
ていき、時刻ｔ７において出力端子Ａの電圧が電圧Ｖｄ
ｄ以下になると、前述したように、ＰチャンネルＦＥＴ
Ｐ１にチャタリングが生じるため、信号ＳＡ１の信号レ
ベルがＨレベルとＬレベルとに頻繁に切り換わる（図６
において、時刻ｔ７から時刻ｔ９までの期間）。このた
め、時刻ｔ８において２ｋＨｚのクロック信号ＣＬ２が
Ｈレベルになって充電（開放）期間から短絡期間に移行
すると（ステップＳ２５；ＹＥＳ）、図６（ｎ）に示さ
れるように、信号ＳＮは、コンパレータＣＯＭ１から出
力される信号ＳＰ１の信号レベルの切り換わりに応じて
信号レベルを切り換える。また、時刻ｔ８において２ｋ
Ｈｚのクロック信号ＣＬ２がＨレベルになって充電（開
放）期間から短絡期間に移行すると、チャタリングが発
生し（ステップＳ２６；ＹＥＳ）、信号ＳＮはＨレベル
になる。したがって、図６（ｉ）に示されるように、信
号ＳＱはＬレベルになる（ステップＳ２７）。

【００７１】信号ＳＱがＬレベルの場合には、Ｄ−ＦＦ
回路２６のＱ出力端子はＨレベルになるため、図６
（ｊ）に示されるように、充電終了検出回路４５にある
アンド回路４９の出力信号ＲＳＴ２は、信号ＳＮのＨレ
ベルとＬレベルの切り換わりに応じてＬレベルとＨレベ
ルに切り換わる（時刻ｔ８から時刻ｔ９）。この場合、
Ｄ−ＦＦ回路４８は、リセット（クリア）／セットを繰
り返すことになる。ここで、チャタリングの周波数は８
ｋＨｚのクロック信号ＣＬ８に比して高い周波数（約１
００ｋＨｚ）である。したがって、Ｄ−ＦＦ回路４８が
リセット（クリア）／セットを繰り返している間は、ク
ロック入力端子に供給されている８ｋＨｚのクロック信
号ＣＬ８の反転信号が立ち上がっても、図６（ｋ）に示
されるように、信号ＳＱ２はＬレベルに維持される。こ
れにより、時刻ｔ８において信号ＳＱ及び信号ＳＱ２は
Ｌレベルになる。したがって、図６（ｌ）に示されるよ
うに、オン禁止信号ＳＯＮ２は、Ｌレベルになり、Ｎチ
ャンネルＦＥＴＮ１、Ｎ２はオフ状態に維持される（ス
テップＳ２８）。

【００７２】時刻ｔ９においてＰチャンネルＦＥＴＰ１
のチャタリングが終了し（ステップＳ２９；ＹＥＳ）、
信号ＲＳＴ２がＨレベルに安定すると（図６（ｊ））、
時刻ｔ１０において充電終了検出回路４５により８ｋＨ
ｚのクロック信号ＣＬ８の立ち下がりが検出される。そ
して、図６（ｋ）に示されるように、充電終了検出回路
４５から出力される信号ＳＱ２はＨレベルになる（ステ
ップＳ３０）。これにより、図６（ｌ）に示されるよう
に、オン禁止信号ＳＯＮ２がＨレベルになり、信号ＳＮ
がＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給され
る。この場合、時刻ｔ１０において信号ＳＮはＨレベル
であるため、ＮチャンネルＦＥＴＮ１、Ｎ２はオン状態
に制御される。そして、チョッパ式充電回路１０には、
交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２による
閉ループが形成される。これにより、交流発電機ＡＧの
起電圧に応じて電流ｉ１が流れ、発電コイル３７のイン
ダクタンスにエネルギーを蓄積することができる。そし
て、前述したように、信号ＳＱは、短絡期間が終了した
後（ステップＳ３１；ＹＥＳ）、次の短絡期間に移行す
る前にエッジ検出回路２８によってＨレベルに戻される
（ステップＳ３２）。

【００７３】すなわち、本実施形態においては、短絡期
間に移行したときにＰチャンネルＦＥＴＰ１、Ｐ２にチ
ャタリングが生じている場合には、充電終了検出回路４
５によりチャタリングが終了したことが検出されるま
で、オン禁止信号ＳＯＮ２をＬレベルに維持し、Ｎチャ
ンネルＦＥＴＮ１、Ｎ２をオフ状態に維持している。こ
れにより、ＰチャンネルＦＥＴＰ１またはＰ２とＮチャ
ンネルＦＥＴＮ１、Ｎ２の両方がオン状態になる場合を
防止でき、ひいては大容量コンデンサ４から貫通電流が
流れることを防止することができる。また、充電終了検
出回路４５によりチャタリングが終了したことが検出さ
れた場合には、オン禁止信号ＳＯＮ２をＨレベルにする
ことにより、チャタリングの終了後すぐに信号ＳＮをＮ
チャンネルＦＥＴＮ１、Ｎ２のゲートに供給することが
できる。また、短絡期間の場合は、チャタリング終了後
すぐにＮチャンネルＦＥＴＮ１、Ｎ２をオン状態に切り
換えることができ、交流発電機ＡＧの発電に応じて発電
コイル３７のインダクタンスにエネルギーを蓄積するこ
とができる。従って、時刻ｔ１１において短絡期間が終
了し、ＮチャンネルＦＥＴＮ１、Ｎ２がオフ状態になる
と、チャタリング終了後に発電コイル３７のインダクタ
ンスに蓄積されたエネルギーによって出力端子Ａの電圧
が昇圧され、大容量コンデンサ４への充電が行われる
（時刻ｔ１２から時刻ｔ１３）。

【００７４】また、本実施形態のチョッパ式充電回路１
０は、短絡期間に移行した際にＰチャンネルＦＥＴＰ
１、Ｐ２の両方がオフ状態ではないと判断した場合に
は、チャタリングが終了するまで、ＮチャンネルＦＥＴ
Ｎ１、Ｎ２をオフ状態に維持するため、大容量コンデン
サ４から貫通電流が流れてしまう場合を防止し、ひいて
はチョッパ式充電回路１０の充電効率を高めている。ま
た、本実施形態のチョッパ式充電回路１０は、チャタリ
ングの終了後すぐにＮチャンネルＦＥＴＮ１、Ｎ２をオ
ン状態に切り換えることができるため、第１実施形態に
比して充電効率を高めることが可能である。

【００７５】（３） 第３実施形態 （３−１） 第３実施形態の構成 図７は、第３実施形態に係る腕時計に使用されるチョッ
パ式充電回路の貫通電流防止回路を示す回路図である。
このチョッパ式充電回路は、図１に示す貫通電流防止回
路２０に代えて、貫通電流防止回路２０Ｂが配置される
点を除いて第１実施形態のチョッパ式充電回路１０と同
様であるため、同様の部分は同一の符号を付して示し、
重複した説明を省略する。

【００７６】図７において、発振回路２Ａは、第１実施
形態の発振回路２Ａと同様の構成であるが、ここでは、
２ｋＨｚのクロック信号ＣＬ１と、このクロック信号Ｃ
Ｌ１より高い周波数、例えば３２ｋＨｚのクロック信号
ＣＬＸを貫通電流防止回路２０Ｂに供給するようになっ
ている。このクロック信号ＣＬＸは、後述するタイマー
カウンタ５６の入力端子に供給される。

【００７７】貫通電流防止回路２０Ｂは、４つのアンド
回路２１、２２、２３、５４と、Ｄ−ＦＦ回路５５と、
タイマーカウンタ５６とを備えて構成される。Ｄ−ＦＦ
回路５５は、クロック入力端子に供給される信号ＳＡ１
が立ち上がると、Ｄ入力端子に供給されているＨレベル
の信号を取り込んでＱ出力端子をＨレベルにするととも
に、反転Ｑ出力端子をＬレベルにする。また、Ｄ−ＦＦ
回路５５は、クリア端子ＣＬＲに供給される信号ＳＴが
Ｌレベルになるとクリアされる。Ｄ−ＦＦ回路５５の反
転Ｑ出力端子の信号は、オン禁止信号ＳＯＮ３としてア
ンド回路２３の一方の入力端子に供給される。また、Ｄ
−ＦＦ回路５５のＱ出力端子の信号は、信号ＳＱ３とし
てアンド回路５４の一方の入力端子に供給される。ここ
で、信号ＳＱ３は、アンド回路５４を開閉する信号とし
て機能する。そして、信号ＳＱ３がＨレベルのときに
は、信号ＳＡ１がアンド回路５４を介して信号ＳＡ４と
なり、信号ＳＡ４がタイマーカウンタ５６のセット／リ
セット端子に供給される。従って、Ｄ−ＦＦ回路５５
は、ＰチャンネルＦＥＴＰ１、Ｐ２の両方がオフ状態に
なると、オン禁止信号ＳＯＮ３をＬレベルにするととも
に、信号ＳＱ３をＨレベルにする。これにより、信号Ｓ
Ａ１がアンド回路５４を介してタイマーカウンタ５６の
セット／リセット端子に供給される。

【００７８】タイマーカウンタ５６は、セット／リセッ
ト端子に供給されている信号ＳＡ４がＨレベルになる
と、入力端子に供給されているクロック信号ＣＬＸをカ
ウントする。そして、信号ＳＡ４がＬレベルになると、
このカウント値をリセットする。また、タイマーカウン
タ５６は、カウント値がレジスタ５７に保存されている
設定値に達すると、出力端子より出力されるキャリー信
号ＳＴを短期間Ｌレベルに立ち下げるとともに、カウン
ト値をリセットする。従って、タイマーカウンタ５６
は、ＰチャンネルＦＥＴＰ１、Ｐ２の両方がオフ状態に
なった後に、アンド回路５４を介して供給される信号Ｓ
Ａ１がＨレベルの期間をカウントし、Ｈレベルの状態が
一定期間継続すると、キャリー信号ＳＴを短時間Ｌレベ
ルに立ち下げる。ここで、信号ＳＡ１は、Ｐチャンネル
ＦＥＴＰ１、Ｐ２の両方がオフ状態の場合にＨレベルに
なる信号であるため、タイマーカウンタ５６は、Ｐチャ
ンネルＦＥＴＰ１、Ｐ２がオフ状態に維持されている期
間を計測する。

【００７９】（３−２） 第３実施形態の動作 次に、前述した構成による実施形態の動作について、図
１９および図２０に示されるフローチャートおよび図８
に示されるタイミングチャートを参照して説明する。本
動作例における腕時計は、腕に装着されていて、この腕
時計に装備されている交流発電機ＡＧには、断続的に起
電力が発生しているものとする。ここで、図８は、本実
施形態に係るチョッパ式充電回路のタイミングチャート
である。なお、時刻ｔ１においては、コンパレータＣＯ
Ｍ１の出力信号ＳＰ１及びコンパレータＣＯＭ２の出力
信号ＳＰ２がＨレベルであって、ＰチャンネルＦＥＴＰ
１、Ｐ２はオフ状態である場合、つまり、交流発電機Ａ
Ｇの入力端子Ａ、Ｂの電圧が電源Ｖｄｄの電圧以下の場
合を想定している。また、時刻ｔ１において、Ｄ−ＦＦ
回路５５は、クリア端子ＣＬＲに供給されているＳＴ信
号によりリセット（クリア）されていることとする。

【００８０】図８（ａ）に示されるように、時刻ｔ１に
おいて発振回路２Ａより出力される２ｋＨｚのクロック
信号ＣＬ１がＨレベルに立ち上がり短絡期間になると
（ステップＳ４１）、図８（ｄ）に示されるように、信
号ＳＮはＨレベルになる。このとき、図８（ｅ）に示さ
れるように、オン禁止信号ＳＯＮ３はＨレベルであるた
め、信号ＳＮがアンド回路２３を介して信号ＳＮ３とし
てＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給され
る。これにより、図８（ｈ）に示されるように、信号Ｓ
Ｎ３がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２
はオン状態に切り換わる。この結果、図１において符号
αで示されるように、チョッパ式充電回路１０には、交
流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２による閉
ループが形成される。そして、交流発電機ＡＧの起電圧
に応じて電流ｉ１が流れ、発電コイル３７のインダクタ
ンスにエネルギーが蓄積される。このとき、図８（ｆ）
に示されるように、信号ＳＡ４はＬレベルであるため、
タイマーカウンタ５６は、カウント値がリセットされた
状態に維持される。そして、図８（ｇ）に示されるよう
に、キャリー信号ＳＴはＨレベルに維持される。

【００８１】次に、図８（ａ）に示されるように、時刻
ｔ２において２ｋＨｚのクロック信号ＣＬ１がＬレベル
に立ち下がると、短絡期間が終了する。したがって、図
８（ｄ）に示されるように、信号ＳＮはＬレベルにな
る。これにより、図８（ｈ）に示されるように、信号Ｓ
Ｎ３はＬレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２
はオフ状態に切り換わる。具体的には、短絡期間から充
電（開放）期間に移行すると（ステップＳ４２；ＹＥ
Ｓ）、発電コイル３７のインダクタンスに蓄積されたエ
ネルギーによって、例えば出力端子Ａの電圧が昇圧され
る。そして、時刻ｔ３において出力端子Ａの電圧が電圧
Ｖｄｄに達すると、コンパレータＣＯＭ１の出力信号Ｓ
Ｐ１がＬレベルになってＰチャンネルＦＥＴＰ１はオン
状態になる。この結果、大容量コンデンサ４への電流経
路が形成される。すなわち、図１において符号βで示さ
れるように、充電電流ｉ２が大容量コンデンサ４に流
れ、充電が開始される（ステップＳ４３）。

【００８２】そして、充電によって出力端子Ａの電位が
徐々に減少していき、時刻ｔ４において出力端子Ａの電
圧が電圧Ｖｄｄ以下になると、前述したように、Ｐチャ
ンネルＦＥＴＰ１にチャタリングが生じるため、図８
（ｃ）に示されるように、信号ＳＡ１の信号レベルがＨ
レベルとＬレベルとに頻繁に切り換わる（時刻ｔ４から
時刻ｔ６までの期間）。この場合、時刻ｔ４において信
号ＳＡ１がＨレベルになると（ステップＳ４４）、図８
（ｅ）に示されるように、オン禁止信号ＳＯＮ３はＬレ
ベルになる。そして、ＮチャンネルＦＥＴＮ１、Ｎ２は
オフ状態になる（ステップＳ４５）。

【００８３】また、信号ＳＡ１がＨレベルになると、信
号ＳＱ３がＨレベルになるため、アンド回路５４を介し
て信号ＳＡ１が信号ＳＡ４としてタイマーカウンタ５６
のセット／リセット端子に供給される（ステップＳ４
６）。これにより、図８（ｆ）に示されるように、時刻
ｔ４において信号ＳＡ４がＨレベルになり、信号ＳＡ４
（ＳＡ１）がＨレベルの期間、すなわち、Ｐチャンネル
ＦＥＴＰ１、Ｐ２がオフ状態である期間がタイマーカウ
ンタ５６により計測される。この場合において、Ｐチャ
ンネルＦＥＴＰ１にチャタリングが生じている間は、信
号ＳＡ４がＨレベルとＬレベルとに頻繁に切り換わるた
め（ステップＳ４７；ＮＯ）、カウント値はすぐにリセ
ットされる。一方チャタリングが終了してＰチャンネル
ＦＥＴＰ１、Ｐ２がオフ状態に安定すると、信号ＳＡ４
はＨレベルに安定する。そして、カウント値がカウント
アップされる。従って、時刻ｔ６において信号ＳＡ４が
Ｈレベルに安定すると（ステップＳ４７；ＹＥＳ）、カ
ウント値がカウントアップされる（ステップＳ４８）。
そして、時刻ｔ７においてカウント値がレジスタ５７に
保存されている設定値までカウントされると（ステップ
Ｓ４９；ＹＥＳ）、図８（ｇ）に示されるように、キャ
リー信号ＳＴは短期間Ｌレベルになる。

【００８４】このように、キャリー信号ＳＴがＬレベル
になると、Ｄ−ＦＦ回路５５はクリアされる（ステップ
Ｓ５０）。これにより、図８（ｅ）に示されるように、
オン禁止信号ＳＯＮ３がＨレベルになるとともに、図８
（ｆ）に示されるように、信号ＳＡ４がＬレベルにな
り、タイマーカウンタ５６のカウント値がリセットされ
た状態に維持される。すなわち、ＰチャンネルＦＥＴＰ
１、Ｐ２がオフ状態になった時点からオフ状態の期間が
一定期間経過するまで、オン禁止信号ＳＯＮ３がＬレベ
ルに維持されることにより、ＰチャンネルＦＥＴＰ１ま
たはＰ２にチャタリングが生じている期間は、Ｎチャン
ネルＦＥＴＮ１、Ｎ２がオフ状態に維持される。これに
より、ＰチャンネルＦＥＴＰ１またはＰ２とＮチャンネ
ルＦＥＴＮ１、Ｎ２の両方がオン状態になる場合を防止
することができ、ひいては大容量コンデンサ４から貫通
電流が流れることを防止している。

【００８５】そして、時刻ｔ７においてオン禁止信号Ｓ
ＯＮ３がＨレベルになると、信号ＳＮがアンド回路２３
を介してＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給
される。この信号ＳＮによってＮチャンネルＦＥＴＮ
１、Ｎ２の制御が行われる。この場合においては、時刻
ｔ７において信号ＳＮはＨレベルであるため、Ｎチャン
ネルＦＥＴＮ１、Ｎ２はオン状態に制御される。これに
より、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２
による閉ループが形成され、交流発電機ＡＧの起電圧に
応じて発電コイル３７のインダクタンスにエネルギーが
蓄積される。そして、時刻ｔ８において、短絡期間が終
了し（ステップＳ５２；ＹＥＳ）、信号ＳＮがＬレベル
になると、ＮチャンネルＦＥＴＮ１、Ｎ２はオフ状態に
なる。そして、発電コイル３７のインダクタンスに蓄積
されたエネルギーによって出力端子Ａの電圧が昇圧さ
れ、大容量コンデンサ４の充電が行われる。

【００８６】これにより、本実施形態においては、Ｐチ
ャンネルＦＥＴＰ１、Ｐ２がオフ状態になった時点から
オフ状態の期間が一定時間経過するまで、Ｎチャンネル
ＦＥＴＮ１、Ｎ２をオフ状態に維持することにより、大
容量コンデンサ４から貫通電流が流れることを防止する
ことができる。また、オフ状態の期間が一定時間経過し
た後は、すぐにＮチャンネルＦＥＴＮ１、Ｎ２をオン状
態に制御することができ、チョッパ式充電回路の充電効
率をより高めることができる。

【００８７】（４） 変形例 （４−１） 第１変形例 前述の実施形態において、大容量コンデンサ４の充電時
においては、ＮチャンネルＦＥＴＮ１及びＮ２をオフ状
態に制御する場合について述べたが、本発明はこれに限
らず、大容量コンデンサ４の充電時の電流経路にあるＮ
チャンネルＦＥＴＮ１、Ｎ２がオン状態になるようにし
てもよい。この場合、例えば、図９に示されるように、
交流発電機ＡＧの出力端子Ａ、Ｂの電圧と基準電圧Ｖｒ
ｅｆ１とをそれぞれ比較するコンパレータＣＯＭ３、Ｃ
ＯＭ４（第２の制御部）と、各コンパレータＣＯＭ３、
ＣＯＭ４の出力信号と制御回路２０の出力信号ＳＮ１と
の論理和を演算するオア回路ＯＲ１、ＯＲ２（第２の制
御部）とを追加し、オア回路ＯＲ１、ＯＲ２の各出力信
号をＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給する
方法が考えられる。また、図１０に示されるように、Ｎ
チャンネルＦＥＴＮ１、Ｎ２にそれぞれＮチャンネルＦ
ＥＴＮ３、Ｎ４（第２の充電用のスイッチ部）を並列接
続し、これらＮチャンネルＦＥＴＮ３、Ｎ４のゲートに
交流発電機ＡＧの出力端子Ａ、Ｂの各電圧を供給する方
法が考えられる。このようにすれば、充電時に電流が流
れるダイオードＤ３またはＤ４の損失を低減することが
でき、チョッパ式充電回路の充電効率を高くすることが
できる。

【００８８】（４−２） 第２変形例 前述の実施形態においては、交流発電機の起電力を充電
する場合について述べたが、本発明はこれに限らず、商
用交流電源や電波などの交流電源や、直流発電機などの
直流電源の電力を充電する場合にも広く適用することが
できる。また、電力を入力する方法は、図１１に示され
るようにコイル（１次コイル、２次コイル）を介して非
接触で入力する方法などを広く適用することができる。

【００８９】（４−３） 第３変形例 前述の実施形態においては、スイッチ部の一例として、
ＰチャンネルＦＥＴ、ＮチャンネルＦＥＴの電界効果ト
ランジスタを使用する場合について述べたが、本発明は
これに限らず、ＰチャンネルＦＥＴに代えてＰＮＰ型の
トランジスタ、または、ＮチャンネルＦＥＴに代えてＮ
ＰＮ型のバイポーラトランジスタを使用してもよい。ま
た、ＰチャンネルＦＥＴＰ１およびＰ２をダイオードに
置き換えてもよい。この場合、コンパレータＣＯＭ１お
よびＣＯＭ２は、それぞれダイオードの順方向電圧を検
出し、その出力信号ＳＰ１およびＳＰ２は制御回路２０
にのみ供給される。

【００９０】（４−４） 第４変形例 前述の実施形態においては、全波整流を行うチョッパ式
充電回路に本発明を適用する場合について述べたが、本
発明はこれに限らず、半波整流を行うチョッパ式充電回
路に適用してもよい。

【００９１】（４−５） 第５変形例 前述の実施形態においては、チョッパ式充電回路を腕時
計に適用する場合について述べたが、本発明はこれに限
らず、例えば置き時計、柱時計などのいわゆる時計や、
パーソナルコンピュータ、電卓、携帯電話などの電子機
器に内蔵された計時装置に適用してもよい。さらに、携
帯型の血圧計、ページャ、歩数計などの電子機器に広く
適用することができる。また、これらの電子機器に電池
とチョッパ式充電回路とを両方具備させて、蓄電量が少
なくなった場合に電池の電力で動作させるようにしても
よい。

【００９２】（４−６） 第６変形例 前述の実施形態においては、チョッパ式充電回路に本発
明を適用する場合について述べたが、単にチョッパ電圧
を出力するチョッパ回路にも適用することができる。

【００９３】

【発明の効果】前述したように本発明のチョッパ式充電
回路は、充電用のトランジスタＰ１、Ｐ２にチャタリン
グが発生している場合には、閉ループ用のトランジスタ
Ｎ１、Ｎ２を強制的に一定期間オフにすることにより、
貫通電流を防止して充電効率を高めることができる。

【図面の簡単な説明】

【図１】 第１実施形態に係る腕時計に使用されるチョ
ッパ式充電回路の回路図である。

【図２】 前記チョッパ式充電回路の貫通電流防止回路
及びその周辺構成を示す回路図である。

【図３】 前記腕時計の交流発電機とその周辺機構の構
成を示す斜視図である。

【図４】 前記チョッパ式充電回路のタイミングチャー
トである。

【図５】 第２実施形態に係る腕時計に使用されるチョ
ッパ式充電回路の貫通電流防止回路及びその周辺構成を
示す回路図である。

【図６】 前記チョッパ式充電回路のタイミングチャー
トである。

【図７】 第３実施形態に係る腕時計に使用されるチョ
ッパ式充電回路の貫通電流防止回路を示す回路図であ
る。

【図８】 前記チョッパ式充電回路のタイミングチャー
トである。

【図９】 変形例１に係るチョッパ式充電回路の回路図
である。

【図１０】 変形例１に係るチョッパ式充電回路の回路
図である。

【図１１】 交流電源の電力を非接触で入力する方法を
示す図である。

【図１２】 従来のチョッパ式充電回路の回路図であ
る。

【図１３】 前記チョッパ式充電回路のタイミングチャ
ートである。

【図１４】 前記チョッパ式充電回路に流れる充電電流
の波形図と拡大波形図である。

【図１５】 第１実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
１）である。

【図１６】 第１実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
２）である。

【図１７】 第２実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
１）である。

【図１８】 第２実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
２）である。

【図１９】 第３実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
１）である。

【図２０】 第３実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の動作例を示すフローチャート（その
２）である。

【符号の説明】

１、１０……チョッパ式充電回路 ２、２Ａ……発振回路 ４……大容量コンデンサ（蓄電部） ２０、２０Ａ、２０Ｂ……貫通電流防止回路（制御部） ２１、２２、２３……アンド回路（閉ループ制御部） ２６、５５……Ｄ−ＦＦ回路（オフ制御部、閉ループ禁
止部） ２８……エッジ検出回路（オフ解除部、閉ループ禁止
部） ４０……処理装置（時刻表示部） ４１……時計装置（時刻表示部） ４５……充電終了検出回路（充電終了判定部） ５６……タイマーカウンタ（充電終了判定部） Ａ、Ｂ……出力端子 ＣＯＭ１、ＣＯＭ２……コンパレータ（起電圧検出用の
比較部、第１及び第２の比較部） Ｄ１、Ｄ２、Ｄ３、Ｄ４……ダイオード（一方向性素
子） Ｎ１、Ｎ２……ＮチャンネルＦＥＴ（閉ループ用のスイ
ッチ部、第３及び第４のスイッチ部、スイッチ素子） Ｐ１、Ｐ２……ＰチャンネルＦＥＴ（起電圧検出用のス
イッチ部、第１及び第２のスイッチ部、スイッチ素子）

Claims (31)

【特許請求の範囲】
1. 【請求項１】 発電機によって発電される起電力をチョ
   ッパ電圧に変換し、そのチョッパ電圧を第１のラインと
   第２のラインとの間に発生させるチョッパ回路におい
   て、 前記第１のラインの電圧と前記発電機の起電力が供給さ
   れる入力端子の電圧とを比較する起電圧検出用の比較部
   と、 前記第１のラインと前記入力端子との間に設けられ、前
   記入力端子の電圧が所定の電圧以上の場合は、一方向に
   電流を流す充電用のスイッチ部と、 前記第２のラインと前記入力端子との間に設けられ、ス
   イッチ素子と、前記スイッチ素子に並列接続された一方
   向に電流を流す一方向性素子とを有する閉ループ用のス
   イッチ部と、 前記閉ループ用のスイッチ部のスイッチ素子を制御する
   制御部とを備え、 前記制御部は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
   間に前記充電用のスイッチ部がオフの場合は、前記短絡
   期間が終了するまで前記閉ループ用のスイッチ部のスイ
   ッチ素子をオンにする閉ループ制御部と、 前記充電用のスイッチ部にチャタリングが発生している
   場合は、前記閉ループ用のスイッチ部のスイッチ素子を
   強制的に一定期間オフにする閉ループ禁止部とを有する
   ことを特徴とするチョッパ回路。
2. 【請求項２】 電源の電力をチョッパ電圧に変換し、そ
   のチョッパ電圧を第１のラインと第２のラインとの間に
   発生させるチョッパ回路において、 前記第１のラインの電圧と前記電源の電力が供給される
   入力端子の電圧とを比較する起電圧検出用の比較部と、 前記第１のラインと前記入力端子との間に設けられ、前
   記入力端子の電圧が所定の電圧以上の場合は、一方向に
   電流を流す充電用のスイッチ部と、 前記第２のラインと前記入力端子との間に設けられ、ス
   イッチ素子と、前記スイッチ素子に並列接続された一方
   向に電流を流す一方向性素子とを有する閉ループ用のス
   イッチ部と、 前記閉ループ用のスイッチ部のスイッチ素子を制御する
   制御部とを備え、 前記制御部は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
   間に前記充電用のスイッチ部がオフの場合は、前記短絡
   期間が終了するまで前記閉ループ用のスイッチ部のスイ
   ッチ素子をオンにする閉ループ制御部と、 前記充電用のスイッチ部にチャタリングが発生している
   場合は、前記閉ループ用のスイッチ部のスイッチ素子を
   強制的に一定期間オフにする閉ループ禁止部とを有する
   ことを特徴とするチョッパ回路。
3. 【請求項３】 請求項１または請求項２記載のチョッパ
   回路において、 前記閉ループ禁止部は、 前記短絡期間に前記充電用のスイッチ部がオンからオフ
   になったことを検出することによりチャタリングが発生
   していると判定し、チャタリングが発生していると判定
   した場合は、前記閉ループ用のスイッチ部のスイッチ素
   子を強制的にオフにするオフ制御部と、 少なくとも次の短絡期間になる前に、前記オフ制御部に
   よる前記閉ループ用スイッチ部のスイッチ素子のオフを
   解除するオフ解除部とを有することを特徴とするチョッ
   パ回路。
4. 【請求項４】 請求項３記載のチョッパ回路において、 前記閉ループ禁止部は、 前記充電用のスイッチ部が一定期間オフになったことを
   検出することにより充電が終了したと判定する充電終了
   判定部を更に有し、 前記充電終了判定部により充電が終了したと判定される
   と、前記オフ制御部による前記閉ループ用スイッチ部の
   スイッチ素子のオフが解除されることを特徴とするチョ
   ッパ回路。
5. 【請求項５】 請求項１または請求項２記載のチョッパ
   回路において、 前記閉ループ禁止部は、 前記充電用のスイッチ部がオンからオフになったことを
   検出することによりチャタリングが発生していると判定
   し、チャタリングが発生していると判定した場合は、前
   記閉ループ用のスイッチ部のスイッチ素子を強制的にオ
   フにするオフ制御部と、 前記充電用のスイッチ部が一定期間オフになったことを
   検出することにより充電が終了したと判定し、充電が終
   了したと判定した場合は、前記オフ制御部による前記閉
   ループ用スイッチ部のスイッチ素子のオフを解除する充
   電終了検出部とを有することを特徴とするチョッパ回
   路。
6. 【請求項６】 請求項１乃至請求項５のいずれかに記載
   のチョッパ回路において、 前記第２のラインと前記入力端子と対の関係にある他の
   入力端子との間に設けられ、前記他の入力端子の電圧が
   所定の電圧以上の場合は、前記閉ループ用のスイッチ部
   のスイッチ素子をオンにする第２の制御部を更に具備す
   ることを特徴とするチョッパ回路。
7. 【請求項７】 請求項１乃至請求項５のいずれかに記載
   のチョッパ回路において、 前記閉ループ用のスイッチ部に並列接続された第２の充
   電用のスイッチ部を更に有し、 前記第２の充電用のスイッチ部は、前記入力端子と対の
   関係にある他の入力端子の電圧に応じて接続状態が切り
   換わることを特徴とするチョッパ回路。
8. 【請求項８】 請求項１乃至請求項７のいずれかに記載
   のチョッパ回路において、 前記充電用のスイッチ部は、 前記起電圧検出用の比較部の比較結果に基づいて制御さ
   れるスイッチ素子と、 前記スイッチ素子に並列接続された一方向に電流を流す
   一方向性素子とを有することを特徴とするチョッパ回
   路。
9. 【請求項９】 請求項１乃至請求項７のいずれかに記載
   のチョッパ回路において、 前記充電用のスイッチ部は、ダイオードであることを特
   徴とするチョッパ回路。
10. 【請求項１０】 交流発電機によって発電される起電力
    をチョッパ電圧に変換して第１のラインと第２のライン
    との間に発生させるチョッパ回路において、 前記第１のラインの電圧と前記交流発電機の起電力が供
    給される一方の入力端子の電圧とを比較する第１の比較
    部と、 前記第１のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第１のスイッチ部と、 前記第１のラインの電圧と前記交流発電機の起電力が供
    給される他方の入力端子の電圧とを比較する第２の比較
    部と、 前記第１のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第２のスイッチ部と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第３のス
    イッチ部と、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第４のス
    イッチ部と、 前記第３及び第４のスイッチ部のスイッチ素子を制御す
    る制御部とを備え、 前記制御部は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記第１及び第２のスイッチ部がオフの場合は、前
    記短絡期間が終了するまで前記第３及び第４のスイッチ
    部のスイッチ素子をオンにする閉ループ制御部と、 前記第１及び第２のスイッチ部にチャタリングが発生し
    ている場合は、前記第３及び第４のスイッチ部のスイッ
    チ素子を強制的に一定期間オフにする閉ループ禁止部と
    を有することを特徴とするチョッパ回路。
11. 【請求項１１】 交流電源の電力をチョッパ電圧に変換
    し、そのチョッパ電圧を第１のラインと第２のラインと
    の間に発生させるチョッパ回路において、 前記第１のラインの電圧と前記交流電源の電力が供給さ
    れる一方の入力端子の電圧とを比較する第１の比較部
    と、 前記第１のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第１のスイッチ部と、 前記第１のラインの電圧と前記交流電源の電力が供給さ
    れる他方の入力端子の電圧とを比較する第２の比較部
    と、 前記第１のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第２のスイッチ部と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第３のス
    イッチ部と、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第４のス
    イッチ部と、 前記第３及び第４のスイッチ部のスイッチ素子を制御す
    る制御部とを備え、 前記制御部は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記第１及び第２のスイッチ部がオフの場合は、前
    記短絡期間が終了するまで前記第３及び第４のスイッチ
    部のスイッチ素子をオンにする閉ループ制御部と、 前記第１及び第２のスイッチ部にチャタリングが発生し
    ている場合は、前記第３及び第４のスイッチ部のスイッ
    チ素子を強制的に一定期間オフにする閉ループ禁止部と
    を有することを特徴とするチョッパ回路。
12. 【請求項１２】 請求項１０または請求項１１記載のチ
    ョッパ回路において、 前記閉ループ禁止部は、 前記短絡期間に前記充電用のスイッチ部がオンからオフ
    になったことを検出することによりチャタリングが発生
    していると判定し、チャタリングが発生していると判定
    した場合は、前記第３及び第４のスイッチ部のスイッチ
    素子を強制的にオフにするオフ制御部と、 少なくとも次の短絡期間になる前に、前記オフ制御部に
    よる前記第３及び第４スイッチ部のスイッチ素子のオフ
    を解除するオフ解除部とを有することを特徴とするチョ
    ッパ回路。
13. 【請求項１３】 請求項１２記載のチョッパ回路におい
    て、 前記閉ループ禁止部は、 前記第１及び第２のスイッチ部が一定期間オフになった
    ことを検出することにより充電が終了したと判定する充
    電終了判定部を更に有し、 前記充電終了判定部により充電が終了したと判定される
    と、前記オフ制御部による前記第３及び第４スイッチ部
    のスイッチ素子のオフが解除されることを特徴とするチ
    ョッパ回路。
14. 【請求項１４】 請求項１３記載のチョッパ回路におい
    て、 前記閉ループ禁止部は、 前記第１または第２のスイッチ部がオンからオフになっ
    たことを検出することによりチャタリングが発生してい
    ると判定し、チャタリングが発生していると判定した場
    合は、前記第３及び第４のスイッチ部のスイッチ素子を
    強制的にオフにするオフ制御部と、 前記第１及び第２のスイッチ部が一定期間オフになった
    ことを検出することにより充電が終了したと判定し、充
    電が終了したと判定した場合は、前記オフ制御部による
    前記第３及び第４スイッチ部のスイッチ素子のオフを解
    除する充電終了検出部とを有することを特徴とするチョ
    ッパ回路。
15. 【請求項１５】 請求項１０乃至請求項１４のいずれか
    に記載のチョッパ回路において、 前記第１のスイッチ部は、 前記第１の比較部の比較結果に基づいて制御されるスイ
    ッチ素子と、 前記スイッチ素子に並列接続された一方向に電流を流す
    一方向性素子とを有し、 前記第２のスイッチ部は、 前記第２の比較部の比較結果に基づいて制御されるスイ
    ッチ素子と、 前記スイッチ素子に並列接続された一方向に電流を流す
    一方向性素子とを有することを特徴とするチョッパ回
    路。
16. 【請求項１６】 請求項１０乃至請求項１４のいずれか
    に記載のチョッパ回路において、 前記第１及び第２のスイッチ部は、それぞれダイオード
    であることを特徴とするチョッパ回路。
17. 【請求項１７】 請求項１乃至請求項１６のいずれかに
    記載のチョッパ回路において、 前記第１のラインは高電圧側ラインであり、前記第２の
    ラインは低電圧側ラインであることを特徴とするチョッ
    パ回路。
18. 【請求項１８】 請求項１乃至請求項１６のいずれかに
    記載のチョッパ回路において、 前記各スイッチ素子は、電界効果トランジスタであり、 前記各一方向性素子は、前記電界効果トランジスタの寄
    生ダイオードであることを特徴とするチョッパ回路。
19. 【請求項１９】 第１のラインの電圧と発電機の起電力
    が供給される入力端子の電圧とを比較する起電圧検出用
    の比較回路と、 前記第１のラインと前記入力端子との間に設けられ、前
    記入力端子の電圧が所定の電圧以上の場合は、一方向に
    電流を流す充電用のスイッチ回路と、 前記第２のラインと前記入力端子との間に設けられ、ス
    イッチ素子と、前記スイッチ素子に並列接続された一方
    向に電流を流す一方向性素子とを有する閉ループ用のス
    イッチ回路と、 前記閉ループ用のスイッチ回路のスイッチ素子を制御す
    る制御回路とを備え、前記発電機の起電力をチョッパ電
    圧に変換し、そのチョッパ電圧を前記第１のラインと前
    記第２のラインとの間に発生させるチョッパ回路の制御
    方法において、 前記制御回路は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記充電用のスイッチ回路がオフの場合は、前記短
    絡期間が終了するまで前記閉ループ用のスイッチ回路の
    スイッチ素子をオンにし、 前記充電用のスイッチ回路にチャタリングが発生してい
    る場合は、前記閉ループ用のスイッチ回路のスイッチ素
    子を強制的に一定期間オフにすることを特徴とするチョ
    ッパ回路の制御方法。
20. 【請求項２０】 第１のラインの電圧と電源の電力が供
    給される入力端子の電圧とを比較する起電圧検出用の比
    較回路と、 前記第１のラインと前記入力端子との間に設けられ、前
    記入力端子の電圧が所定の電圧以上の場合は、一方向に
    電流を流す充電用のスイッチ回路と、 前記第２のラインと前記入力端子との間に設けられ、ス
    イッチ素子と、前記スイッチ素子に並列接続された一方
    向に電流を流す一方向性素子とを有する閉ループ用のス
    イッチ回路と、 前記閉ループ用のスイッチ回路のスイッチ素子を制御す
    る制御回路とを備え、前記電源の電力をチョッパ電圧に
    変換し、そのチョッパ電圧を前記第１のラインと前記第
    ２のラインとの間に発生させるチョッパ回路の制御方法
    において、 前記制御回路は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記充電用のスイッチ回路がオフの場合は、前記短
    絡期間が終了するまで前記閉ループ用のスイッチ回路の
    スイッチ素子をオンにし、 前記充電用のスイッチ回路にチャタリングが発生してい
    る場合は、前記閉ループ用のスイッチ回路のスイッチ素
    子を強制的に一定期間オフにすることを特徴とするチョ
    ッパ回路の制御方法。
21. 【請求項２１】 請求項１９または請求項２０記載のチ
    ョッパ回路の制御方法において、 前記制御回路は、 前記短絡期間に前記充電用のスイッチ回路がオンからオ
    フになったことを検出することによりチャタリングが発
    生していると判定し、チャタリングが発生していると判
    定した場合は、前記閉ループ用のスイッチ回路のスイッ
    チ素子を強制的にオフにし、 少なくとも次の短絡期間になる前に、前記閉ループ用ス
    イッチ回路のスイッチ素子のオフを解除することを特徴
    とするチョッパ回路の制御方法。
22. 【請求項２２】 請求項２１記載のチョッパ回路の制御
    方法において、 前記制御回路は、 前記充電用のスイッチ回路が一定期間オフになったこと
    を検出することにより充電が終了したと判定し、 充電が終了したと判定すると、前記閉ループ用スイッチ
    回路のスイッチ素子のオフを解除することを特徴とする
    チョッパ回路の制御方法。
23. 【請求項２３】 請求項１９または請求項２０記載のチ
    ョッパ回路の制御方法において、 前記制御回路は、 前記充電用のスイッチ回路がオンからオフになったこと
    を検出することによりチャタリングが発生していると判
    定し、チャタリングが発生していると判定した場合は、
    前記閉ループ用のスイッチ回路のスイッチ素子を強制的
    にオフにし、 前記充電用のスイッチ回路が一定期間オフになったこと
    を検出することにより充電が終了したと判定し、充電が
    終了したと判定した場合は、前記閉ループ用スイッチ回
    路のスイッチ素子のオフを解除することを特徴とするチ
    ョッパ回路の制御方法。
24. 【請求項２４】 第１のラインの電圧と交流発電機の起
    電力が供給される一方の入力端子の電圧とを比較する第
    １の比較回路と、 前記第１のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第１のスイッチ回路と、 前記第１のラインの電圧と前記交流発電機の起電力が供
    給される他方の入力端子の電圧とを比較する第２の比較
    回路と、 前記第１のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第２のスイッチ回路と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第３のス
    イッチ回路と、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第４のス
    イッチ回路と、 前記第３及び第４のスイッチ回路のスイッチ素子を制御
    する制御回路とを備え、前記交流発電機の起電力をチョ
    ッパ電圧に変換し、そのチョッパ電圧を前記第１のライ
    ンと前記第２のラインとの間に発生させるチョッパ回路
    の制御方法において、 前記制御回路は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記第１及び第２のスイッチ回路がオフの場合は、
    前記短絡期間が終了するまで前記第３及び第４のスイッ
    チ回路のスイッチ素子をオンにし、 前記第１及び第２のスイッチ回路にチャタリングが発生
    している場合は、前記第３及び第４のスイッチ回路のス
    イッチ素子を強制的に一定期間オフにすることを特徴と
    するチョッパ回路の制御方法。
25. 【請求項２５】 第１のラインの電圧と交流電源の電力
    が供給される一方の入力端子の電圧とを比較する第１の
    比較回路と、 前記第１のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第１のスイッチ回路と、 前記第１のラインの電圧と前記交流電源の電力が供給さ
    れる他方の入力端子の電圧とを比較する第２の比較回路
    と、 前記第１のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場合
    は、一方向に電流を流す第２のスイッチ回路と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第３のス
    イッチ回路と、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、スイッチ素子と、前記スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子とを有する第４のス
    イッチ回路と、 前記第３及び第４のスイッチ回路のスイッチ素子を制御
    する制御回路とを備え、前記交流電源の電力をチョッパ
    電圧に変換し、そのチョッパ電圧を前記第１のラインと
    前記第２のラインとの間に発生させるチョッパ回路の制
    御方法において、 前記制御回路は、 クロック信号に基づいて短絡期間を設定し、前記短絡期
    間に前記第１及び第２のスイッチ回路がオフの場合は、
    前記短絡期間が終了するまで前記第３及び第４のスイッ
    チ回路のスイッチ素子をオンにし、 前記第１及び第２のスイッチ回路にチャタリングが発生
    している場合は、前記第３及び第４のスイッチ回路のス
    イッチ素子を強制的に一定期間オフにすることを特徴と
    するチョッパ回路の制御方法。
26. 【請求項２６】 請求項２４または請求項２５記載のチ
    ョッパ回路の制御方法において、 前記制御回路は、 前記短絡期間に前記充電用のスイッチ回路がオンからオ
    フになったことを検出することによりチャタリングが発
    生していると判定し、チャタリングが発生していると判
    定した場合は、前記第３及び第４のスイッチ回路のスイ
    ッチ素子を強制的にオフにし、 少なくとも次の短絡期間になる前に、前記第３及び第４
    スイッチ回路のスイッチ素子のオフを解除することを特
    徴とするチョッパ回路の制御方法。
27. 【請求項２７】 請求項２４または請求項２５記載のチ
    ョッパ回路の制御方法において、 前記制御回路は、 前記第１及び第２のスイッチ回路が一定期間オフになっ
    たことを検出することにより充電が終了したと判定し、 充電が終了したと判定すると、前記第３及び第４スイッ
    チ回路のスイッチ素子のオフを解除することを特徴とす
    るチョッパ回路の制御方法。
28. 【請求項２８】 請求項２７記載のチョッパ回路の制御
    方法において、 前記制御回路は、 前記第１または第２のスイッチ回路がオンからオフにな
    ったことを検出することによりチャタリングが発生して
    いると判定し、チャタリングが発生していると判定した
    場合は、前記第３及び第４のスイッチ回路のスイッチ素
    子を強制的にオフにし、 前記第１及び第２のスイッチ回路が一定期間オフになっ
    たことを検出することにより充電が終了したと判定し、
    充電が終了したと判定した場合は、前記第３及び第４ス
    イッチ回路のスイッチ素子のオフを解除することを特徴
    とするチョッパ回路の制御方法。
29. 【請求項２９】 請求項１乃至請求項１８のいずれかに
    記載のチョッパ回路と、 前記チョッパ回路のチョッパ電圧を蓄電する蓄電部とを
    備えることを特徴とするチョッパ式充電回路。
30. 【請求項３０】 請求項２９記載のチョッパ式充電回路
    を内蔵するとともに、前記チョッパ式充電回路から給電
    される電力によって動作することを特徴とする電子機
    器。
31. 【請求項３１】 請求項２９記載のチョッパ式充電回路
    と、 前記チョッパ式充電回路から給電される電力によって時
    刻を計時して表示するする時刻表示部とを備えることを
    特徴とする計時装置。