JPH01128615A - プツシユプル回路の作動方法および装置 - Google Patents
プツシユプル回路の作動方法および装置Info
- Publication number
- JPH01128615A JPH01128615A JP63253598A JP25359888A JPH01128615A JP H01128615 A JPH01128615 A JP H01128615A JP 63253598 A JP63253598 A JP 63253598A JP 25359888 A JP25359888 A JP 25359888A JP H01128615 A JPH01128615 A JP H01128615A
- Authority
- JP
- Japan
- Prior art keywords
- output
- push
- output transistor
- transistor
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000000295 complement effect Effects 0.000 claims abstract description 25
- 101000662026 Homo sapiens Ubiquitin-like modifier-activating enzyme 7 Proteins 0.000 claims abstract description 4
- 102100037938 Ubiquitin-like modifier-activating enzyme 7 Human genes 0.000 claims abstract description 4
- 101000807306 Homo sapiens Ubiquitin-like modifier-activating enzyme 1 Proteins 0.000 claims abstract description 3
- 102100037160 Ubiquitin-like modifier-activating enzyme 1 Human genes 0.000 claims abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000006978 adaptation Effects 0.000 abstract description 2
- 239000002699 waste material Substances 0.000 abstract 1
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、プッシュプル回路を横電流なしで作動させ
るための方法およびこの方法を実施するための装置に関
するものである。
るための方法およびこの方法を実施するための装置に関
するものである。
プッシュプル回路装置はなかんずく、良好な効率で大き
い出力電力を可能にするために使用される。その出力回
路と直列に接続されている相補性の出力トランジスタは
、共通の入力信号から導き出されているプッシュプル信
号により駆動される。
い出力電力を可能にするために使用される。その出力回
路と直列に接続されている相補性の出力トランジスタは
、共通の入力信号から導き出されているプッシュプル信
号により駆動される。
その際に一方のトランジスタは導通し、それに対して相
補性のトランジスタは遮断する（またはその逆）０問題
はなかんずく、一方の作動状態から他方の作動状態への
移行の際に、また特にスイッチング作動の際に、トラン
ジスタのスイッチング時間が形式にのみではなくなかん
ずく飽和効果にも関係することにより生ずる。すなわち
物理的理由からトランジスタは基本的にスイッチオン動
作がスイッチオフ動作よりも速い。
補性のトランジスタは遮断する（またはその逆）０問題
はなかんずく、一方の作動状態から他方の作動状態への
移行の際に、また特にスイッチング作動の際に、トラン
ジスタのスイッチング時間が形式にのみではなくなかん
ずく飽和効果にも関係することにより生ずる。すなわち
物理的理由からトランジスタは基本的にスイッチオン動
作がスイッチオフ動作よりも速い。
この事情を第３図で説明する。第３ａ図による等価回路
は接続端子を介して供給電圧源の極＋ＵＳおよび−ＵＳ
に接続されている。電流源ＩＱは、スイッチＳが閉じら
れた際に電流Ｉを発生し、この電流は分流し、一方では
ベース電流ｉＢとしてトランジスタＴを流れ、また他方
ではベース抵抗ＲＢを通って負の供給電圧端子−ＵＳへ
流れ、また抵抗ＲＢにトランジスタＴを駆動するための
ベース・エミッタ間電圧降下ｕＢＥを発生する。トラン
ジスタＴはそのコレクタでコレクタ抵抗ＲＣを介して正
の供給電圧源＋ＵＳと、またそのエミッタで直接に負の
供給電圧源−ＵＳと接続されている。
は接続端子を介して供給電圧源の極＋ＵＳおよび−ＵＳ
に接続されている。電流源ＩＱは、スイッチＳが閉じら
れた際に電流Ｉを発生し、この電流は分流し、一方では
ベース電流ｉＢとしてトランジスタＴを流れ、また他方
ではベース抵抗ＲＢを通って負の供給電圧端子−ＵＳへ
流れ、また抵抗ＲＢにトランジスタＴを駆動するための
ベース・エミッタ間電圧降下ｕＢＥを発生する。トラン
ジスタＴはそのコレクタでコレクタ抵抗ＲＣを介して正
の供給電圧源＋ＵＳと、またそのエミッタで直接に負の
供給電圧源−ＵＳと接続されている。
第３ｂ図には、ベースが抵抗ＲＢを介してクリアされる
トランジスタＴのスイッチオフ挙動が定性的に示されて
いる０時点ｔａでのスイッチＳの開路の際に直ちにベー
ス電流ｉＢは反転する。なぜならば、ベースに蓄積され
ていた電荷が流れ出るからである。トランジスタＴは、
コレクターベース間電圧ｕＣＢが零になる時点ｔｂまで
は飽和状態にとどまる０時点ｔｂからはベース・エミッ
タ間フラックスキャパシタンスのみが放電されなければ
ならない、ベース・エミッタ間電圧ｕＢＨの低下は指数
関数に従って行われる。ベース・エミッタ間電圧ｕＢＥ
に関係するコレクタ電流ｔＣが十分に小さいと直ちに、
トランジスタＴはスイッチオフされているものとみなさ
れ得る。十分に小さいときは、プッシュプル回路のトラ
ンジスタの損傷が排除されているようにコレクタ電流が
小さくなければならないことを意味する。このコレクタ
電流の値は用途に応じて平均的な専門家により決定可能
であり、たとえばトランジスタの定格電流の１０％であ
り得る。一般に、十うンジスタＴが飽和状態にとどまる
時間は、続いてベース・エミッタ間電圧が最小値に低下
する時間よりも長い。
トランジスタＴのスイッチオフ挙動が定性的に示されて
いる０時点ｔａでのスイッチＳの開路の際に直ちにベー
ス電流ｉＢは反転する。なぜならば、ベースに蓄積され
ていた電荷が流れ出るからである。トランジスタＴは、
コレクターベース間電圧ｕＣＢが零になる時点ｔｂまで
は飽和状態にとどまる０時点ｔｂからはベース・エミッ
タ間フラックスキャパシタンスのみが放電されなければ
ならない、ベース・エミッタ間電圧ｕＢＨの低下は指数
関数に従って行われる。ベース・エミッタ間電圧ｕＢＥ
に関係するコレクタ電流ｔＣが十分に小さいと直ちに、
トランジスタＴはスイッチオフされているものとみなさ
れ得る。十分に小さいときは、プッシュプル回路のトラ
ンジスタの損傷が排除されているようにコレクタ電流が
小さくなければならないことを意味する。このコレクタ
電流の値は用途に応じて平均的な専門家により決定可能
であり、たとえばトランジスタの定格電流の１０％であ
り得る。一般に、十うンジスタＴが飽和状態にとどまる
時間は、続いてベース・エミッタ間電圧が最小値に低下
する時間よりも長い。
プッシュプル回路ではいま交互に両相補性出力トランジ
スタの一方が導通または遮断状態にされる０両相補性ト
ランジスタの出方回路の接続点に位置する回路の出力端
には、その場合、交互に供給電圧源＋ＵＳまたは−ＵＳ
の電圧からそれぞれ導通しているトランジスタの飽和電
圧を差し引いた大きさの電圧がかかる。
スタの一方が導通または遮断状態にされる０両相補性ト
ランジスタの出方回路の接続点に位置する回路の出力端
には、その場合、交互に供給電圧源＋ＵＳまたは−ＵＳ
の電圧からそれぞれ導通しているトランジスタの飽和電
圧を差し引いた大きさの電圧がかかる。
両相補性トランジスタの同時の切換わりの際に、トラン
ジスタの一方は、第３図により説明された効果に基づい
て他方のトランジスタが完全に遮断する以前に、既に完
全に導通している。この場合、百出力トランジスタは導
通しており、またそれらを通って流れる電流は、出力ト
ランジスタの電流増幅率によってのみ制限される値まで
上昇する。
ジスタの一方は、第３図により説明された効果に基づい
て他方のトランジスタが完全に遮断する以前に、既に完
全に導通している。この場合、百出力トランジスタは導
通しており、またそれらを通って流れる電流は、出力ト
ランジスタの電流増幅率によってのみ制限される値まで
上昇する。
供給電圧源の端子の間を流れるこの横電流または交叉線
電流は非常に高い損失電力を発生し、または出力トラン
ジスタを損傷させることさえある。
電流は非常に高い損失電力を発生し、または出力トラン
ジスタを損傷させることさえある。
遮断状態に移行するトランジスタのベースがクリアされ
ている時点から、横電流は低下し、また出力電圧は予め
定められた値をとる。
ている時点から、横電流は低下し、また出力電圧は予め
定められた値をとる。
横電流の問題を解決するためにこれまでに提案された解
決策は、相補性出力トランジスタに対する駆動信号を駆
動中のむだ時間により、出力トランジスタの導通相が交
わらないように分離させるという基本的思想に基づいて
いる。このような解決策はシリコン・ジェネラル（Ｓｉ
ｌｉｃｏｎ Ｇｅｎｅｒａ１）社のデータシート“リニ
ア集積回路（Ｌｉｎｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｔ
ｒｃｕＨｓ） ”、１９８５年６月、ＳＧ３６４６の説
明に記載されている。別のこのような解決策はデザイン
・アンド・エレクトロニク（Ｄｅｓｉｇｎ＆ Ｅｌｅｋ
ｔｒｏｎｉｋ） 、第２１巻、１９８６年のアンドリュ
ウ、ムレイ（Ａｎｄｒｅｗ Ｍｕｒｒａｙ）の論文“ス
マートなパワドライバＩ Ｃ（Ｓｍａｒｔ Ｐｏｗｅｒ
Ｔｒｅｉｂｅｒ−ＩＣｓ）”に記載されている０両解
決策は駆動中のむだ時間を利用しており、むだ時間は一
定であり、また場合によってはトランジスタのスイッチ
オンおよびスイッチオフに対して異なっていてよい。
決策は、相補性出力トランジスタに対する駆動信号を駆
動中のむだ時間により、出力トランジスタの導通相が交
わらないように分離させるという基本的思想に基づいて
いる。このような解決策はシリコン・ジェネラル（Ｓｉ
ｌｉｃｏｎ Ｇｅｎｅｒａ１）社のデータシート“リニ
ア集積回路（Ｌｉｎｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｔ
ｒｃｕＨｓ） ”、１９８５年６月、ＳＧ３６４６の説
明に記載されている。別のこのような解決策はデザイン
・アンド・エレクトロニク（Ｄｅｓｉｇｎ＆ Ｅｌｅｋ
ｔｒｏｎｉｋ） 、第２１巻、１９８６年のアンドリュ
ウ、ムレイ（Ａｎｄｒｅｗ Ｍｕｒｒａｙ）の論文“ス
マートなパワドライバＩ Ｃ（Ｓｍａｒｔ Ｐｏｗｅｒ
Ｔｒｅｉｂｅｒ−ＩＣｓ）”に記載されている０両解
決策は駆動中のむだ時間を利用しており、むだ時間は一
定であり、また場合によってはトランジスタのスイッチ
オンおよびスイッチオフに対して異なっていてよい。
公知の方法のこれらのむだ時間はたとえば入力信号の有
限の上昇時間に基づいて、ヒステリシスが互いに入り組
んでいる２つのシュミットトリガにより発生され得る。
限の上昇時間に基づいて、ヒステリシスが互いに入り組
んでいる２つのシュミットトリガにより発生され得る。
その際に１つのシュミットトリガの切換限界は他方のシ
ュミットトリガの切換限界のなかに位置している。シュ
ミットトリガの出力信号は論理ゲートを介して互いに論
理演算され、また相補性出力トランジスタを駆動するバ
ッファ増幅器に供給される。
ュミットトリガの切換限界のなかに位置している。シュ
ミットトリガの出力信号は論理ゲートを介して互いに論
理演算され、また相補性出力トランジスタを駆動するバ
ッファ増幅器に供給される。
むだ時間を発生するための他の方法は、入力信号から導
き出される回路装置のプッシュプル信号の正または負の
側縁を、負の制御側縁が常に正の側縁の前に相応のバッ
ファ増幅器を介して駆動のために相補性出力トランジス
タに達するように遅延させることにある。この解決策は
シリコン・ジェネラル社のデータシートで実施されてい
る。
き出される回路装置のプッシュプル信号の正または負の
側縁を、負の制御側縁が常に正の側縁の前に相応のバッ
ファ増幅器を介して駆動のために相補性出力トランジス
タに達するように遅延させることにある。この解決策は
シリコン・ジェネラル社のデータシートで実施されてい
る。
公知の解決策は、発生されるむだ時間が出力トランジス
タの蓄積時間に無関係であるという欠点を有する。蓄積
時間、すなわちベース−コレクタ間フランクスダイオー
ドキャパシタンスが放電し、またそのつどの出力トラン
ジスタのベース領域がクリアされる時間が出力トランジ
スタの相応の駆動電流、負荷抵抗、クリア電流、温度ま
たは作動電圧スパンの変化により長くなると、または発
生されるむだ時間が回路装置の他のパラメータ変化によ
り短くなると、出力トランジスタの蓄積時間がむだ時間
よりも長くなり、また横電流が流れる危険が生ずる。他
方において回路の安全挙動が、むだ時間と蓄積時間との
衝突がいかなる場合にも生じ得ないように設計されると
、回路は高価となり、また不必要に遅くなり、高いスイ
ッチング周波数に対しては使用不可能となる。
タの蓄積時間に無関係であるという欠点を有する。蓄積
時間、すなわちベース−コレクタ間フランクスダイオー
ドキャパシタンスが放電し、またそのつどの出力トラン
ジスタのベース領域がクリアされる時間が出力トランジ
スタの相応の駆動電流、負荷抵抗、クリア電流、温度ま
たは作動電圧スパンの変化により長くなると、または発
生されるむだ時間が回路装置の他のパラメータ変化によ
り短くなると、出力トランジスタの蓄積時間がむだ時間
よりも長くなり、また横電流が流れる危険が生ずる。他
方において回路の安全挙動が、むだ時間と蓄積時間との
衝突がいかなる場合にも生じ得ないように設計されると
、回路は高価となり、また不必要に遅くなり、高いスイ
ッチング周波数に対しては使用不可能となる。
本発明の課題は、相補性の出力トランジスタの駆動のた
めに１つの入力信号から導き出された２つのプッシュプ
ル信号の必要なむだ時間が相補性出力トランジスタの寄
生的導通挙動に最適に適合され得る方法および装置を提
供することである。
めに１つの入力信号から導き出された２つのプッシュプ
ル信号の必要なむだ時間が相補性出力トランジスタの寄
生的導通挙動に最適に適合され得る方法および装置を提
供することである。
〔課題を解決するための手段）
この課題は、本発明によれば、出力回路に直列に接続さ
れており、駆動回路を用いて、入力信号から導き出され
ておりまた互いに対応付けられている信号側縁が時間的
に隔てられて相前後して続く２つのプッシュプル信号に
より駆動される相補性形式の２つの出力トランジスタ装
置を有するプッシュプル回路を横電流なしに作動させる
ための方法であって、出力トランジスタ装置の出力電流
が検出される方法において、出力トランジスタ装置に対
するそのつどの駆動−プッシュプル信号が、相補性出力
トランジスタ装置の出力信号が予め定められた正の最小
値を下回るときに、遅れなしにレリーズされる方法およ
び予め定められた最小の出力電流を検出するため出力ト
ランジスタ装置にコンパレータが対応付けられている装
置において、コンパレータ出力端が交叉接続されて直接
に論理回路の第１の入力端と接続されており、それらの
第２の入力端に入力信号または反転された入力信号が与
えられる装置により解決される。
れており、駆動回路を用いて、入力信号から導き出され
ておりまた互いに対応付けられている信号側縁が時間的
に隔てられて相前後して続く２つのプッシュプル信号に
より駆動される相補性形式の２つの出力トランジスタ装
置を有するプッシュプル回路を横電流なしに作動させる
ための方法であって、出力トランジスタ装置の出力電流
が検出される方法において、出力トランジスタ装置に対
するそのつどの駆動−プッシュプル信号が、相補性出力
トランジスタ装置の出力信号が予め定められた正の最小
値を下回るときに、遅れなしにレリーズされる方法およ
び予め定められた最小の出力電流を検出するため出力ト
ランジスタ装置にコンパレータが対応付けられている装
置において、コンパレータ出力端が交叉接続されて直接
に論理回路の第１の入力端と接続されており、それらの
第２の入力端に入力信号または反転された入力信号が与
えられる装置により解決される。
本発明の具体的な構成は請求項２．４および５にあげら
れている。
れている。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。しカル本発明は同じ利点をもって他の実
施例にも応用され得る。
細に説明する。しカル本発明は同じ利点をもって他の実
施例にも応用され得る。
第１図によれば、端子ＵＥ！ｊおける入力信号は論理回
路Ｇ１によりコンパレータに２の出力信号ＵＫ２と論理
演算される。論理回路Ｇｌの出力信号はバッファ増幅器
Ｂ１を介してｆｉｐｎ出力トランジスタＴＩを駆動する
役割をする。端子ＵＥに与えられている人力信号は他方
において反転され、また論理回路Ｇ２によりコンパレー
タに１の出力信号ＵＫＩと論理演算される。論理回路Ｇ
２の出力信号は反転バッファ増幅器Ｂ２を介してｐｎｐ
出力トランジスタＴ２を駆動する役割をする。論理回路
Ｇ１およびＧ２はアンド回路として構成されている。相
補性出力トランジスタＴ１およびＴ２はそれらの出力回
路で直列に、また供給電圧源の端子＋ＵＳと−ＵＳとの
間に接続されている。
路Ｇ１によりコンパレータに２の出力信号ＵＫ２と論理
演算される。論理回路Ｇｌの出力信号はバッファ増幅器
Ｂ１を介してｆｉｐｎ出力トランジスタＴＩを駆動する
役割をする。端子ＵＥに与えられている人力信号は他方
において反転され、また論理回路Ｇ２によりコンパレー
タに１の出力信号ＵＫＩと論理演算される。論理回路Ｇ
２の出力信号は反転バッファ増幅器Ｂ２を介してｐｎｐ
出力トランジスタＴ２を駆動する役割をする。論理回路
Ｇ１およびＧ２はアンド回路として構成されている。相
補性出力トランジスタＴ１およびＴ２はそれらの出力回
路で直列に、また供給電圧源の端子＋ＵＳと−ＵＳとの
間に接続されている。
トランジスタＴ１およびＴ２の出力回路の接続点は回路
の出力端をなしており、この出力端にたとえば負荷抵抗
ＲＬが接続されている。コンパレータＫｌはその反転入
力端でトランジスタＴＩのベースと、またその非反転入
力端で第１の参照電圧源ＱＲＩを介して回路の出力端と
接続されている。
の出力端をなしており、この出力端にたとえば負荷抵抗
ＲＬが接続されている。コンパレータＫｌはその反転入
力端でトランジスタＴＩのベースと、またその非反転入
力端で第１の参照電圧源ＱＲＩを介して回路の出力端と
接続されている。
コンパレータに２はその非反転入力端でトランジスタＴ
２のベースと、またその反転入力端で第２の参照電圧源
ＱＲ２を介して回路の出力端と接続されている。
２のベースと、またその反転入力端で第２の参照電圧源
ＱＲ２を介して回路の出力端と接続されている。
２つの相補性の出力トランジスタの代わりに、（電力）
出力トランジスタが同一形式、たとえばｎｐｎ形式であ
り、またそれらの（電力）出力トランジスタを駆動する
ドライバトランジスタが相補性の形式である相補性に挙
動する出力トランジスタ装置を使用することもできる。
出力トランジスタが同一形式、たとえばｎｐｎ形式であ
り、またそれらの（電力）出力トランジスタを駆動する
ドライバトランジスタが相補性の形式である相補性に挙
動する出力トランジスタ装置を使用することもできる。
その場合、相補性の出力トランジスタ装置はその挙動の
点で相補性の出力トランジスタに相当する。
点で相補性の出力トランジスタに相当する。
これらの出力トランジスタの寄生的導通特性を有する相
補性出力トランジスタを駆動するためのプッシュプル信
号の本発明による論理演算は、本発明によれば、出力ト
ランジスタの出力電流が検出され、またそのつどの駆動
プッシュプル信号が、相補性出力トランジスタの出力電
流が予め定められた最小値を下回るときに初めてレリー
ズされることにより行われる。第１図による実施例では
出力トランジスタの遮断状態の規範として一第３図の説
明により出力トランジスタの出力電流と関係があるその
ベース・エミッタ間を田が用いられる。
補性出力トランジスタを駆動するためのプッシュプル信
号の本発明による論理演算は、本発明によれば、出力ト
ランジスタの出力電流が検出され、またそのつどの駆動
プッシュプル信号が、相補性出力トランジスタの出力電
流が予め定められた最小値を下回るときに初めてレリー
ズされることにより行われる。第１図による実施例では
出力トランジスタの遮断状態の規範として一第３図の説
明により出力トランジスタの出力電流と関係があるその
ベース・エミッタ間を田が用いられる。
第１図の実施例によれば、出力トランジスタＴ１または
Ｔ２のベース・エミッタ間電圧ＵＢＥＩまたはｔＪＢＥ
２はコンパレータに１またばに２により、対応付けられ
ている参照電圧源ＱＲＩまたはＱＲ２から発生される参
照電圧ＵＲＩまたはＵＲ２と比較される。その際に参照
電圧ＵＲＩまたはＵＲ２は、対応付けられているトラン
ジスタのベース・エミッタ間電圧との比較の際にトラン
ジスタの遮断規範を満足するために十分に小さし）出力
電流に相当するように選定される。それによって出力ト
ランジスタの寄生的導通特性への全回路装置の適応が自
動的に満足されている。
Ｔ２のベース・エミッタ間電圧ＵＢＥＩまたはｔＪＢＥ
２はコンパレータに１またばに２により、対応付けられ
ている参照電圧源ＱＲＩまたはＱＲ２から発生される参
照電圧ＵＲＩまたはＵＲ２と比較される。その際に参照
電圧ＵＲＩまたはＵＲ２は、対応付けられているトラン
ジスタのベース・エミッタ間電圧との比較の際にトラン
ジスタの遮断規範を満足するために十分に小さし）出力
電流に相当するように選定される。それによって出力ト
ランジスタの寄生的導通特性への全回路装置の適応が自
動的に満足されている。
たとえば第１図による実施例でＵＥＩがυＲ１よりも小
さいという規範が満足されているならば、すなわち出力
トランジスタＴ１がスイッチオフされているならば、コ
ンパレータに１は論理回路Ｇ２を介して下側の出力ｌ・
ランジスタ１°２をレリーズする。同じ＜ＵＢＥ２は先
ず、出力トランジスタＴＩが論理回路Ｇ１を介してスイ
ッチオンされ得るまで、参照電圧（ＪＲ２よりも下に低
下していなければならない、出力トランジスタの寄生的
な導通特性の変化がこうして検出され、またいかなる場
合にも横電流を惹起し得ない。
さいという規範が満足されているならば、すなわち出力
トランジスタＴ１がスイッチオフされているならば、コ
ンパレータに１は論理回路Ｇ２を介して下側の出力ｌ・
ランジスタ１°２をレリーズする。同じ＜ＵＢＥ２は先
ず、出力トランジスタＴＩが論理回路Ｇ１を介してスイ
ッチオンされ得るまで、参照電圧（ＪＲ２よりも下に低
下していなければならない、出力トランジスタの寄生的
な導通特性の変化がこうして検出され、またいかなる場
合にも横電流を惹起し得ない。
第２図に示されている信号線図により第１図による回路
装置の機能を説明する。第２ａ図による時点ｔ１での入
力信号ＵＥの正の信号側縁では、トランジスタＴ２の駆
動は論理回路Ｇ２および第２ｅ図によるその出力電圧υ
２を介して直ちにスイッチオフされる０次いで第２ｇ図
および第２ｈ図のようにトランジスタＴ２のなかのＭＭ
ｉされた電荷が時点ｔ２までクリアされ、この時点でト
ランジスタＴ２のコレクターベース間電圧は零である。
装置の機能を説明する。第２ａ図による時点ｔ１での入
力信号ＵＥの正の信号側縁では、トランジスタＴ２の駆
動は論理回路Ｇ２および第２ｅ図によるその出力電圧υ
２を介して直ちにスイッチオフされる０次いで第２ｇ図
および第２ｈ図のようにトランジスタＴ２のなかのＭＭ
ｉされた電荷が時点ｔ２までクリアされ、この時点でト
ランジスタＴ２のコレクターベース間電圧は零である。
続いてトランジスタのベース・エミッタ間フラックスキ
ャパシタンスが放電される。時点ｔ３でトランジスタＴ
２のベース・エミッタ間電圧ＵＢＥ２の大きさが参照電
圧ＵＲ２よりも下に低下すると直ちに、コンパレータに
２が切換わり、また第２ｂ図のように電圧ＵＫ２を発し
、従って論理回路Ｇ１およびその出力電圧Ｕ１を介して
トランジスタＴｌを駆動するためプッシュプル信号がレ
リーズされる０時点ｔ１の前かつ時点ｔ３の後に出力電
圧ＵＡは負荷抵抗ＲＬを介して第２ｈ図に示すように、
そのつどの供給電圧からまさに導通しているトランジス
タの飽和電圧を差し引いた値に相当する値、すなわち実
施例では−ＵＳ＋ＵＳＡＴ２と＋ＵＳ−ＵＳＡＴ２との
間の値にある。
ャパシタンスが放電される。時点ｔ３でトランジスタＴ
２のベース・エミッタ間電圧ＵＢＥ２の大きさが参照電
圧ＵＲ２よりも下に低下すると直ちに、コンパレータに
２が切換わり、また第２ｂ図のように電圧ＵＫ２を発し
、従って論理回路Ｇ１およびその出力電圧Ｕ１を介して
トランジスタＴｌを駆動するためプッシュプル信号がレ
リーズされる０時点ｔ１の前かつ時点ｔ３の後に出力電
圧ＵＡは負荷抵抗ＲＬを介して第２ｈ図に示すように、
そのつどの供給電圧からまさに導通しているトランジス
タの飽和電圧を差し引いた値に相当する値、すなわち実
施例では−ＵＳ＋ＵＳＡＴ２と＋ＵＳ−ＵＳＡＴ２との
間の値にある。
人力信号の負の側縁変化の際に第２図による経過が行わ
れ、また時点ｔ４どｔ６との間で逆方向に行われる。
れ、また時点ｔ４どｔ６との間で逆方向に行われる。
本発明による方法および本発明による回路装置は、導通
出力状態にある遮断すべき出力トランジスタに対するプ
ッシュプル信号が、出力遮断すべきトランジスタにあて
はまる遮断規範がトランジスタの重要なデータの検査の
後に満足されているときに初めてレリーズされるという
利点を有する。
出力状態にある遮断すべき出力トランジスタに対するプ
ッシュプル信号が、出力遮断すべきトランジスタにあて
はまる遮断規範がトランジスタの重要なデータの検査の
後に満足されているときに初めてレリーズされるという
利点を有する。
こうして相補性出力トランジスタを駆動するためのプッ
シュプル信号が出力トランジスタの寄生的な導通特性に
最適に適合され得る。
シュプル信号が出力トランジスタの寄生的な導通特性に
最適に適合され得る。
第１図は本発明の具体的な実施例の回路図、第２図は第
１図による回路の機能の仕方を説明するための信号波形
図、第３ａ図、第３ｂ図はトランジスタのスイッチオフ
の際の原理的な物理的効果を説明するための図である。 Ｂ１、Ｂ２・・・バッファ増幅器 Ｇ１、Ｇ２・・・論理回路（アンドゲート）ＫＩＳ Ｋ
２・・・コンパレータ ＱＲ１、ＱＲ２・・・参照電圧源 Ｔ１、Ｔ２・・・出力トランジスタ Ｕ１、Ｕ２・・・駆動プッシュプル信号ＵＢＥ１、ＵＢ
Ｅ２・・・ベース・エミッタ間電圧ＵＲ１、ＵＲ２・・
・参照電圧
１図による回路の機能の仕方を説明するための信号波形
図、第３ａ図、第３ｂ図はトランジスタのスイッチオフ
の際の原理的な物理的効果を説明するための図である。 Ｂ１、Ｂ２・・・バッファ増幅器 Ｇ１、Ｇ２・・・論理回路（アンドゲート）ＫＩＳ Ｋ
２・・・コンパレータ ＱＲ１、ＱＲ２・・・参照電圧源 Ｔ１、Ｔ２・・・出力トランジスタ Ｕ１、Ｕ２・・・駆動プッシュプル信号ＵＢＥ１、ＵＢ
Ｅ２・・・ベース・エミッタ間電圧ＵＲ１、ＵＲ２・・
・参照電圧
Claims (1)
- 【特許請求の範囲】 １） 出力回路に直列に接続されており、駆動回路（Ｇ
１、Ｂ１、Ｋ１、Ｇ２、Ｂ２、Ｋ２、ＵＥ、ＱＲ１、Ｑ
Ｒ２）を用いて、入力信号から導き出されておりまた互
いに対応付けられている信号側縁が時間的に隔てられて
相前後して続く２つのプッシュプル信号により駆動され
る相補性形式の２つの出力トランジスタ装置（Ｔ１、Ｔ
２）を有するプッシュプル回路を横電流なしに作動させ
るための方法であって、出力トランジスタ装置（Ｔ１、
Ｔ２）の出力電流が検出される方法において、出力トラ
ンジスタ装置（Ｔ１、Ｔ２）に対するそのつどの駆動・
プッシュプル信号（Ｕ１、Ｕ２）が、相補性出力トラン
ジスタ装置（Ｔ２、Ｔ１）の出力信号が予め定められた
正の最小値を下回るときに、遅れなしにレリーズされる
ことを特徴とするプッシュプル回路の作動方法。 ２）相補性出力トランジスタ装置（Ｔ２、Ｔ１）のベー
ス・エミッタ間電圧（ＵＢＥ１、ＵＢＥ２）が検出され
、そのつどの正の参照電圧（ＵＲ１、ＵＲ２）と比較さ
れることを特徴とする請求項１記載の方法。 ３）請求項１記載の方法を実施するための装置であって
、予め定められた最小の出力電流を検出するため出力ト
ランジスタ装置（Ｔ２、Ｔ１）にコンパレータ（Ｋ１、
Ｋ２）が対応付けられている装置において、コンパレー
タ出力端が交叉接続されて直接に論理回路（Ｇ１、Ｇ２
）の第１の入力端と接続されており、それらの第２の入
力端に入力信号または反転された入力信号が与えられて
いることを特徴とするプッシュプル回路の作動装置。 ４）各コンパレータ（Ｋ１、Ｋ２）の一方の入力端が対
応付けられている出力トランジスタ装置（Ｔ２、Ｔ１）
のベースと接続されており、また各コンパレータ（Ｋ１
、Ｋ２）の他方の入力端が参照電圧源（ＱＲ１：ＱＲ２
）を介して対応付けられている出力トランジスタ装置（
Ｔ２、Ｔ１）のエミッタと接続されていることを特徴と
する請求項３記載の装置。 ５）論理回路がアンドゲート（Ｇ１、Ｇ２）であり、そ
れらの後にバッファ増幅器（Ｂ１、Ｂ２）が接続されて
いることを特徴とする請求項３または４記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3734500.1 | 1987-10-12 | ||
| DE3734500 | 1987-10-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128615A true JPH01128615A (ja) | 1989-05-22 |
Family
ID=6338166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63253598A Pending JPH01128615A (ja) | 1987-10-12 | 1988-10-07 | プツシユプル回路の作動方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4953070A (ja) |
| EP (1) | EP0311957B1 (ja) |
| JP (1) | JPH01128615A (ja) |
| DE (1) | DE3869540D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4016286A1 (de) * | 1990-05-21 | 1991-11-28 | Bosch Gmbh Robert | Verfahren zur impulsbreitenmodulation fuer einen umrichter |
| FR2676156B1 (fr) * | 1991-04-30 | 1995-08-04 | Sgs Thomson Microelectronics | Circuit d'excitation periodique a niveau variable d'une charge capacitive. |
| JPH0530772A (ja) * | 1991-07-23 | 1993-02-05 | Sharp Corp | サーボ制御装置 |
| IT1251205B (it) * | 1991-09-18 | 1995-05-04 | St Microelectronics Srl | Circuito a ponte ad h con protezione contro la conduzione incrociata durante l'inversione della corrente nel carico. |
| FR2754955B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Dispositif de limitation de variations transitoires d'une tension d'alimentation |
| US6417653B1 (en) * | 1997-04-30 | 2002-07-09 | Intel Corporation | DC-to-DC converter |
| DE69725126D1 (de) * | 1997-07-28 | 2003-10-30 | St Microelectronics Srl | Gemeinsame Nutzung von äusserlichen Komponenten zur Totzeitregelung einer Vielzahl von zum Antrieb eines mehrphasigen R-L Triebs mitwirkenden integrierten Schaltungen |
| DE19756233A1 (de) * | 1997-12-17 | 1999-07-01 | Siemens Ag | Strom-Spannungs-Regler |
| JP2001186771A (ja) * | 1999-10-15 | 2001-07-06 | Seiko Epson Corp | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
| DE10244186B4 (de) * | 2002-09-23 | 2008-03-06 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
| FR2881294B1 (fr) * | 2005-01-26 | 2007-04-20 | Leroy Somer Moteurs | Redresseur reversible et cellule de redresseur. |
| WO2006005885A2 (fr) * | 2004-07-05 | 2006-01-19 | Moteurs Leroy-Somer | Redresseur et systeme de controle de la vitesse d'un moteur electrique. |
| JP5031499B2 (ja) * | 2007-09-13 | 2012-09-19 | 株式会社リコー | 出力回路 |
| US9960679B2 (en) | 2014-06-03 | 2018-05-01 | Infineon Technologies Austria Ag | Controlling a pair of switches |
| CN204425216U (zh) * | 2014-12-31 | 2015-06-24 | 罗伯特·博世有限公司 | 驱动器及包括其的三相无刷直流电机 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3490028A (en) * | 1968-07-24 | 1970-01-13 | Hughes Aircraft Co | Power supply energy transformation apparatus |
| JPS52107538A (en) * | 1976-02-03 | 1977-09-09 | Furuno Electric Co | Inverter circuits |
| US4126819A (en) * | 1977-07-01 | 1978-11-21 | Kearney & Trecker Corporation | Interlock circuit for complementary electronic switches |
| US4158224A (en) * | 1977-11-21 | 1979-06-12 | Unilog Systems Corporation | Inverter apparatus |
| JPS56103971A (en) * | 1980-01-24 | 1981-08-19 | Toshiba Corp | Driving circuit of electric valve |
| US4456949A (en) * | 1982-01-22 | 1984-06-26 | Pioneer Magnetics, Inc. | Overlap control system for push-pull switching mode inverter power supply |
| US4553198A (en) * | 1982-12-10 | 1985-11-12 | Powercube Corporation | Power converter symmetry correction circuit |
| US4633381A (en) * | 1985-02-26 | 1986-12-30 | Sundstrand Corporation | Inverter shoot-through protection circuit |
| JP2585511B2 (ja) * | 1985-07-16 | 1997-02-26 | 株式会社豊田中央研究所 | インバ−タ駆動装置 |
-
1988
- 1988-10-07 JP JP63253598A patent/JPH01128615A/ja active Pending
- 1988-10-10 DE DE8888116795T patent/DE3869540D1/de not_active Expired - Lifetime
- 1988-10-10 EP EP88116795A patent/EP0311957B1/de not_active Expired - Lifetime
- 1988-10-12 US US07/256,745 patent/US4953070A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0311957B1 (de) | 1992-03-25 |
| US4953070A (en) | 1990-08-28 |
| DE3869540D1 (de) | 1992-04-30 |
| EP0311957A1 (de) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01128615A (ja) | プツシユプル回路の作動方法および装置 | |
| JPH0317713A (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JPH06224720A (ja) | スイッチング段 | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| US7795949B2 (en) | Circuit for switching a voltage-controlled transistor | |
| CN106489240B (zh) | 场效应晶体管驱动器 | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JP3730354B2 (ja) | 非可制御スイッチング手段 | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JP2004282806A (ja) | 電圧駆動素子の駆動回路 | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JP2005191896A5 (ja) | ||
| JPH06276673A (ja) | 突入電流制限回路 | |
| JPH0767074B2 (ja) | 出力電流駆動回路 | |
| US20120319768A1 (en) | Complementary Darlington Emitter Follower with Improved Switching Speed and Improved Cross-over Control and Increased Output Voltage | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| US20060055437A1 (en) | Driver circuit | |
| JPH0513048Y2 (ja) | ||
| JPS5814610A (ja) | プツシユプル増幅器 | |
| JPH01254019A (ja) | スイッチング回路 | |
| JPS58104511A (ja) | 電力増幅器 |