JPH01254019A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH01254019A JPH01254019A JP63081488A JP8148888A JPH01254019A JP H01254019 A JPH01254019 A JP H01254019A JP 63081488 A JP63081488 A JP 63081488A JP 8148888 A JP8148888 A JP 8148888A JP H01254019 A JPH01254019 A JP H01254019A
- Authority
- JP
- Japan
- Prior art keywords
- power
- stage
- switching circuit
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング回路に関し、特に微少信号により
大電流をオン・オフ制御するためのスイッチング回路に
関する。
大電流をオン・オフ制御するためのスイッチング回路に
関する。
従来のこの種のスイッチング回路としては、バイポーラ
トランジスタをダーリントン接続したスイッチング回路
が一般的である。
トランジスタをダーリントン接続したスイッチング回路
が一般的である。
第５図はかかる従来の一例を説明するためのスイッチン
グ回路図である。
グ回路図である。
第５図に示すように、かかるスイッチング回路は前段の
バイポーラトランジスタ１″と後段のパワーバイポーラ
トランジスタ２とをダーリントン接続し、コレクタ電極
端子５とエミッタ電極端子（Ｅ）４との間に流れる電流
をトランジスタ１″のベース電極端子（Ｂ）３″に加え
る制御信号によりオン・オフ制御するものである。
バイポーラトランジスタ１″と後段のパワーバイポーラ
トランジスタ２とをダーリントン接続し、コレクタ電極
端子５とエミッタ電極端子（Ｅ）４との間に流れる電流
をトランジスタ１″のベース電極端子（Ｂ）３″に加え
る制御信号によりオン・オフ制御するものである。
上述したスイッチング回路を構成するダーリントン接続
したトランジスタは、前段および後段共にバイポーラト
ランジスタが使用されるため、これらのトランジスタを
動作させるためのトランジスタの所定の増幅率ｈＦＥや
後段のコレクタ電流に応じて、前段のベースに所定のベ
ース電流を流す必要がある。特に、後段のコレクタ電流
が大きく且つ高耐圧を要求されるスイッチング回路にお
いては、前段のベース電流も増大してＣＭＯＳロジック
ＩＣによる駆動が困難になるため、ベース駆動回路が複
雑になるという欠点がある。
したトランジスタは、前段および後段共にバイポーラト
ランジスタが使用されるため、これらのトランジスタを
動作させるためのトランジスタの所定の増幅率ｈＦＥや
後段のコレクタ電流に応じて、前段のベースに所定のベ
ース電流を流す必要がある。特に、後段のコレクタ電流
が大きく且つ高耐圧を要求されるスイッチング回路にお
いては、前段のベース電流も増大してＣＭＯＳロジック
ＩＣによる駆動が困難になるため、ベース駆動回路が複
雑になるという欠点がある。
また、同時に後段のベースのＭ積電荷を逃がす回路がな
いため電荷の蓄積時間が長くなるという欠点もある。
いため電荷の蓄積時間が長くなるという欠点もある。
本発明の目的は、かかるベース駆動回路あるいはその周
辺回路を簡略化し、且つ電荷の蓄積時間を短かくするス
イッチング回路を提供することにある。
辺回路を簡略化し、且つ電荷の蓄積時間を短かくするス
イッチング回路を提供することにある。
本発明のスイッチング回路はパワーＭＯＳＦＥＴと、こ
のパワーＭＯＳＦＥＴに縦続接続されるバイポーラパワ
ートランジスタとを有して構成される。
のパワーＭＯＳＦＥＴに縦続接続されるバイポーラパワ
ートランジスタとを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を説明するためのスイッ
チング回路図である。
チング回路図である。
第１図に示すように、本実施例のスイッチング回路は前
段のＮチャネルパワーＭＯ９ＦＥＴＩＣ７）ドレイン（
Ｄ）およびソース（Ｓ）をそれぞれ後段のＮＰＮパワー
トランジスタ２のコレクタ（Ｃ）およびベース（Ｂ）に
接続し、エミッタ（Ｅ）電極端子４を基準にしてＭＯＳ
ＦＥＴＩのゲート電極端子（Ｇ）３に充分な正バイアス
（１０■程度）を印加すると、前段のパワーＭＯＳＦＥ
ＴＩのトレイン・ソース間が導通する。これにより後段
のバイポーラパワートランジスタ２のベースも順バイア
スされ、コレクタ・エミッタ間が導通する。従って、こ
のコレクタ電極端子である出力端子５に流れる電流はバ
イポーラパワートランジスタ２のコレクタ電流とパワー
ＭＯＳＦＥＴＩのドレイン電流とに分流するが、パワー
トランジスタ２が有する増幅率ｈｐｉ（ｈｐｇ＞１＞に
応じてその分流比が決まる。すなわち、ドレイン電流の
値はコレクタ電流の値の１ ／ ｈ ｐεとなり、コレ
クタ電流より充分に小さい値になる。また、ゲート電極
端子３に零または負バイアスを印加すると、パワーＭＯ
ＳＦＥＴＩがオフし、したがってｆ＆段のパワーバイポ
ーラトランジスタ２がオフとなる。
段のＮチャネルパワーＭＯ９ＦＥＴＩＣ７）ドレイン（
Ｄ）およびソース（Ｓ）をそれぞれ後段のＮＰＮパワー
トランジスタ２のコレクタ（Ｃ）およびベース（Ｂ）に
接続し、エミッタ（Ｅ）電極端子４を基準にしてＭＯＳ
ＦＥＴＩのゲート電極端子（Ｇ）３に充分な正バイアス
（１０■程度）を印加すると、前段のパワーＭＯＳＦＥ
ＴＩのトレイン・ソース間が導通する。これにより後段
のバイポーラパワートランジスタ２のベースも順バイア
スされ、コレクタ・エミッタ間が導通する。従って、こ
のコレクタ電極端子である出力端子５に流れる電流はバ
イポーラパワートランジスタ２のコレクタ電流とパワー
ＭＯＳＦＥＴＩのドレイン電流とに分流するが、パワー
トランジスタ２が有する増幅率ｈｐｉ（ｈｐｇ＞１＞に
応じてその分流比が決まる。すなわち、ドレイン電流の
値はコレクタ電流の値の１ ／ ｈ ｐεとなり、コレ
クタ電流より充分に小さい値になる。また、ゲート電極
端子３に零または負バイアスを印加すると、パワーＭＯ
ＳＦＥＴＩがオフし、したがってｆ＆段のパワーバイポ
ーラトランジスタ２がオフとなる。
このように、パワーＭＯＳＦＥＴＩとパワーバイポーラ
トランジスタ２との縦続接続により、ゲート３に電圧を
印加するだけでスイッチング回路を動作させることがで
き、非常に僅かな駆動電力で大電流をスイッチングさせ
ることができる。従って、従来必要とされていたベース
駆動用バッファトランジスタやベース駆動回路を動作さ
せるための電源回路などが不要となりベース駆動回路を
簡単にすることができる。また、前段のパワーＭＯＳＦ
ＥＴＩに要求されるドレイン電流は後段のパワーバイポ
ーラトランジスタ２のコレクタ電流よるもはるかに小さ
くて済むのでコストの点からも秀れている。
トランジスタ２との縦続接続により、ゲート３に電圧を
印加するだけでスイッチング回路を動作させることがで
き、非常に僅かな駆動電力で大電流をスイッチングさせ
ることができる。従って、従来必要とされていたベース
駆動用バッファトランジスタやベース駆動回路を動作さ
せるための電源回路などが不要となりベース駆動回路を
簡単にすることができる。また、前段のパワーＭＯＳＦ
ＥＴＩに要求されるドレイン電流は後段のパワーバイポ
ーラトランジスタ２のコレクタ電流よるもはるかに小さ
くて済むのでコストの点からも秀れている。
第２図は本発明の第二の実施例を説明するためのスイッ
チング回路図である。
チング回路図である。
第２図に示すように、本実施例のスイッチング回路は前
述した第一の実施例の回路に対し、前段のパワーＭＯＳ
Ｆ ＥＴ １のゲート・ソース間に並列にダイオード
６が接続されている点が回路構成上具なっている。この
実施例では、後段のバイポーラトランジスタ２のエミッ
タ電極端子４を接地した状態でスイッチング動作させる
場合、オン状態からオフ状態にする時にゲート電極端子
３に負バイアスを印加することにより、ダイオード６を
介してパワーバイポーラトランジスタ２のベースの蓄積
電荷の引抜きを容易にし、蓄積時間を大幅に低減させる
という利点がある。また、ベース駆動回路を簡略化でき
ること、および小さい駆動電力で済むことについても、
前述の第一の実施例と同様に可能である。
述した第一の実施例の回路に対し、前段のパワーＭＯＳ
Ｆ ＥＴ １のゲート・ソース間に並列にダイオード
６が接続されている点が回路構成上具なっている。この
実施例では、後段のバイポーラトランジスタ２のエミッ
タ電極端子４を接地した状態でスイッチング動作させる
場合、オン状態からオフ状態にする時にゲート電極端子
３に負バイアスを印加することにより、ダイオード６を
介してパワーバイポーラトランジスタ２のベースの蓄積
電荷の引抜きを容易にし、蓄積時間を大幅に低減させる
という利点がある。また、ベース駆動回路を簡略化でき
ること、および小さい駆動電力で済むことについても、
前述の第一の実施例と同様に可能である。
また、第３図は本発明の第三の実施例を説明するための
スイッチング回路図である。
スイッチング回路図である。
第３図に示すように、本実施例は前述した第一の実施例
における前述のＮチャネルパワートランジスタ１をＰチ
ャネルパワーＭＯ８ＦＥＴＩ’に替え、且つ後段のＮＰ
Ｎパワーバイポーラトランジスタ２をＰＮＰパワーバイ
ポーラトランジスタ２′に替えたものであり、第１図の
第一の実施例とは相補的な特性を有する。
における前述のＮチャネルパワートランジスタ１をＰチ
ャネルパワーＭＯ８ＦＥＴＩ’に替え、且つ後段のＮＰ
Ｎパワーバイポーラトランジスタ２をＰＮＰパワーバイ
ポーラトランジスタ２′に替えたものであり、第１図の
第一の実施例とは相補的な特性を有する。
第４図は本発明のスイッチング回路を用いた三相モータ
のスピード制御回路図である。
のスピード制御回路図である。
第４図に示すように、かかる制御回路において、三相モ
ータ７のスピード制御を行う場合、ＡＣ入力源８に接続
した整流回路９と平滑コンデンサとに並列に一対のスイ
ッチング回路（本発明の第一の実施例と第三の実施例と
を組合せた回路）１０を三組接続し、各対の接続点と三
相コイルとをそれぞれ接続することにより実現するもの
である。これにより、三相モータ７のスピード制御を行
うためのＭＯＳＦＥＴ等の駆動電力を僅少にすることが
できゲート駆動回路の簡略化を実現することができる。
ータ７のスピード制御を行う場合、ＡＣ入力源８に接続
した整流回路９と平滑コンデンサとに並列に一対のスイ
ッチング回路（本発明の第一の実施例と第三の実施例と
を組合せた回路）１０を三組接続し、各対の接続点と三
相コイルとをそれぞれ接続することにより実現するもの
である。これにより、三相モータ７のスピード制御を行
うためのＭＯＳＦＥＴ等の駆動電力を僅少にすることが
できゲート駆動回路の簡略化を実現することができる。
以上説明したように、本発明のスイッチング回路はパワ
ーバイポーラトランジスタの前段にパワーＭＯＳＦＥＴ
を縦続接続することにより、ゲートに電圧を印加するだ
けで動作させることができ且つ非常に僅かな駆動電力で
大電流をスイッチングさせることができるので、従来必
要となっていたベース駆動用バッファトランジスタやベ
ース駆動回路を動作させるための電源回路などを不要と
し、且つ駆動回路そのものが簡略にできるという効果が
ある。また、前段のパワーＭＯＳＦＥＴに要求されるト
レイン電流は後段のパワーバイポーラトランジスタのコ
レクタ電流よりもはるかに小さくて済むので、大電流の
パワーＭＯＳＦＥＴ−個でスイッチング回路を構成する
場合に比較して、コストの点でも有利となる効果がある
。
ーバイポーラトランジスタの前段にパワーＭＯＳＦＥＴ
を縦続接続することにより、ゲートに電圧を印加するだ
けで動作させることができ且つ非常に僅かな駆動電力で
大電流をスイッチングさせることができるので、従来必
要となっていたベース駆動用バッファトランジスタやベ
ース駆動回路を動作させるための電源回路などを不要と
し、且つ駆動回路そのものが簡略にできるという効果が
ある。また、前段のパワーＭＯＳＦＥＴに要求されるト
レイン電流は後段のパワーバイポーラトランジスタのコ
レクタ電流よりもはるかに小さくて済むので、大電流の
パワーＭＯＳＦＥＴ−個でスイッチング回路を構成する
場合に比較して、コストの点でも有利となる効果がある
。
第１図は本発明の第一の実施例を説明するためのスイッ
チング回路図、第２図は本発明の第二の実施例を説明す
るためのスイッチング回路図、第３図は本発明の第三の
実施例を説明するためのスイッチング回路図、第４図は
本発明のスイッチング回路を利用した三相モータのスピ
ード制御回路図、第５図は従来の一例を説明するための
スイッチング回路図である。 １．１′・・・前段のパワーＭＯ９ＦＥＴ、２゜２′・
・・後段のパワーバイポーラトランジスタ、３・・・ゲ
ート電極端子、４・・・エミッタ電極端子、５・・・コ
レクタ電極端子、６・・・スピードアップ用ダイオード
。
チング回路図、第２図は本発明の第二の実施例を説明す
るためのスイッチング回路図、第３図は本発明の第三の
実施例を説明するためのスイッチング回路図、第４図は
本発明のスイッチング回路を利用した三相モータのスピ
ード制御回路図、第５図は従来の一例を説明するための
スイッチング回路図である。 １．１′・・・前段のパワーＭＯ９ＦＥＴ、２゜２′・
・・後段のパワーバイポーラトランジスタ、３・・・ゲ
ート電極端子、４・・・エミッタ電極端子、５・・・コ
レクタ電極端子、６・・・スピードアップ用ダイオード
。
Claims (1)
- パワーＭＯＳＦＥＴと、このパワーＭＯＳＦＥＴに縦
続接続されるバイポーラパワートランジスタとを有する
ことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63081488A JPH01254019A (ja) | 1988-04-01 | 1988-04-01 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63081488A JPH01254019A (ja) | 1988-04-01 | 1988-04-01 | スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01254019A true JPH01254019A (ja) | 1989-10-11 |
Family
ID=13747790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63081488A Pending JPH01254019A (ja) | 1988-04-01 | 1988-04-01 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01254019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283535A (zh) * | 2013-07-05 | 2015-01-14 | 韩国电子通信研究院 | 包括临界电流供给器件的金属绝缘体转变晶体管系统 |
-
1988
- 1988-04-01 JP JP63081488A patent/JPH01254019A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283535A (zh) * | 2013-07-05 | 2015-01-14 | 韩国电子通信研究院 | 包括临界电流供给器件的金属绝缘体转变晶体管系统 |
| JP2015015715A (ja) * | 2013-07-05 | 2015-01-22 | 韓國電子通信研究院Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ | 臨界電流供給用素子を含む金属−絶縁体転移トランジスタシステム |
| US9281812B2 (en) | 2013-07-05 | 2016-03-08 | Electronics And Telecommunications Research Institute | MIT transistor system including critical current supply device |
| DE102014109241B4 (de) | 2013-07-05 | 2020-07-09 | Electronics And Telecommunications Research Institute | MIT-Transistorsystem, das eine Vorrichtung zur Versorgung mit einem kritischen Strom enthält |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067687B2 (ja) | Ｉｇｂｔ駆動回路 | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| JPH10135804A (ja) | 電界効果により制御される半導体デバイス用駆動回路装置 | |
| JPH01254019A (ja) | スイッチング回路 | |
| EP0432472B1 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
| JPH0529904A (ja) | スイツチング回路 | |
| JP2785569B2 (ja) | ３ステート・バッファ回路 | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| US20040239402A1 (en) | Device for controlling a voltage-controlled power switch | |
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JP2981496B2 (ja) | 半導体出力回路 | |
| JP2610689B2 (ja) | 半導体集積回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JP2864771B2 (ja) | 半導体集積回路 | |
| JPH05206816A (ja) | 誘導性負荷駆動回路 | |
| KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
| JP2776621B2 (ja) | 出力回路 | |
| JP2914968B2 (ja) | 半導体集積回路装置 | |
| JPH05268024A (ja) | スイッチング回路 | |
| JPS61252711A (ja) | 信号スイツチ回路 |