JPH05206816A - 誘導性負荷駆動回路 - Google Patents
誘導性負荷駆動回路Info
- Publication number
- JPH05206816A JPH05206816A JP4037251A JP3725192A JPH05206816A JP H05206816 A JPH05206816 A JP H05206816A JP 4037251 A JP4037251 A JP 4037251A JP 3725192 A JP3725192 A JP 3725192A JP H05206816 A JPH05206816 A JP H05206816A
- Authority
- JP
- Japan
- Prior art keywords
- inductive load
- transistor
- output transistor
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 誘導性負荷等により、出力電圧が負電圧にな
っても高速に出力電流を遮断することのできる誘導性負
荷駆動回路を得ること。 【構成】 出力用のＮＰＮトランジスタのベース・エミ
ッタ間にＮｃｈトランジスタを接続し、そのゲート電圧
にＮＰＮトランジスタのベース信号と逆相の入力信号を
印加するよう構成する。 【効果】 出力電圧が負電圧になっても、出力用ＮＰＮ
トランジスタのベース・エミッタ間をショートさせるこ
とができ、高速に出力電流を遮断できる。
っても高速に出力電流を遮断することのできる誘導性負
荷駆動回路を得ること。 【構成】 出力用のＮＰＮトランジスタのベース・エミ
ッタ間にＮｃｈトランジスタを接続し、そのゲート電圧
にＮＰＮトランジスタのベース信号と逆相の入力信号を
印加するよう構成する。 【効果】 出力電圧が負電圧になっても、出力用ＮＰＮ
トランジスタのベース・エミッタ間をショートさせるこ
とができ、高速に出力電流を遮断できる。
Description
【０００１】
【産業上の利用分野】この発明は誘導性負荷の駆動回路
に関するものである。
に関するものである。
【０００２】
【従来の技術】図４は従来の誘導性負荷駆動回路の一例
を示し、図において、１００は電源端子、２００は入力
端子、３００はＧＮＤ端子、１はそのベースに抵抗５を
介して入力端子２００の信号が入力されるＰＮＰトラン
ジスタで、そのエミッタは電源端子１００に接続されて
いる。７はそのベースに抵抗６を介して入力端子２００
の信号が入力されるＮＰＮトランジスタで、そのコレク
タは上記ＰＮＰトランジスタ１のコレクタに接続されて
いる。２はそのベースがＰＮＰトランジスタ１のコレク
タに接続されたＮＰＮトランジスタであり、そのベース
とエミッタ間には抵抗４が接続されている。また３はそ
のエミッタとＧＮＤ端子３００間に接続された誘導性負
荷である。
を示し、図において、１００は電源端子、２００は入力
端子、３００はＧＮＤ端子、１はそのベースに抵抗５を
介して入力端子２００の信号が入力されるＰＮＰトラン
ジスタで、そのエミッタは電源端子１００に接続されて
いる。７はそのベースに抵抗６を介して入力端子２００
の信号が入力されるＮＰＮトランジスタで、そのコレク
タは上記ＰＮＰトランジスタ１のコレクタに接続されて
いる。２はそのベースがＰＮＰトランジスタ１のコレク
タに接続されたＮＰＮトランジスタであり、そのベース
とエミッタ間には抵抗４が接続されている。また３はそ
のエミッタとＧＮＤ端子３００間に接続された誘導性負
荷である。
【０００３】次に動作について説明する。入力端子２０
０にＨ電圧が入力されると、抵抗５及び６を通して、ト
ランジスタ１及び７のベース電位がＨレベルとなり、そ
れぞれトランジスタ１がＯＦＦ、トランジスタ７がＯＮ
し、出力トランジスタ２はそのベース電位がＬレベル
で、ＯＦＦ状態となり、負荷３には電流は供給されてい
ない。入力端子２００がＬ電圧となると、トランジスタ
１及び７がそれぞれＯＮ，ＯＦＦ状態となり、出力トラ
ンジスタ２がＯＮし、負荷３に電流が供給される。
０にＨ電圧が入力されると、抵抗５及び６を通して、ト
ランジスタ１及び７のベース電位がＨレベルとなり、そ
れぞれトランジスタ１がＯＦＦ、トランジスタ７がＯＮ
し、出力トランジスタ２はそのベース電位がＬレベル
で、ＯＦＦ状態となり、負荷３には電流は供給されてい
ない。入力端子２００がＬ電圧となると、トランジスタ
１及び７がそれぞれＯＮ，ＯＦＦ状態となり、出力トラ
ンジスタ２がＯＮし、負荷３に電流が供給される。
【０００４】トランジスタ７はトランジスタ１及び２が
ＯＮからＯＦＦするとき、トランジスタ２に供給される
電流を急速に減少させ、トランジスタ２のＯＦＦ時間を
短縮させる。
ＯＮからＯＦＦするとき、トランジスタ２に供給される
電流を急速に減少させ、トランジスタ２のＯＦＦ時間を
短縮させる。
【０００５】
【発明が解決しようとする課題】従来の誘導性負荷駆動
回路は以上のように構成されているので、出力がＯＮか
らＯＦＦになるとき、誘導性負荷の逆起電力によりトラ
ンジスタ２のエミッタ電位が負電圧に大きく振られ、ト
ランジスタ７でトランジスタ２のベース電荷を引き抜く
ことができず、スイッチング速度が遅くなるなどの問題
点があった。この発明は上記のような問題点を解消する
ためになされたもので、誘導性負荷の逆起電力により出
力が負電圧になってもスイッチング速度が遅くなる等の
問題点を生ずることのない誘導性負荷駆動回路を得るこ
とを目的とする。
回路は以上のように構成されているので、出力がＯＮか
らＯＦＦになるとき、誘導性負荷の逆起電力によりトラ
ンジスタ２のエミッタ電位が負電圧に大きく振られ、ト
ランジスタ７でトランジスタ２のベース電荷を引き抜く
ことができず、スイッチング速度が遅くなるなどの問題
点があった。この発明は上記のような問題点を解消する
ためになされたもので、誘導性負荷の逆起電力により出
力が負電圧になってもスイッチング速度が遅くなる等の
問題点を生ずることのない誘導性負荷駆動回路を得るこ
とを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る誘導性負
荷駆動回路は、誘導性負荷を駆動する出力トランジスタ
がオンからオフになるとき、上記誘導性負荷の逆起電圧
を上記出力トランジスタのベースに印加する電圧印加手
段を設けたものである。
荷駆動回路は、誘導性負荷を駆動する出力トランジスタ
がオンからオフになるとき、上記誘導性負荷の逆起電圧
を上記出力トランジスタのベースに印加する電圧印加手
段を設けたものである。
【０００７】
【作用】この発明においては、誘導性負荷を駆動する出
力トランジスタがオンからオフになるとき、上記誘導性
負荷の逆起電圧を上記出力トランジスタのベースに印加
する電圧印加手段を設けたから、出力トランジスタがオ
フする際、そのエミッタ電位が誘導性負荷の逆起電力に
より負電圧となっても、この負電圧が出力トランジスタ
のベースに印加されることとなり、これにより出力トラ
ンジスタのベース電荷を引き抜くことが可能となる。
力トランジスタがオンからオフになるとき、上記誘導性
負荷の逆起電圧を上記出力トランジスタのベースに印加
する電圧印加手段を設けたから、出力トランジスタがオ
フする際、そのエミッタ電位が誘導性負荷の逆起電力に
より負電圧となっても、この負電圧が出力トランジスタ
のベースに印加されることとなり、これにより出力トラ
ンジスタのベース電荷を引き抜くことが可能となる。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１〜７は図４の従来装置と同じも
のを示し、８はＮｃｈＭＯＳトランジスタであり、その
ドレイン，ソースが上記ＮＰＮトランジスタ２のゲー
ト，エミッタ間に接続され、そのバックゲートは自身の
ソースに接続されそのゲートはＧＮＤ端子３００に接続
されている。
する。図１において、１〜７は図４の従来装置と同じも
のを示し、８はＮｃｈＭＯＳトランジスタであり、その
ドレイン，ソースが上記ＮＰＮトランジスタ２のゲー
ト，エミッタ間に接続され、そのバックゲートは自身の
ソースに接続されそのゲートはＧＮＤ端子３００に接続
されている。
【０００９】次に動作について説明する。入力端子２０
０にＨ電位が印加されると、トランジスタ１及び２はＯ
ＦＦ状態となり、Ｌ電位が印加されるとＯＮ状態とな
る。入力端子２００がＬからＨへ変化するとき、トラン
ジスタ１において、接合容量及びコレクタ・ベース蓄積
効果により、ＯＮからＯＦＦへの時間がかかるため、急
速にトランジスタ２のベース電流をカットオフするよう
トランジスタ７がＯＮする。
０にＨ電位が印加されると、トランジスタ１及び２はＯ
ＦＦ状態となり、Ｌ電位が印加されるとＯＮ状態とな
る。入力端子２００がＬからＨへ変化するとき、トラン
ジスタ１において、接合容量及びコレクタ・ベース蓄積
効果により、ＯＮからＯＦＦへの時間がかかるため、急
速にトランジスタ２のベース電流をカットオフするよう
トランジスタ７がＯＮする。
【００１０】ところが、負荷が誘導性負荷の場合、急速
に電流をカットすると、逆起電力が発生し、トランジス
タ２のエミッタ電位が負電圧になり、トランジスタ７の
コレクタ・エミッタが逆バイアスとなり、ＯＦＦしてし
まうが、Ｎｃｈトランジスタ８のゲート・ソース間電圧
がＶTHを超えるとＯＮするため、トランジスタ２のベー
ス・エミッタがショートされ、ＯＦＦする。
に電流をカットすると、逆起電力が発生し、トランジス
タ２のエミッタ電位が負電圧になり、トランジスタ７の
コレクタ・エミッタが逆バイアスとなり、ＯＦＦしてし
まうが、Ｎｃｈトランジスタ８のゲート・ソース間電圧
がＶTHを超えるとＯＮするため、トランジスタ２のベー
ス・エミッタがショートされ、ＯＦＦする。
【００１１】このように本実施例によれば、出力トラン
ジスタ２のベース，エミッタ間にＮｃｈＭＯＳトランジ
スタ８のソース，ドレインを接続し、ゲート電圧を適当
に制御するようにしたので、出力トランジスタ８がオフ
する際、誘導性負荷３の逆起電力によりそのエミッタ電
位が負電圧になっても、該トランジスタのベース電荷を
確実に引き抜くことができ、Ｎｃｈトランジスタ８を追
加するだけで誘導性負荷のスイッチングスピードを改善
することができる効果がある。
ジスタ２のベース，エミッタ間にＮｃｈＭＯＳトランジ
スタ８のソース，ドレインを接続し、ゲート電圧を適当
に制御するようにしたので、出力トランジスタ８がオフ
する際、誘導性負荷３の逆起電力によりそのエミッタ電
位が負電圧になっても、該トランジスタのベース電荷を
確実に引き抜くことができ、Ｎｃｈトランジスタ８を追
加するだけで誘導性負荷のスイッチングスピードを改善
することができる効果がある。
【００１２】なお、上記実施例では、Ｎｃｈトランジス
タ８のゲート電圧をＧＮＤ３００にしているが、図２の
他の実施例に示すように、直接、入力信号２００から抵
抗６を介して接続しても同じ効果が得られる。
タ８のゲート電圧をＧＮＤ３００にしているが、図２の
他の実施例に示すように、直接、入力信号２００から抵
抗６を介して接続しても同じ効果が得られる。
【００１３】図３は本発明のさらなる他の実施例を示
す。これは誘導性負荷３を単に駆動するだけでなく、こ
れに流す電流方向を切り換える回路で、一般にＨブリッ
ジと呼ばれる構成になっている。
す。これは誘導性負荷３を単に駆動するだけでなく、こ
れに流す電流方向を切り換える回路で、一般にＨブリッ
ジと呼ばれる構成になっている。
【００１４】すなわち、図１又は図２に示すＰＮＰトラ
ンジスタ１、ＮＰＮトランジスタ２、抵抗４、及びＭＯ
Ｓトランジスタ８からなる回路構成に加えて、これと同
一の回路構成のＰＮＰトランジスタ１１、ＮＰＮトラン
ジスタ１２、抵抗１４、及びＭＯＳトランジスタ１８か
らなる回路を設け、上記ＭＯＳトランジスタ８，１８の
ゲートをそれぞれトランジスタ１２，２のエミッタに接
続し、上記トランジスタ２，１２のエミッタとＧＮＤ端
子３００との間にそれぞれＮＰＮトランジスタ９，１９
を接続し、該各トランジスタ９，１９のベースと第２，
第４の入力端子２００，４００との間にインバータ１
０，２０を接続している。これにより、本実施例の駆動
回路は上記誘導性負荷３に極性の異なる駆動電流を供給
できるようになっている。
ンジスタ１、ＮＰＮトランジスタ２、抵抗４、及びＭＯ
Ｓトランジスタ８からなる回路構成に加えて、これと同
一の回路構成のＰＮＰトランジスタ１１、ＮＰＮトラン
ジスタ１２、抵抗１４、及びＭＯＳトランジスタ１８か
らなる回路を設け、上記ＭＯＳトランジスタ８，１８の
ゲートをそれぞれトランジスタ１２，２のエミッタに接
続し、上記トランジスタ２，１２のエミッタとＧＮＤ端
子３００との間にそれぞれＮＰＮトランジスタ９，１９
を接続し、該各トランジスタ９，１９のベースと第２，
第４の入力端子２００，４００との間にインバータ１
０，２０を接続している。これにより、本実施例の駆動
回路は上記誘導性負荷３に極性の異なる駆動電流を供給
できるようになっている。
【００１５】このような構成の本実施例回路は誘導性負
荷の逆起電力を利用した、一般的にブートストラップと
いわれる手段を組み合わせたものであるが、本実施例に
おいても上記と同様の効果が得られる。
荷の逆起電力を利用した、一般的にブートストラップと
いわれる手段を組み合わせたものであるが、本実施例に
おいても上記と同様の効果が得られる。
【００１６】
【発明の効果】以上のように、この発明に係る誘導性負
荷駆動回路によれば、誘導性負荷を駆動する出力トラン
ジスタがオンからオフになるとき、上記誘導性負荷の逆
起電圧を上記出力トランジスタのベースに印加する電圧
印加手段を設けたので、誘導性負荷のスイッチングスピ
ードを向上することができる効果がある。
荷駆動回路によれば、誘導性負荷を駆動する出力トラン
ジスタがオンからオフになるとき、上記誘導性負荷の逆
起電圧を上記出力トランジスタのベースに印加する電圧
印加手段を設けたので、誘導性負荷のスイッチングスピ
ードを向上することができる効果がある。
【図１】この発明の一実施例による誘導性負荷駆動回路
を示す図である。
を示す図である。
【図２】この発明の他の実施例による誘導性負荷駆動回
路を示す図である。
路を示す図である。
【図３】この発明のさらなる他の実施例による誘導性負
荷駆動回路を示す図である。
荷駆動回路を示す図である。
【図４】従来の誘導性負荷駆動回路の一例を示す図であ
る。
る。
１ ＰＮＰトランジスタ ２ ＮＰＮトランジスタ ３ 誘導性負荷 ４ 抵抗 ５ 抵抗 ６ 抵抗 ７ ＮＰＮトランジスタ ８ ＮｃｈＭＯＳトランジスタ ９ ＮＰＮトランジスタ １０ インバータ １１ ＰＮＰトランジスタ １２ ＮＰＮトランジスタ １４ 抵抗 １８ ＮｃｈＭＯＳトランジスタ １９ ＮＰＮトランジスタ ２０ インバータ ３０ コンデンサ ３１ コンデンサ １００ 電源端子 ２００ 入力端子 ３００ ＧＮＤ端子 ４００ 入力端子
Claims (4)
- 【請求項１】 誘導性負荷を駆動する出力トランジスタ
と、該出力トランジスタがオンからオフになるとき、そ
のベース電荷を引き抜く電荷引抜トランジスタとを有す
る誘導性負荷駆動回路において、 上記誘導性負荷と上記出力トランジスタのベースとの間
に接続され、上記出力トランジスタがオンからオフにな
るとき、上記誘導性負荷の逆起電圧を上記出力トランジ
スタのベースに印加する電圧印加手段とを備えたことを
特徴とする誘導性負荷駆動回路。 - 【請求項２】 請求項１記載の誘導性負荷駆動回路にお
いて、 上記電圧印加手段は、誘導性負荷と上記出力トランジス
タのベースとの間に接続され、ゲートに低電位側電源が
接続されたＭＯＳトランジスタであることを特徴とする
誘導性負荷駆動回路。 - 【請求項３】 請求項１記載の誘導性負荷駆動回路にお
いて、 上記電圧印加手段は、上記誘導性負荷と上記出力トラン
ジスタとの間に接続され、そのゲートに上記出力トラン
ジスタのベースへの印加電位とは逆相の電位が印加され
るＭＯＳトランジスタから構成されていることを特徴と
する誘導性負荷駆動回路。 - 【請求項４】 請求項１記載の誘導性負荷駆動回路にお
いて、 出力トランジスタ及びスイッチ回路からなる第１及び第
２の直列接続体を高電位側及び低電位側の電源間に並列
に接続するとともに、各直列接続体の接続点を誘導性負
荷の両端に接続してなる、上記誘導性負荷に極性の異な
る駆動電流を出力可能な出力回路を備えるとともに、 上記誘導性負荷と上記第１，第２の直列接続体の出力ト
ランジスタのベースとの間に接続された第１，第２のＭ
ＯＳトランジスタを備えており、 上記第１，第２のＭＯＳトランジスタのゲートは、第
２，第１の直列接続体の接続点に接続されていることを
特徴とする誘導性負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037251A JPH05206816A (ja) | 1992-01-27 | 1992-01-27 | 誘導性負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037251A JPH05206816A (ja) | 1992-01-27 | 1992-01-27 | 誘導性負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206816A true JPH05206816A (ja) | 1993-08-13 |
Family
ID=12492424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4037251A Pending JPH05206816A (ja) | 1992-01-27 | 1992-01-27 | 誘導性負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206816A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646561A (en) * | 1995-12-20 | 1997-07-08 | Western Atlas International, Inc. | High performance current switch for borehole logging tools |
| US7535268B2 (en) * | 2006-09-27 | 2009-05-19 | Keihin Corporation | Inductive load driving system |
-
1992
- 1992-01-27 JP JP4037251A patent/JPH05206816A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646561A (en) * | 1995-12-20 | 1997-07-08 | Western Atlas International, Inc. | High performance current switch for borehole logging tools |
| US7535268B2 (en) * | 2006-09-27 | 2009-05-19 | Keihin Corporation | Inductive load driving system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63202126A (ja) | 論理回路 | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| JPH04242317A (ja) | レベル変換回路 | |
| US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
| US4948990A (en) | BiCMOS inverter circuit | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| JPH05206816A (ja) | 誘導性負荷駆動回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| KR910017761A (ko) | 논리회로 및 반도체 집적회로장치 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2760047B2 (ja) | エミッタ結合型論理回路 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP2585128Y2 (ja) | 半導体集積回路 | |
| JP2610689B2 (ja) | 半導体集積回路 | |
| JPH04257906A (ja) | 定電流回路 | |
| JPH03198421A (ja) | 半導体出力回路 | |
| JPH05315853A (ja) | エミッタホロワ回路 | |
| JPH06169242A (ja) | ドライバ回路 | |
| JPH0770979B2 (ja) | 電源シ−ケンス回路 | |
| JPH01254019A (ja) | スイッチング回路 | |
| JPH0486119A (ja) | バッファ回路 | |
| JPH05268024A (ja) | スイッチング回路 |