JP2585511B2 - インバ−タ駆動装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス幅変調によるインバータの駆動装置に
係り、特に負荷から電源側をみた時、インピーダンスが
小さい電圧形インバータの転流値に電源短絡を起すこと
がなく、出力電流の極性に変化がない期間には制御精度
および応答性を向上させるインバータ駆動装置に関す
る。

〔従来の技術およびその問題点〕

一般に、パルス幅変調インバータは、転流時の電源短
絡を防止するために半導体スイッチング素子のON信号に
数十μsecの無駄時間（不感時間あるいは不動作時間に
相当する時間）を持たせている。

この種の従来装置を第10図乃至第13図に基いて説明す
る。第10図は、従来のインバータ駆動装置の回路構成を
示すので、説明を簡単にするために単相インバータで示
している。

インバータ１は半導体スイツチング素子であるトラン
ジスタTr＋９とダイオードＤ＋11の逆並列回路と、トラ
ンジスタTr−10とダイオードＤ−12の逆並列回路を直列
接続し、この逆並列回路を直流電源15の正側および直流
電源16の負側にそれぞれ接続した構成になつている。単
相負荷13の一端は、インバータ１の出力端子であるトラ
ンジスタTr＋９とトランジスタTr−10との直列接続点に
接続されている。一方、単相負荷13の他端は、電流検出
器14を介して直流電源15と直流電源16の直列接続点に接
続されている。

電流制御増幅器18は、出力電流指令値演算部17からの
出力電流指令値と電流検出器14からの出力電流検出値を
入力し、インバータの出力電位指令を演算し出力してい
る。

遅延回路４は、電流制御増幅器18から出力電位指令を
入力し、それを遅延した信号を出力している。

AND論理回路６は、出力電位指令と、遅延された出力
電位指令を入力しAND論理をとつてトランジスタTr＋９
のON/OFF信号を作つている。一方、遅延回路５は、電流
制御増幅器18から出力されている出力電位指令をNOT回
路３によつて反転し、この反転出力を遅延した後、AND
論理回路７に出力している。

AND論理回路７は、NOT回路３によつて反転した出力電
位指令と、反転した出力電位指令を遅延回路５により遅
延した信号を入力し、それらをAND論理で処理した後、
その結果をトランジスタTr−10のON/OFF信号として出力
している。

ドライバー回路８は、AND論理回路６から出力される
トランジスタTr＋９のON/OFF信号に応じて処理された信
号をトランジスタTr＋９のベースに与え、又、AND論理
回路７から出力されるトランジスタTr−10のON/OFF信号
に応じて処理された信号をトランジスタTr−10のベース
に与えられる。

第11図に各信号のタイミングチャートを示す。遅延回
路４の出力は、出力電位指令に対し一定期間△Ｔ遅れた
信号となつている。そのためAND論理回路６の出力、す
なわちTr＋９のON/OFF信号は、出力電位指令の立ち上が
りから一定期間△Ｔ遅れて立ち上がることになる。一
方、遅延回路５の出力は、出力電位指令の反転信号に対
し一定期間△Ｔ遅れた信号となつている。そのためAND
論理回路７の出力、すなわちTr−10のON/OFF信号は、出
力電位指令の立ち下がりから一定期間△Ｔ遅れて立ち上
がることになる。その結果、Tr＋９のON信号とTr−10の
ON信号の間に一定時間△Ｔの無駄時間を設けることがで
きる。この無駄時間はトランジスタのOFF時の動作遅れ
による電源短絡を防ぐために設けられるもので一般に数
十μsec設けられる。その様子を第12図、第13図に示
す。第12図において、トランジスタTr9をオンに、トラ
ンジスタTr10をオフにすると、モードａに示すように、
インバータ１から負荷13側に電源が流れる。この後トラ
ンジスタTr9をオフに、トランジスタTr10をオンにする
と、モードｂに示すように、トランジスタTr9にはその
オフ時の動作遅れによりわずかな電流が流れ、電源15、
16間に電流が流れる。そして、トランジスタTr9が完全
にオフになると、モードｃに示すように、負荷13からト
ランジスタTr10側に電流が流れる。このように、トラン
ジスタTr9をオフにすると同時にトランジスタTr10をオ
ンにすると、電源15、16間が短絡することになる。この
ため、電源15、16間の短絡を防止するために、トランジ
スタTr9をオフにした後トランジスタTr10をオンにする
までの間に無駄時間を設ける必要がある。

一方、第13図において、トランジスタTr9をオフに、
トランジスタTr10をオンにすると、モードｄに示すよう
に、負荷13からインバータ１側に電流が流れる。この後
トランジスタTr9をオンに、トランジスタTr10をオフに
すると、モードｅに示すように、トランジスタTr10には
その動作遅れによりわずかな電流が流れ、電源15、16間
に電流が流れる。そして、トランジスタTr10が完全にオ
フになると、モードｆに示すように、トランジスタTr9
から負荷13側に電流が流れる。このように、トランジス
タTr10をオフにすると同時にトランジスタTr9をオンに
すると、電源15、16間が短絡することになる。このた
め、電源15、16間の短絡を防止するために、トランジス
タTr10をオフにした後トランジスタTr9をオンにするま
での間に無駄時間を設ける必要がある。

さて、上記無駄時間は、電源短絡といつた事故に対し
充分安全性を確保するために、トランジスタの遅れ時間
より充分長い時間に設定される。しかし、これらの無駄
時間は、本来の出力電位指令に対し、誤差分となるもの
であるため、電流制御の制御精度を悪化させる原因とな
る。又、出力電圧指令に対しON信号が遅れるので、応答
性安定性の悪化をもたらす。

尚、負荷の高調波損失、騒音、雑音を低減するために
は、電流リップルが少なくなるようインバータのスイツ
チング周波数を増加させる必要がある。しかし上記のよ
うな問題は、インバータスイツチング毎に発生するた
め、インバータのスイツチング周波数を高くする程、顕
著になる。したがつて、スイツチング周波数の上限が制
限されてしまい電流リツプルも充分に低減できなくな
る。

一方上記の問題を解決するために、出力電圧をフイー
ドバツクして、無駄時間による出力電圧の誤差分を検出
し、その誤差分に基づいて、電流制御を修正する方法が
試みられている。（例、特開昭59−123478号公報） しかし、これらの方法は、第10図の電流制御増幅器18
において無駄時間による出力電圧の誤差分を検出し、そ
の誤差に基づいて電流制御を修正するための演算を必要
とする。又、それを実現するために、出力電圧を高速高
精度で検出する必要がある。そのため電流制御方法は複
雑なものとなりその制御装置も高価なものとなる。又、
出力電位指令に対しインバータのスイツチングが常に無
駄時間分遅れるので応答性、安定性を改善することがで
きない。さらに、無駄時間による出力電圧誤差の演算時
間遅れ、及びそれを修正するための演算時間遅れがある
ため、応答性のよい瞬時値電流制御を適用出来ないとい
う問題がある。

他方、上記問題を解決するために、出力電流の向きを
フイードバツクして、出力電流が正の時にはトランジス
タTr−10のON信号を禁止し負の時にはTr＋９のON信号を
禁止することにより、無駄時間のない制御を行うことが
試みられている。しかし、この方法は、出力電流の向き
をフイードバツクする必要があるため、制御装置が複雑
になり経済的に不利である。又、出力電流の向きをフィ
ードバックするフィードバック系を有する場合、出力電
流の向きを検出する際に、ノイズ等の外乱を受けた場合
電源短絡という大事故につながるため、信頼性が問題と
なる。さらに、出力電流の零クロス付近におおいては、
検出器のドリフトが発生すると出力電流の向きを誤検出
することになり、安定したインバータの駆動ができなく
なる。たとえば、出力電流の向きが正で、本来ならトラ
ンジスタTr＋９のON信号が許可されるべき時に、検出器
のドリフトにより出力電流の向きを負と認識し、トラン
ジスタTr＋９のON信号が禁止されたとすると、もうこれ
以上出力電流を増加させることが不可能になる。なお、
特公昭49−21849号公報にも各トランジスタが同時にオ
ンになるのを防止する技術が開示されているが、この技
術は、フィリップフロップのパルス信号よりパルス幅の
狭いパルス信号を単安定回路で生成し、単安定回路の出
力パルスとフィリップフロップの各出力パルスとの論理
積を各アンド回路で求め、各アンド回路の出力パルスを
それぞれトランジスタ駆動パルスとしているので、各駆
動パルス間に単安定回路の出力パルスの幅だけ無駄時間
がある。

〔発明の目的〕

本発明の目的は、出力電流指令値で一方のスイッチン
グ素子のオン動作と他方のスイッチング素子のオフ動作
を指定することにより無駄時間の不要なインバータ駆動
装置を提供することにある。

〔発明の構成および作用〕

前記目的を達成するために、本発明は、半導体スイッ
チング素子と整流素子とを逆並列に接続した一対の電気
弁を直列接続し、前記電気弁の直列接続点を負荷に接続
し、前記電気弁の両端を直流電源の正側と負側にそれぞ
れ接続してなるインバータを駆動するためのオン・オフ
信号を生成し、生成したオン・オフ信号を前記インバー
タに供給して前記インバータの電流を制御するインバー
タ駆動装置において、 前記各スイッチング素子のオン動作とオフ動作により
前記インバータから出力される電流の目標値となる出力
電流指令値を演算して出力する指令値演算手段と、前記
出力電流指令値ち基づいて前記インバータの各スイッチ
ング素子をオン動作及びオフ動作させるためのオン・オ
フ信号として極性の相異なる一対のオン・オフ信号を演
算して出力するオン・オフ信号演算手段と、前記出力電
流指令値の極性が正の場合には、前記一対のオン・オフ
信号のうち正側のスイッチング素子を動作させるための
一方のオン・オフ信号を伝送し負側のスイッチング素子
を動作させるための他方のオン・オフ信号の伝送を禁止
し、前記出力電流指令値の極性が負の場合には、前記オ
ン・オフ信号のうち負側のスイッチング素子を動作させ
るための他方のオン・オフ信号を伝送し正側のスイッチ
ング素子を動作させるための一方のオン・オフ信号の伝
送を禁止する第１の禁止手段と、前記出力電流指令値の
極性に変更がある場合に、前記直流電源の負側に接続さ
れたスイッチング素子に対するオン信号の伝送を、前記
直流電源の正側に接続されたスイッチング素子に対する
オフ信号の開始時点から一定期間禁止する第２の禁止手
段と、前記出力電流指令値の極性に変更がある場合に、
前記直流電源の正側に接続されたスイッチング素子に対
するオン信号の伝送を、前記直流電源の負側に接続され
スイッチング素子に対するオフ信号の開始時点から一定
期間禁止する第３の禁止手段とを備えていることを特徴
とするインバータ駆動装置を構成したものである。

本発明は、上記の構成により、インバータの出力電流
を制御するに際して、まず、各スイッチング素子のオン
動作とオフ動作によりインバータから出力される電流の
目標値となる出力電流指令値が演算され、この出力電流
指令値に従って各スイッチング素子に対するオン・オフ
信号として極正の相異なる一対のオン・オフ信号が生成
される。そして、前記出力電流指令値の符号が正の場合
には、正側のスイッチング素子を動作させるための一方
のオン・オフ信号のみが伝送され、負側のスイッチング
素子を動作させるための他方のオン・オフ信号の伝送が
禁止される。また、出力電流指令値の符号が負の場合に
は、負側のスイッチング素子を動作させるための他方の
オン・オフ信号のみが伝送され、正側のスイッチング素
子を動作させるための一方のオン・オフ信号の伝送が禁
止される。このため、オン信号を受けたスイッチング素
子のみがオン動作し、オン信号を受信できないスイッチ
ング素子は強制的にオフの状態に維持される。

また、出力電流指令値の符号の変更がある場合、つま
り一方のスイッチング素子がオンからオフに、他方のス
イッチング素子がオフからオンに移行するときには、一
方のスイッチング素子がオフになったときから一定期間
他方のスイッチング素子に対するオン信号の伝送が禁止
される。そして、他方のスイッチング素子がオンにな
り、その後オフになるときにも前述したと同様な制御が
実行される。

〔実施態様の説明〕

本発明のインバータ駆動装置は、第１の禁止手段の構
成により、次の様な実施態様を採り得る。

第１の実施態様は、前記第１の禁止手段を、前記第１
の禁止手段を、前記出力電流指令値が正のしきい値より
大きい値に保たれているときには前記直流電源の負側に
接続されているスイッチング素子に対するオン信号の伝
送を禁止する手段と、前記出力電流指令値が負のしきい
値より小さい値に保たれているときには前記直流電源の
正側に接続されているスイッチング素子に対するオン信
号の伝送を禁止する手段とより構成するものである。

上述した構成より成る第１の実施態様においては、出
力電流指令値の特性と出力電流の極性が異なりやすい零
クロス付近に不感帯を設けることができる。したがつ
て、上述の第１の実施態様を多相のインバータ例えば３
相インバータに適用した場合、出力電流の零クロス付近
で出力電流指令値の符号と出力電流の符号が異なる方向
に移行しようとする時、実際には出力電流が零にとどま
るために、当該相の機能が停止するため、結果的に単相
インバータ動作となることがあり、ある特定の負荷状態
によつては、電流制御が発振して、制御不能におちいる
おそれがあつた。これに対して、本第２の実施態様は、
上述の零クロス付近に不感帯を設けることができるとと
もに、負荷の各端子が常に電源に接続されているので、
あらゆる負荷に対して安定動作を可能にすることができ
る。

〔実施例〕

以下本発明の実施例を図面を用いて説明する。

（第１実施例） 第１図は第１実施例のインバータ駆動装置を示すもの
で、説明を簡単にするために単相インバータにしてい
る。

インバータは従来技術と同様に半導体素子であるトラ
ンジスタTr＋９とダイオードＤ＋11の逆並列回路とトラ
ンジスタTr−10とダイオードＤ−12の逆並列回路を直列
接続するとともに、一方の逆並列回路を直流電源15の正
側、および他方の逆並列回路を直流電源16の負側にそれ
ぞれ接続された構成になつている。単相負荷13の一端
は、トランジスタTr＋９とトランジスタTr−10との直列
接続点である出力端子に接続されている。一方単相負荷
13の他端は、電流検出器14を介して直流電源15,16の直
列接続点に接続されている。

電流制御増幅器18は、本発明のオンオフ信号演算手段
を構成するもので、指令値演算手段としての出力電流指
令値演算部17からの出力電流指令値と電流検出器14から
の出力電流検出値を入力し、インバータの出力電位指令
すなわちトランジスタのON/OFF信号を演算し出力してい
る。ON信号禁止回路19は、本発明の第１の禁止手段を構
成するもので、出力電流指令値に基づいて、トランジス
タTr＋９とトランジスタTr−10のON信号を遮断する為の
信号１および信号２を演算し、AND論理回路22、23に出
力している。

タイマー回路20は、トランジスタTr−10のOFF信号の
開始時点から一定期間トランジスタTr＋９のON信号を禁
止するための信号を演算し、AND論理回路22に出力して
いる。タイマー回路20とAND論理回路22の１入力分は、
本発明の第３の禁止手段に相当する。また、タイマー回
路21は、タイマー回路20と同様にトランジスタTr＋９の
OFF信号の開始時点から一定期間トランジスタTr−10のO
N信号を禁止する為の信号を演算しAND論理回路23に出力
している。タイマー回路21とAND論理回路23の１入力分
は、本発明の第２の禁止手段に相当する。

AND論理回路22は、電流制御増幅器18から出力電位指
令をトランジスタTr＋９のON/OFF信号として入力し、ON
信号禁止回路19から出力電流指令値に応じてトランジス
タTr＋９のON信号を遮断する信号１を入力し、又、トラ
ンジスタTr−10がオン・オフ動作しているときには、タ
イマー回路20らトランジスタTr−10のOFF直後の一定期
間、トランジスタTr＋９のON信号を禁止する信号を入力
し、それらの信号をAND論理で処理した後その結果をト
ランジスタTr＋９の最終的なON/OFF信号として出力して
いる。それに対し、AND論理回路23は、電流制御増幅器1
8から出力されている出力電位指令をNOT回路３により反
転しその結果をトランジスタTr−10のON/OFF信号として
入力し、又、ON信号禁止回路19から出力電流指令値に応
じてトランジスタTr−10のON信号を遮断する信号２を入
力し、トランジスタTr＋９がオン・オフ動作していると
きには、タイマ回路21からトランジスタTr＋９のOFF直
後の一定期間トランジスタTr−10のON信号を禁止する信
号を入力し、それらの信号をAND論理で処理した後、そ
の結果をトランジスタTr−10の最終的なON/OFF信号とし
て出力している。

AND論理回路22から出力されるトランジスタTr＋９のO
N/OFF信号はドライバー回路８を介してトランジスタTr
＋９のベースに与えられ、又、AND論理回路23から出力
されるトランジスタTr−10のON/OFF信号はドライバ回路
８を介してトランジスタTr−10のベースに与えられる。

つぎに、本第１実施例の動作を説明する。本第１実施
例のインバータ駆動回路で、インバータを駆動した時の
各信号のタイムチヤートを第２図、第３図に示す。

第２図に示すように、ON信号禁止回路19によりトラン
ジスタTr−10のON信号を遮断した場合には、電流制御増
幅器18から出力される出力電位指令と同じ信号がトラン
ジスタTr＋９に与えられる。

一方、トランジスタTr−10には、常にOFF信号が与え
られる。その為、インバータの出力端子から負荷に電流
が流れ出している時に上記のトランジスタドライブ信号
をインバータに与えるとインバータ電流は第４図のよう
になる。以下に、その動作を説明する。

インバータ１の出力電流指令値が正の期間中、トラン
ジスタTr＋９のみを複数回に渡ってオン、オフさせ、ト
ランジスタTr−10を常時OFFにさせるに際して、インバ
ータ１の出力電流指令値が正となる期間中、トランジス
タTr＋９のトランジスタTr−10を制御するための出力電
流指令値が電流制御増幅器18とON信号禁止回路19に入力
されると、モードｉでは、トランジスタTr＋９にON信号
が与えられており、トランジスタTr＋９を通して負荷13
に電流が流れている。この状態からTr＋９にOFF信号を
与えると（モードｊ）、トランジスタTr＋９を流れてい
る電流は減少し、しだいにダイオードＤ−12を通して電
流が流れるようになる。モードｋではトランジスタTr＋
９が完全にOFFし、電流はダイオードＤ−12だけを通し
て流るようになる。この状態からモードｉに戻す場合に
はトランジスタTr−10がOFFしているので、即トランジ
スタTr＋９にON信号を与える。

以上からわかるように、本第１実施例によれば、イン
バータから負荷に電流が流れている時、トランジスタTr
−10がOFFしている為、第12図のようなモードｂ、モー
ドｄの期間いわゆる無駄時間をもうける必要がなくな
る。ゆえに電流制御増幅18から出力されている出力電位
指令と同じタイミングでインバータをスイツチングする
ことが可能となり電流制御精度、応答性が向上する。

尚、上記モードで電流がインバータに流れ込んでいる
場合には、常にダイオードＤ＋11を介して電流が流れ、
直流電源15を充電することになるので、電流はすみやか
に減少する。

以上はON信号禁止回路19によりトランジスタTr−10の
ON信号を遮断した場合であるが、逆にトランジスタTr＋
９のON信号を遮断した場合も、次のように説明できる。
第３図に示すように、ON信号禁止回路19により、トラン
ジスタTr＋９のON信号を遮断した場合には、出力電位指
令の反転信号と同じ信号がトランジスタTr−10に与えら
れる。一方トランジスタTr＋９には、常にOFF信号が与
えられる。したがつて、負荷からインバータに電流が流
れ込んでいるときに前記トランジスタドライブ信号をイ
ンバータに与えると、インバータは第５図に示すように
動作する。

第５図において、モードｌでは、トランジスタTr−10
にON信号が与えられており負荷13からトランジスタTr−
10に電流が流れ込んでいる。この状態からトランジスタ
Tr−10にOFF信号を与えると（モードｍ）、トランジス
タTr−10を流れている電流が減少し、しだいにダイオー
ドＤ＋11に電流が流れ込むようになる。モードｎでは、
トランジスタTr−10が完全にOFFしダイオードＤ＋11だ
けに、電流が流れ込むようになる。この状態からモード
ｌに戻す場合、トランジスタTr＋９がOFFしているの
で、即、トランジスタTr−10にON信号を与える。

以上からわかるように、本第１実施例によれば、負荷
からインバータに電流が流れ込んでいる場合でもトラン
ジスタTr＋９が常にOFFしているため、第13図に示すモ
ードｆ、モードｈの期間、いわゆる無駄時間をもうける
必要がなくなる。そのため、電流制御増幅器18から出力
されている出力電位指令と同じタイミングでインバータ
をスイツチングすることが可能となる。尚、上記モード
でインバータから負荷に電流が流れ出している場合に
は、常にダイオードＤ−12を介して電流が流れ直流電源
16を充電することになるので、電流はすみやかに減少す
る。

以上からわかる様に本第１実施例では無駄時間が不必
要であるため、従来無駄時間により引き起こされていた
電制御精度の悪化、応答性の悪化といつた問題は、解消
できる。

又、本第１実施例では無駄時間がないため従来に比べ
スイツチング周波数を高くすることができ、負荷の高調
波電流を効率よく低減できる。したがつて高調波成分に
よつて発生する損失、騒音雑音の低減が可能となる。さ
らに、本第１実施例では実際に動作するトランジスタだ
けにON信号が与えられるのでトランジスタのドライブ電
力を最少限に抑えることができる。又、片側のトランジ
スタだけにON信号が与えられるので過負荷によりトラン
ジスタのOFF動作が大幅に遅れた場合でも電源短絡を起
こすことがなくなり、安全性が増大する。

又、動作する必要のないトランジスタのON信号を禁止
するために、実際の出力電流の向きをフイードバツクせ
ずに、電流制御回路内で既知の出力電流指令値だけを利
用しているので装置が簡単となり、コスト面でも有利と
なる。又、出力電流の向きをフィードバツクするための
フィードバツク系がないため、従来方法のように検出系
にノイス等の外乱を受けても、電源短絡を起こすことが
なく、かつ検出系のドリフトにより運転が停止するよう
なこともない。

尚、第４図の動作モードと第５図の動作モードとの切
り換わり時点については、ON信号の与えられるトランジ
スタが換わるので、トランジスタTr＋９とトランジスタ
Tr−10のON信号が連続する場合に限つて電源短絡の防止
をしなければならない。そこで、タイマー回路20により
トランジスタTr−10にOFF信号が与えられてから少なく
とも一定期間の未だけは無条件にトランジスタTr＋９に
ON信号が与えられないようにしている。又タイマー回路
21によりトランジスタTr＋９にOFF信号が与えられてか
ら少くとも一定期間だけは、無条件にトランジスタTr−
10にON信号が与えられないようにしている。

以下、本第１実施例のインバータ駆動装置を構成する
ON信号禁止回路19を更に具体的にした第２および第３実
施例について説明する。

第６図は、出力電流指令値の符号の極性によつてスイ
ツチング素子のON信号を禁止するようにしたON信号禁止
回路を備えたインバータ駆動回路（本発明の第１の実施
態様に属する）を示している。なお、第１図に示す構成
要素と同一機能を有するものには同一符号を付してその
説明を省略する。

電流制御増幅器18は、本発明のオン・オフ信号演算手
段を構成し比較器24とヒステリシスコンパレータ25から
構成されている。比較器24は、本発明と指令値演算手段
を構成する出力電流指令値演算部17から出力電流指令値
を入力し、又、電流検出器14から出力電流を入力し、そ
れらの信号の偏差を演算して出力している。ここでヒス
テリシスコンパレータ25は比較器24から出力電流偏差を
入力し、それをヒステリシスコンパレートすることによ
りインバータの出力電位指令をを演算し出力している。

したがつてこの出力電位指令どうりにインバータを駆
動すれば、出力電流は出力電指令値を中心にしてある一
定のヒステリシス幅内に収まるよう制御される。

ON信号禁止回路19はコンパレータ26とNOT回路27によ
り構成されている。コンパレータ26は、出力電流指令値
を入力しそれをコンパレートすることにより出力電流指
令値の符号を求め、この信号をトランジスタTr＋９のON
信号を遮断するための信号１として、AND論理回路22に
出力している。NOT回路27はコンパレータ26の出力を反
転し、この信号をトランジスタTr−10のON信号を遮断す
るための信号２としてAND論理回路23に出力している。

ON信号禁止回路19とNOT回路27とAND論理回路22,23の
各１入力分は、本発明のオン・オフ信号演算手段に相当
する。

タイマー回路20は単安定マルチバイブレータ28とNOR
論理回路29により構成されている。単安定マルチバイブ
レータ28はAND論理回路23から出力されるトランジスタT
r−10のON/OFF信号の立ち下がりから一定期間パルスを
発生する。NOR論理回路29は、AND論理回路23から出力さ
れるトランジスタTr−10のON/OFF信号と単安定マルチバ
イブレータ28の出力を入力して、それらの信号をNOR論
理で処理した後、その結果をAND論理回路22に出力して
いる。

したがつて、NOR論理回路29の出力は、トランジスタT
r−10にON信号が与えられている最中とトランジスタTr
−10にOFF信号が与えられてから一定期間の間、トラン
ジスタTr＋９のON信号を禁止する信号となる。

タイマー回路20とAND論理回路の１入力分は、本発明
の第３の禁止手段に相当する。タイマー回路21,単安定
マルチバイブレータ30,NOR論理回路31,AND論理回路23に
ついても、タイマー回路20,単安定マルチバイブレータ2
8,NOR論理回路29,AND論理回路22と同様に構成されてい
る。

タイマー回路21とAND論理回路23の１入力分は、本発
明の第２の禁止手段に相当する。

つぎに、上記第２実施例の動作を説明する。

出力電流指令値の符号が正の時には、第２図に示すよ
うに、Tr−10のON信号を禁止する信号２を演算出力して
第４図に示す動作モードで運転する一方、出力電流指令
値の符号が負の時には第３図に示すようにトランジスタ
Tr＋９のON信号を禁止する信号１を演算出力して第５図
に示す動作モードで運転する。この場合、出力電流指令
値の符号と実際の出力電流の符号か異なつていると出力
電位が出力電位指令値と異なることにある。たとえば出
力電流指令値の符号が正の場合、第２図、第４図のよう
にインバータが駆動されるので、この状態で出力電流が
負だとすると、トランジスタTr＋９をOFFにしても、電
流はダイオードＤ＋11を通して流れ、出力電位は常に陽
極電位となる。

しかし、この状態は回生状態であるので、出力電流は
すみやかに負から正に変わり通常の動作に戻る。又、出
力電流指令値が正で電力指令が陰極の場合、第４図に示
すようにトランジスタTr−10にON信号が与えられないの
で出力電流が負になるまで、減少することはなく出力電
流が零で止まる。

第７図には、第６図のインバータ駆動回路で運転した
際の各部の波形の一例を示す。

第７図からわかるように、出力電流指令が正で出力電
と実際値も正の場合には第２図、および第４図とまつた
く同様に動作し前述の第１実施例による作用、効果が得
られる。

又、出力電流指令が負で出力電流の実際値も負の場合
には第３図および第５図とまつたく同様に動作しこの場
合も前述の本第１実施例による作用、効果が得られる。

それに対し、出力電流指令値が正で、出力電位指令が
負の時には、第７図の出力電流零クロス付近をみればわ
かるようにトランジスタTr−10にON信号が与えられない
ので出力電流が零以下に減少することはなく零で留まつ
ている。

以上からわかるように、本第２実施例では、出力電流
指令値と出力電流の検出値の符号が一致する場合には、
前述の本第１実施例による作用、効果が得られる。それ
に対し、出力で電流指令値と出力電流の検出値の符号が
異なる場合、又は符号が異なる方向に移行しようとして
いる場合、出力電流をすみやかに零にし、そのまま零に
留めようとする。

すなわち、出力電流指令値と出力電流との偏差を小さ
くす方向に働くことになる。ゆえに、本第２実施例では
実際の出力電流の向きをフイードバツクして動作する必
要のないトランジスタのON信号を禁止する従来方法比
べ、むだなスイツチングがなくなり、電流偏差も減少す
るので、電流制御精度がさらに向上する。又、本第２実
施例では、動作する必要のないトランジスタのON信号を
禁止するために、実際の出力電の向きをフイドバツクせ
ずに、電流制御回路内で既知の出力電流指令値の内特に
その符号だけを利用しているので装置が簡単となり、コ
スト面でも有利となる。又、出力電流の向きをフィード
バツクするためのフィードバツク系がないため、従来方
法のように検出系にノイズ等の外乱を受けても、電源短
絡を起こすことがなく、かつ検出系のドリフトにより運
転が停止するようなこともない。

尚、本第２実施例では、タイマー回路が単安定マルチ
バイブレータとNOR論理回路だけから構成されているの
で、回路が簡単となる。又、本タイマー回路の構成によ
れば、一方のトランジスタがOFFしてから一定期間の間
だけ他方のトランジスタのON信号が禁止されるのではな
く、一方のトランジスタがONしている最中についても他
方のトランジスタのON信号が禁止されるので、第２図、
第３図の場合に比べさらに安全性が増す。

又、本２実施例では、電流制御増幅器を比較器とヒス
テリシスコンパレータだけから構成しているので、回路
がシンプルになり、さらに、高速応答の瞬時値電流制御
が可能となる。

（第３実施例） 第８図は、出力電流指令値の大きさが所定のしきい値
を超えたときにスイツチング素子のON信号を禁止するよ
うにしたON信号禁止回路を備えたインバータ駆動回路を
示している。なお、第１図および第６図に示す構成要素
と同一機能を有するものには同一符号を付してその説明
を省略する。

ON信号禁止回路19は、負のオフセツト付のコンパレー
タ32と正とオフセツト付で反転出力のコンパレータ33に
より構成されている。

コンパレータ32はその出力を、トランジスタTr＋９の
ON信号を遮断する信号１としてAND論理回路22に出力し
ている。一方コンパレータ33は、その出力をトランジス
タTr−10のON信号を遮断する信号２としてAND論理回路2
3に出力している。

ON信号禁止回路19とAND論理回路22,23の各１入力分
は、オン・オフ信号演算手段を構成する。

つぎに、上記第3.実施例の動作を説明する。

出力電流指令値があらかじめ設定しておいた正のしき
い値より大きい時には、第２に示すようにトランジスタ
Tr−10のON信号を禁止する信号２を演算出力して第４図
に示す動作モードで運転する一方、出力電力指令値があ
らかじめ設定しておいた負のしきい値より小さい時には
第３図に示すように、トランジスタTr＋９のON信号を禁
止する信号１を演算出力して第５図に示す動作モードで
運転する。この場合、出力電流指令値が正のしきい値よ
り大きい時又は、負のしきい値より小さい時にDead Tim
eのない本発明の制御が適用される。一方、出力電力電
流指令値が正のしきい値と負のしきい値の間にある時に
は、ON信号禁止回路19から禁止信号1,2が出力されない
ので従来のインバータ駆動方法となる。

第９図には、第８図のインバータ駆動回路で運転した
際の各部の波形の一例を示す。

第９図からわかるように、出力電流指令が正のしきい
値より大きい時、又は出力電流指令が負のしきい値より
小さい時には、第２図、第４図又は、第３図、第５図の
モードで運転し、前述の本発明による作用、効果が得ら
れる。

それに対し出力電流の零クロス付近では、従来とDead
Timeを設けた駆動方法となる。ゆえに、前記第２実施
例のように出力電流が零で留まることはない。

したがつて第３実施例によれば出力電流指令値の符号
と出力電流の符号が異なりやすい零クロス点付近に不感
帯を設けることができる。

尚、第２実施例を多相のインバータたとえば３相イン
バータに適用する時、上述したごとく出力電流の零クロ
ス付近で出力流指令値の符号と出力電流の符号が異なつ
て単相インバータ動作となることがある。このような場
合負荷の状態によつては、電流制御が発振する。それに
対し、第３実施例では不感帯を設けるとともに、負荷の
各端子が常に電源に接続されているので、あらゆる負荷
に対して安定動作する。

又実際の出力電流の向きをフイードバツクして、動作
する必要のないトランジスタのON信号を禁止する従来方
法に比べ、本第３実施例では電流制御回路内で既知の出
力電流指令値だけを利用してトランジスタのON信号を禁
止しているので、第２実施例と同様に装置が簡単となり
コスト面でも有利となる。

又、第２実施例と同様に出力電流の向きをフィードバ
ックするためのフィードバック系がないため、従来方法
のように検出系にノイズ等の外乱を受けても、電源短絡
を起こすことがなく、かつ検出系のドリフトにより運転
が停止するようなこともない。

尚、前記第２および第３実施例において、出力電流零
クロス付近以外については、いずれも出力電位指令と同
じタイミングでインバータがON/OFFする。

したがつて無駄時間を設ける従来方法で問題となつて
いた電流制御精度の悪化、応答性の悪化といつた問題は
第１実施例と同様にすべて解消できる。

又、インバータのスイツチング周波数を高くできるの
で、負荷の高調波電流を効率よく低減できる。ゆえに高
調波成分によつて発生する損失騒音、雑音の低減が可能
となる。

さらに、実際に動作するトランジスタだけにON信号が
与えられるのでトランジスタのドライブ電力を最小限に
抑えることができる。

又、片側のトランジスタだけにON信号が与えられてい
るので、安全性が増大する。

尚、本第３実施例では、ON信号禁止回路を２つのオフ
セツト付コンパレータにより構成しているので、回路が
簡単であり、又、負荷に応じて負のしきい値と正のしき
い値を独立に設定することも可能である。

又、本第３実施例では、電流制御増幅器を比較器とヒ
ステリシスコンパレータだけから構成しているので、第
２の実施例の場合と同様に回路がシンプルとなり、さら
に、高速応答の瞬時値電流制御が適用できる。

なお、前記実施例ではインバータをトランジスタで構
成しているが、電解効果形トランジスタ（FET）で構成
したインバータの場合にも適用できる。又単相インバー
タについて説明したが多相のインバータの場合に同様に
適用できる。

又、本発明を構成する回路をマイクロコンピユータの
ソフトウエアによつて実現することも可能である。

〔発明の効果〕

以上説明したように、本発明によれば、出力電流指令
値が正の場合に、正側のスイッチング素子に対してのみ
オン・オフ信号を伝送し、負側のスイッチング素子に対
してはオン・オフ信号の伝送を禁止し、逆に、出力電流
指令値が負の場合には、負側のスイッチング素子に対し
てのみオン・オフ信号を伝送し、正側のスイッチング素
子に対してオン・オフ信号の信号を禁止し、出力電流指
令値が正であるか負であるかに応じてオン信号を受けた
スイッチング素子のみをオン動作させ、オン信号を受信
できないスイッチング素子のオン動作を強制的に禁止す
るようにしたため、出力電流指令値が正または負であ
り、極性に変更がない場合において、スイッチング素子
のオン・オフに無駄時間が生じることなく各スイッチン
グ素子を出力電流指令値に応じてオン動作させることが
でき、電流制御精度及び応答性の向上に寄与することが
できる。

【図面の簡単な説明】

第１図は、本発明の第１実施例に係るインバータ駆動装
置の回路構成図、第２図はON信号禁止回路19によりトラ
ンジスタTr−10のON信号を禁止したときの動作タイミン
グ図、第３図はON信号禁止回路19によりトランジスタTr
＋９のON信号を禁止したときの動作タイミング図、第４
図は第２図に対するインバータ動作モード図、第５図は
第３図に対するインバータ動作モード図、第６図は本発
明に係るインバータ駆動装置の第２実施例を成す回路構
成図、第７図は第２実施例における動作タイミング、お
よび出力波形を示す図、第８図は本発明に係るインバー
タ駆動装置の第３実施例を成す回路構成図、第９図は第
３実施例における動作タイミングおよび出力波形を示す
図、第10乃至第13図は従来のインバータ駆動装置を示す
もので、第10は回路構成図、第11図は動作タイミング
図、第12図は出力電流値が正のときのインバータ動作モ
ード図、第13図は出力電流値が負のときのインバータ動
作モード図である。 １……インバータ、9,10……半導体スイツチング素子、
11,12……ダイオード、13……負荷、８……ドライバー
回路、17……出力電流指令値演算部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−70317（ＪＰ，Ａ) 特開 昭56−117581（ＪＰ，Ａ) 特公 昭49−21849（ＪＰ，Ｂ１)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体スイッチング素子と整流素子とを逆
   並列に接続した一対の電気弁を直列接続し、前記電気弁
   の直列接続点を負荷に接続し、前記電気弁の両端を直流
   電源の正側と負側にそれぞれ接続してなるインバータを
   駆動するためのオン・オフ信号を生成し、生成したオン
   ・オフ信号を前記インバータに供給して前記インバータ
   の電流を制御するインバータ駆動装置において、 前記各スイッチング素子のオン動作とオフ動作により前
   記インバータから出力される電流の目標値となる出力電
   流指令値を演算して出力する指令値演算手段と、前記出
   力電流指令値に基づいて前記インバータの各スイッチン
   グ素子をオン動作及びオフ動作させるためのオン・オフ
   信号として極性の相異なる一対のオン・オフ信号を演算
   して出力するオン・オフ信号演算手段と、前記出力電流
   指令値の極性が正の場合には、前記一対のオン・オフ信
   号のうち正側のスイッチング素子を動作させるための一
   方のオン・オフ信号を伝送し負側のスイッチング素子を
   動作させるための他方のオン・オフ信号の伝送を禁止
   し、前記出力電流指令値の極性が負の場合には、前記オ
   ン・オフ信号のうち負側のスイッチング素子を動作させ
   るための他方のオン・オフ信号を伝送し正側のスイッチ
   ング素子を動作させるための一方のオン・オフ信号の伝
   送を禁止する第１の禁止手段と、前記出力電流指令値の
   極性に変更がある場合に、前記直流電源の負側に接続さ
   れたスイッチング素子に対するオン信号の伝送を、前記
   直流電源の正側に接続されたスイッチング素子に対する
   オフ信号の開始時点から一定期間禁止する第２の禁止手
   段と、前記出力電流指令値の極性に変更がある場合に、
   前記直流電源の正側に接続されたスイッチング素子に対
   するオン信号の伝送を、前記直流電源の負側に接続され
   たスイッチング素子に対するオフ信号の開始時点から一
   定期間禁止する第３の禁止手段とを備えていることを特
   徴とするインバータ駆動装置。
2. 【請求項２】前記第１の禁止手段を、前記出力電流指令
   値が正のしきい値より大きい値に保たれているときには
   前記直流電源の負側に接続されているスイッチング素子
   に対するオン信号の伝送を禁止する手段と、前記出力電
   流指令値が負のしきい値より小さい値に保たれていると
   きには前記直流電源の正側に接続されているスイッチン
   グ素子に対するオン信号の伝送を禁止する手段とより構
   成することを特徴とする特許請求の範囲第１項記載のイ
   ンバータ駆動装置。