JP2619851B2 - 電圧形インバータの並列運転制御回路 - Google Patents

電圧形インバータの並列運転制御回路

Info

Publication number
JP2619851B2
JP2619851B2 JP59143635A JP14363584A JP2619851B2 JP 2619851 B2 JP2619851 B2 JP 2619851B2 JP 59143635 A JP59143635 A JP 59143635A JP 14363584 A JP14363584 A JP 14363584A JP 2619851 B2 JP2619851 B2 JP 2619851B2
Authority
JP
Japan
Prior art keywords
pulse
voltage
current
polarity
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59143635A
Other languages
English (en)
Other versions
JPS6122764A (ja
Inventor
和人 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP59143635A priority Critical patent/JP2619851B2/ja
Publication of JPS6122764A publication Critical patent/JPS6122764A/ja
Application granted granted Critical
Publication of JP2619851B2 publication Critical patent/JP2619851B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は自己消弧形スイッチング素子で構成される
複数台の電圧形インバータを並列運転するときの並列運
転制御回路に関する。
〔従来技術とその問題点〕
複数の電圧形インバータを並列運転させるとき、各イ
ンバータ間に流れる横流電流を抑制するために、主回路
にリアクトルを挿入する方法がよく用いられる。
第5図はインバータの交流出力回路にリアクトルを挿
入して横流電流を抑制しようとする従来例を示す回路図
であって、第5図(イ)はインバータ毎に別個のリアク
トルを挿入する場合であり、直流電源1からの直流電力
を2組の電圧形インバータ2と3により交流電力に変換
し、このインバータ2と3の交流出力はそれぞれリアク
トル5と6を介して並列に接続されたのち負荷4に電力
を供給し、両インバータ2と3の間を流れる横流電流は
リアクトル5と6のインダクタンスにより抑制しようと
するものである。また第5図(ロ)は各インバータの出
力を結合リアクトルを介して負荷に供給するようなされ
たものであり、直流電源1からの直流電力を受ける2組
の電圧形インバータ2と3の出力は結合リアクトル7を
介して並列接続されたのち負荷4に交流電力を供給する
ようになっており、両インバータ2と3との間に電圧差
や位相差による横流電流が流れるときのみこの結合リア
クトル7がインダクタンスとして作用することにより横
流電流を抑制しようとするものである。
第6図はインバータの直流入力回路にリアクトルを挿
入して横流電流を抑制しようとする従来例を示す回路図
であり「特公昭55−12819」公報に記載のものであっ
て、直流電源1からの直流電力はそれぞれ結合リアクト
ル8と9を介して電圧形インバータ2と3に供給され、
この電圧形インバータ2と3は並列運転により負荷4に
交流電力を供給する。
上述の第5図と第6図に示す従来例はいずれも主回路
に挿入されるインダクタンスによって並列運転している
インバータ間を流れる横流電流を抑制しようとするもの
であって、これらインバータを構成するスイッチング素
子の特性の差によってスイッチング時間の差特にターン
オフ時のスイッチング時間差で一方のスイッチング素子
に電流が集中しようとする場合に、その電流上昇すなわ
ち横流電流の増加を抑制する過渡的な動作には効果があ
っても、スイッチング素子や、このスイッチング素子に
逆並列接続されている還流ダイオードの電流−電圧特性
すなわちオン電圧特性のばらつきによる定常的な電流不
平衡に対しては大きな効果は得られず、また常時一定量
の直流電流とみなせる横流電流が存在するときは、主回
路に挿入されているリアクトルが偏磁され、前述の過渡
状態における動作時にもインダクタンスとして作用しな
くなる危険をはらんでおり、これを防ぐためには純抵抗
を追加挿入する必要があるなどの欠点を有する。また主
回路電流が流れるためこれらリアクトルの重量・コスト
が上昇するなどの欠点もあわせて有する。
そこで上述の主回路リアクトル挿入方法ではなく、イ
ンバータ回路の制御により横流電流を抑制しようとする
従来例として「特公昭57−29952」公報がある。これは
制御整流器を直流電源とし、この直流電源に接続される
インバータとでなるインバータ装置を複数設けてインバ
ータの交流出力側を並列接続して並列運転させるもので
あって、共通の発振器により各インバータ出力電圧の基
本波位相を一致させ、出力電圧差は電圧検出器によって
検出して制御整流器の出力直流電圧を制御することによ
り横流電流を零にするように動作させようとするもので
ある。この種の方法は整流器とインバータとの間のいわ
ゆる直流中間回路の電圧を調整する方法であるから、平
均的には横流電流は打消されるが、素子のスイッチング
にかかわる過渡的な電流不平衡を補償する作用はないの
で、そのためにはやはり主回路にリアクトルを挿入する
必要があるし、さらに直流中間回路電圧を調整するため
に整流器にはサイリスタなどを使用しなければならず、
回路が複雑になりコストも上昇するという欠点を有す
る。
〔発明の目的〕
この発明は、自己消弧形スイッチング素子で構成され
る電圧形インバータを並列運転するものにおいて、主回
路に挿入するリアクトルを省略あるいはごく小容量のも
のとし、定常的にも過渡的にも電流の不平衡を制御によ
り補償するようにして、コスト低減と小形軽量化ならび
に信頼性向上を図ることができる電圧形インバータの並
列運転制御回路を提供することを目的とする。
〔発明の要点〕
この発明は、自己消弧形スイッチング素子で構成され
た複数の電圧形インバータを並列運転する際に当該電圧
形インバータ間を流れる横流電流を直接または間接的に
検出し、各電圧形インバータに共通な点消弧パルスを発
生し分配する共通パルス発振・分配器と前記スイッチン
グ素子のゲート回路との間に点消弧パルス調節手段を設
け、検出される横流電流の大きさと極性からパルスタイ
ミングを調節すべきスイッチング素子の点消弧パルスを
判別して、その立ち上がりもしくは立ち下がりタイミン
グの調節量を定め、これによって比較的短い時間におい
ても横流電流の平均値を零にする調節動作を行わせ、各
電圧形インバータの出力電流の直流成分をキャンセルし
ようとするものである。
〔発明の実施例〕
第1図は本発明の実施例を示す制御ブロック図であっ
て、自己消弧形スイッチング素子としてゲートターンオ
フサイリスタ(以下ではGTOサイリスタと略記する)を
使用した中性点式の単相インバータを2台並列運転する
場合を示している。
第1図において、中性点式の単相電圧形インバータで
ある1号インバータ10は直列に接続されたGTOサイリス
タ11G,12Gと、それぞれのGTOサイリスタ11G,12Gに逆並
列に接続されている還流ダイオード11D,12Dとで構成さ
れており、GTOサイリスタ11Gと12Gとを交互にオンとオ
フを繰返させることにより直流電力を交流電力に変換す
る。同様に2号インバータ20も直列に接続されたGTOサ
イリスタ21G,22Gとこれに逆並列接続されている還流ダ
イオード21D,22Dとで構成されている。直列に接続され
ている直流電源16と17に対して上述の1号インバータ10
と2号インバータ20の直流側を並列に接続し、両インバ
ータ10と20の交流側はそれぞれリアクトル13と23を介し
て並列に接続すれば、負荷18にはこの両インバータ10と
20から交流電力が供給されることになる。
1号インバータ10の出力電流I1は電流検出器14によ
り、また2号インバータ20の出力電流I2は電流検出器24
により検出されて、それぞれ加算器31と32に与えられ
る。加算器31は両入力電流信号の差分から横流電流ΔI
を検出する加算器であって、この出力信号ΔIは極性統
一回路33に与えられる。また加算器32は両入力電流信号
から負荷電流Iを検出する加算器であり、この負荷電流
信号Iは負荷電流の極性を判別してP1なる極性信号を出
力する極性判別器34に入力され、ここからの極性信号P1
は前述の極性統一回路33に入力され、この極性統一回路
33からは負荷電流の極性が負のときは横流電流ΔIの極
性が反転された横流電流信号Δiが出力される。
ただしこの第1図において負荷電流Iの検出を1号イ
ンバータ10と2号インバータ20とから別個に検出せずに
負荷18の回路から検出するようにすれば加算器32は不要
である。また加算器31に入力する各インバータの電流I1
とI2は全波整流した電流信号で与えられるならば極性統
一回路33が不要になることは自明である。
極性統一回路33から出力される横流電流信号Δiは調
節器36に入力され、この調節器36の出力Δtは横流電流
信号Δiとともに極性信号P2を出力する極性判別器35に
入力される。さらに調節器36の出力Δtは直接あるいは
反転増幅器36Nを介して前述の極性信号P2で作動する信
号切換器37に入力され、この信号切換器37の出力信号Δ
Tは、パルス調節量を司る値として、共通パルス発振・
分配器41が出力する共通の点消弧パルスを遅延させるパ
ルス遅延回路11L,12L,21L,22Lに入力される。ただし1
号インバータ10と2号インバータ20のいずれか一方(第
1図においては2号インバータ20)のパルス遅延回路21
Lと22Lの前段には反転増幅器21Nと22Nが挿入されるので
あるが、これらパルス遅延回路と反転増幅器とは1体化
したものを使用することもある。
ここでいうパルス遅延回路とはいわゆる移相器のこと
であって、共通パルス発振・分配器41から1号・2号イ
ンバータ10と20に共通の点消弧パルスg1とg2の立上りと
立下りを別個に数マイクロ秒程度遅延させる機能を有す
るものであって、これらのパルス遅延回路11L,12L,21L,
22Lの出力はそれぞれゲート駆動回路11P,12P,21P,22Pを
経て各GTOサイリスタ11G,12G,21G,22Gのゲートに送られ
る。42は両インバータ10と20の出力周波数を設定する周
波数設定器である。
第2図は第1図に示す実施例の動作をあらわしている
動作波形図であって第2図(イ)は1号インバータ10の
出力電流I1を実線で、2号インバータ20の出力電流I2
1点鎖線で示している。第2図(ロ)は極性統一回路33
から出力される横流電流信号Δi、第2図(ハ)は調節
器36の出力信号Δt、第2図(ニ)は信号切換37の出力
信号ΔTを示している。第2図(ホ)と第2図(チ)は
共通パルス発振・分配器41から並列運転されている電圧
形インバータの上側アーム,下側アームそれぞれに共通
に出力される共通点消弧パルスであり、第2図(ヘ)、
(ト)、(リ)、(ヌ)はそれぞれパルス遅延回路11
L、21L、12L、22Lから出力されてそれぞれのGTOサイリ
スタをオン・オフさせるための点消弧パルスg11、g21、
g12、g22を示している。
この第2図において、t=0なる時刻にGTOサイリス
タ11Gと21Gに流れ始めた電流I1とI2は素子のオン電圧特
性(すなわち電流−電圧特性)のばらつきのために次第
に電流差を生じ、ターンオフ直前のt=t1なる時刻では
I1>I2であるためΔi(t1)なる値の横流電流を発生す
る(第2図(ロ)参照、なおΔi(t1)とは時刻t=t1
における横流電流Δiの値を意味している)。加算器31
の出力ΔIは次の(1)式であらわされる。
ΔI=I1+(−I2) …(1) それ故Δi(t1)>0となり調節器36の出力Δtは入
力される信号Δi(t1)をキャンセルするべくΔt
(t1)なる点消弧パルス遅延指令を発生する(第2図
(ハ)参照)。なお本実施例においては調節器36は反転
特性であるとしているので第2図(ハ)に示されている
ようにΔt(t1)<0である。このようにΔi(t1)の
極性とΔt(t1)の極性とは一致していないので信号切
換器37の出力であるΔT(t1)も反転されずΔt(t1
=ΔT(t1)となるが、このΔT(t1)はI1(t1)とI2
(t1)との和であるI(t1)が正であるため、パルス遅
延回路11L,21L,12L,22Lに送られる。パルス遅延回路21L
の前段には反転増幅器21Nが挿入されているのでその入
力は反転されてΔT>0となってパルス遅延回路21Lに
送られる。
パルス遅延回路11L,21L,12L,22Lは、その入力が正の
ときにオフパルスすなわち立下り信号を遅延させ、入力
が負のときはオンパルスすなわち立上り信号を遅延させ
る特性を持っているので、入力信号の極性に応じてパル
スの立ち上がりもしくは立ち下がりのタイミングを遅延
させる、即ち、本実施例においては、g21なるGTOサイリ
スタ21Gに与えられる点消弧パルスは、パルス遅延回路2
1Lにより、共通な点消弧パルスg1に対してΔt(t1)だ
け遅れたパルスとなる(第2図(ト)参照)。このとき
パルス遅延回路11Lは共通パルスg1のオンパルスすなわ
ち立下り信号を遅らせたパルスg11を発生させようとす
るのであるが、t=t1なる時刻における共通パルスg1は
オフ動作のみであるから前記のg21なるパルスのオフ部
分がΔt(t1)なる値だけ遅延されることになる。この
ように2号インバータ20のGTOサイリスタ21Gのオフパル
スが遅延するため、このGTOサイリスタ21Gを流れる電流
I2は過渡的に上昇して時刻t=t1以降の横流電流Δiの
極性は、時刻t=t1以前のときとは逆極性となる(第2
図(イ)(ロ)参照)。
上述の調節動作を繰返すことにより横流電流Δiの平
均値を零にするので、横流電流の直流成分はキャンセル
される。
上記の説明において並列運転中の1号インバータ10の
出力電流I1と2号インバータ20の出力電流I2とに差を生
じて横流電流ΔIが両インバータ間を流れる原因として
は、前述せる素子のオン電圧特性の他に素子のターンオ
ン,ターンオフ時間の特性の差に起因するものがある
が、これも前述の調節動作により、同様に横流電流の直
流成分を零にすることができる。なお上述の説明におい
て、調節器36が反転特性でない場合には、反転増幅器21
N,22Nはパルス遅延回路21L,22Lの前段ではなく11L,12L
の前段に挿入されねばならぬことは自明である。本実施
例では横流電流ΔIの極性は、負荷電流Iが負の場合反
転させてあるが、調節器36の時定数が負荷電流周期の半
分よりも十分に小さくて応答が速い場合は、この負荷電
流1周期の期間で横流電流があるにも拘らず、この横流
電流ΔIが相殺されて調節器36の出力が零になるおそれ
がないので、負荷電流Iの極性に応じて反転信号とする
必要がなくなるので、極性統一回路33を省略し、2号イ
ンバータ20の負極側アームにゲート信号を与えるための
反転増幅器22Nは、その位置をパルス遅延回路12Lの前段
に移動させるだけでよいのであって、その回路を第3図
に示している。
第3図は本発明の応用例を示す制御ブロック図であっ
て、直流電源16,17と2組のインバータ10,20および負荷
18は第1図に示す実施例と同一であるので図示を省略し
ている。すなわち上記で説明したように時定数の小さい
調節器38を使用することにより極性統一回路33と極性判
別器34を省略するとともに、パルス遅延回路22Lの前段
に設けられていた反転増幅器22Nを省略し、その代りに
パルス遅延回路12Lの前段に新たに反転増幅器12Nを設け
ているのであって、これ以外のものすなわち加算器31と
32、極性判別器35、反転増幅器36N、信号切換器37、パ
ルス遅延回路11L,21L,12L,22L、反転増幅器21N、ゲート
駆動回路11P,21P,12P,22P、共通パルス発振・分配器4
1、周波数設定器42の名称・用途・機能は第1図の場合
と同じであるから、その説明は省略する。
さらに別の見方をすれば、第1図における調節器36の
特性は応答が速く、パルスの点弧と消弧の期間がそれに
対して十分大きいとき、または調節器36を比例動作のみ
にすることができるときは、この第1図における極性判
別器35と信号切換器37によって横流電流Δiと調節器36
の出力Δtの極性が同じであるときにこのΔtの極性を
反転させて信号ΔTとする(第2図(ハ)(ニ)参照)
必要がないので、横流電流ΔIの極性に応じて遅延され
たパルスがえらばれることになるので、調節器動作遅れ
による不都合はなくなり、よって極性判別器35と信号切
換器37は不要にすることもできる。なお、本実施例で
は、2台の電圧形インバータを並列運転する場合を例に
とって説明したが、本発明は、横流電流の大きさに基づ
いてパルスタイミングの調節量を決定し、またその極性
に基づいて調節すべきパルスの立ち上がりもしくは立ち
下がりのいずれのタイミングを調節するかを決定するも
のであるから、3台以上の電圧形インバータを並列運転
する場合においても、2台の電圧形インバータを並列運
転する場合と同様に並列運転の制御を行うことができ
る。
第4図は第1図に示すパルス遅延回路11L,21L,12L,22
Lをバイパスしたときの動作波形図であって、第4図
(イ)は1号インバータ10の出力電流I1が実線で、2号
インバータ20の出力電流I2を1点鎖線であらわしてい
る。第4図(ロ)は加算器31から出力される横流電流Δ
I、第4図(ハ)は極性統一回路33から出力される横流
電流Δi、第4図(ニ)は極性判別器(34)から出力さ
れる極性信号P1、第4図(ホ),(ヘ),(ト),
(チ)はそれぞれゲート駆動回路11P,21P,12P,22Pに入
力される点消弧パルス信号であるが、パルス遅延回路が
バイパスされているためたゲート駆動回路11Pと21Pに入
力される点消弧パルス信号g11とg21は、共通パルス発振
・分配器41から出力されるパルス信号g1と同一であり
(第4図(ホ)(ヘ)参照)、またゲート駆動回路12P
と22Pに入力されるパルス信号g12とg22は、共通パルス
発振・分配器41からのパルス信号g2と同じである(第4
図(ト)(チ)参照)。それ故第4図(ロ)に示すよう
に横流電流ΔIはまったく減少しておらず、第1図に示
す本発明の実施例が大きな効果を挙げていることがわか
る。
〔発明の効果〕
この発明によれば、複数の電圧形インバータを並列運
転する場合に、これら電圧形インバータ間を流れる横流
電流を直接または間接に検出して、この横流電流の大き
さに対応して当該横流電流をキャンセルするように前記
スイッチング素子に与える点消弧パルスのタイミングの
調節量を決定し、横流電流の極性に応じて調節すべき点
消弧パルスの立ち上がりもしくは立ち下がりのいずれの
タイミングを調節するかを決定するように構成したの
で、スイッチング素子のオン電圧特性(即ち電圧−電流
特性)やスイッチング特性の差に起因して発生する横流
電流の平均値を零にし、その直流成分をキャンセルする
ように制御する。これによりスイッチング素子の素子特
性を並列運転のためにわざわざ選別使用する必要がなく
なる。また直流成分はごく小さな周期でキャンセルされ
るので、各インバータの出力側に設けられるリアクトル
の鉄心は飽和しにくくなるので、この鉄心量を減少でき
るし、このリアクトルのインダクタンス値は過渡的な電
流変化のみを抑制するだけのごく僅かな値で十分となる
ことから、このリアクトルは小形軽量でよく、インバー
タ全体のコスト削減と信頼性向上が図れる。
【図面の簡単な説明】
第1図は本発明の実施例を示す制御ブロック図であり、
第2図は第1図に示す回路の動作をあらわす動作波形
図、第3図は本発明の応用例を示す制御ブロック図であ
り、第4図は第1図の回路からパルス遅延回路を省略し
たときの動作波形図である。第5図はインバータの交流
側にリアクトルを挿入して横流電流を抑制する従来例の
回路図であり、第6図はインバータの直流側にリアクト
ルを挿入して横流電流を抑制する従来例の回路図であ
る。 1……直流電源、2,3……電圧形インバータ、4……負
荷、5,6……リアクトル、7,8,9……結合リアクトル、10
……1号インバータ、20……2号インバータ、11G,12G,
21G,22G……自己消弧形スイッチング素子としてのGTOサ
イリスタ、11D,12D,21D,22D……還流ダイオード、11L,1
2L,21L,22L……パルス遅延回路、11P,12P,21P,22P……
ゲート駆動回路、12N,21N,22N,36N……反転増幅器、13,
23……リアクトル、14,24……電流検出器、16,17……直
流電源、18……負荷、31,32……加算器、33……極性統
一回路、34,35……極性判別器、36,38……調節器、37…
…信号切換器、41……共通パルス発振・分配器、42……
周波数設定器。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の自己消弧形スイッチング素子によっ
    て構成され、該スイッチング素子のスイッチング動作に
    よって直流電力を交流電力に変換するn台(nは2以上
    の整数)の電圧形インバータを、共通の直流電源に対し
    て並列に接続し、交流出力側を出力リアクトルを介して
    並列に接続し、n台の電圧形インバータに共通に設けら
    れたパルス発振器から出力される共通点弧パルスに基づ
    いて前記n台の電圧形インバータを並列運転する電圧形
    インバータの並列運転制御回路において、 前記各電圧形インバータ間を流れる横流電流を検出する
    横流検出手段と、 並列運転される電圧形インバータから負荷へ供給される
    電流を検出する負荷電流検出手段と、 横流電流の検出値と、負荷電流の検出値に基づき、前記
    横流電流を零にするために必要な点弧パルスのタイミン
    グの調節量を演算し、パルス調節指令として出力する調
    節演算手段と、 前記自己消弧形スイッチング素子それぞれについて設け
    られ、前記パルス調節指令と前記共通点弧パルスとを入
    力とし、パルス調節指令の極性に応じて共通点弧パルス
    の立ち上がりもしくは立ち下がりのいずれか一方のタイ
    ミングを調節して各自己消弧形スイッチング素子へ供給
    するパルスタイミング調節手段と、を備え、 前記パルスタイミング調節手段は、パルス調節指令の極
    性に応じてn−1台の電圧形インバータの自己消弧形ス
    イッチング素子で構成された同相アームに対して選択的
    にかつパルス調節指令の大きさに応じて共通点弧パルス
    の立ち上がりもしくは立ち下がりのタイミングを調節す
    ることを特徴とする電圧形インバータの並列運転制御回
    路。
JP59143635A 1984-07-11 1984-07-11 電圧形インバータの並列運転制御回路 Expired - Lifetime JP2619851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143635A JP2619851B2 (ja) 1984-07-11 1984-07-11 電圧形インバータの並列運転制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143635A JP2619851B2 (ja) 1984-07-11 1984-07-11 電圧形インバータの並列運転制御回路

Publications (2)

Publication Number Publication Date
JPS6122764A JPS6122764A (ja) 1986-01-31
JP2619851B2 true JP2619851B2 (ja) 1997-06-11

Family

ID=15343343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143635A Expired - Lifetime JP2619851B2 (ja) 1984-07-11 1984-07-11 電圧形インバータの並列運転制御回路

Country Status (1)

Country Link
JP (1) JP2619851B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104822A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 電力変換装置の並列化システム
WO2022209496A1 (ja) 2021-03-30 2022-10-06 ナブテスコ株式会社 半導体デバイス、電力変換装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0433574A (ja) * 1990-05-28 1992-02-04 Mitsubishi Electric Corp インバータ装置
JP2013162593A (ja) * 2012-02-03 2013-08-19 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置
WO2017094179A1 (ja) * 2015-12-04 2017-06-08 東芝三菱電機産業システム株式会社 電力変換システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412963B2 (ja) * 1972-03-13 1979-05-26
JPS54101130A (en) * 1978-01-27 1979-08-09 Toyo Electric Mfg Co Ltd Parallel operation method of inverter
JPS5914367A (ja) * 1982-07-15 1984-01-25 Hitachi Ltd インバ−タの並列装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104822A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 電力変換装置の並列化システム
WO2022209496A1 (ja) 2021-03-30 2022-10-06 ナブテスコ株式会社 半導体デバイス、電力変換装置

Also Published As

Publication number Publication date
JPS6122764A (ja) 1986-01-31

Similar Documents

Publication Publication Date Title
JP3185257B2 (ja) 電力変換ユニットの並列運転装置
US5212630A (en) Parallel inverter system
US4882120A (en) DC content control for an inverter
JPS62207173A (ja) 電力変換装置
JP2585511B2 (ja) インバ−タ駆動装置
JP2619851B2 (ja) 電圧形インバータの並列運転制御回路
US3708739A (en) Regulated electrical inverter system
JP3580048B2 (ja) インバータのデッドタイム補償回路
JPS6115532A (ja) 電圧形インバ−タの並列運転制御方式
JP3070314B2 (ja) インバータの出力電圧補償回路
JPH0753313B2 (ja) インバ−タ式抵抗溶接機の電源制御装置
JPH04289728A (ja) 高調波補償装置
JP2676937B2 (ja) 高調波補償装置
JPH04367010A (ja) 静止形無効電力発生装置
JP3420911B2 (ja) 電力変換装置
JP2734067B2 (ja) コイル用電源の制御装置
JPH0828978B2 (ja) Pwmインバ−タ
JPS6266309A (ja) 静止形無効電力補償装置の制御方法
JPH06233461A (ja) 無効電力補償装置及びその制御装置
JP2002300782A (ja) 多重インバータ装置およびその制御方法
JPS61236375A (ja) インバ−タ装置
JP3024708B2 (ja) 電流形インバ―タ
JP2002262578A (ja) 電力変換装置およびその制御方法
JPS61102127A (ja) 電圧形インバ−タの並列運転制御方式
JP2507434B2 (ja) 同期機用励磁制御装置