JPH0261237B2 - - Google Patents
Info
- Publication number
- JPH0261237B2 JPH0261237B2 JP59046950A JP4695084A JPH0261237B2 JP H0261237 B2 JPH0261237 B2 JP H0261237B2 JP 59046950 A JP59046950 A JP 59046950A JP 4695084 A JP4695084 A JP 4695084A JP H0261237 B2 JPH0261237 B2 JP H0261237B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- base drive
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 5
- 230000006698 induction Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電圧形インバータのベースドライブ
回路に関する。
回路に関する。
本発明の対象となるトランジスタインバータの
主回路構成を第１図に表わす。
主回路構成を第１図に表わす。
１TR〜６TRはそのベースに与えられるベー
スドライブ信号によりその主回路を流通する電流
をパルス幅変調（PWM）して制御するトランジ
スタ、１ｄ〜６ｄはフリーホイールダイオード、
Ｐ，Ｎは電力を供給する直流電源の正、負端子、
Ｕ，Ｖ，Ｗはこのインバータの出力端、Ｍは負荷
である。
スドライブ信号によりその主回路を流通する電流
をパルス幅変調（PWM）して制御するトランジ
スタ、１ｄ〜６ｄはフリーホイールダイオード、
Ｐ，Ｎは電力を供給する直流電源の正、負端子、
Ｕ，Ｖ，Ｗはこのインバータの出力端、Ｍは負荷
である。
ところで、本例は３相の場合を示しているが３
相に限るものではなく、スイツチング素子はトラ
ンジスタのほかにFET、サイリスタ、GTO等で
も同様である。
相に限るものではなく、スイツチング素子はトラ
ンジスタのほかにFET、サイリスタ、GTO等で
も同様である。
第２図は第１図のインバータの１相分のアーム
についてのベースドライブ機構を表わすブロツク
図である。
についてのベースドライブ機構を表わすブロツク
図である。
１はPWM波形発生回路、２は電圧位相を反転
させるノツト（NOT）回路、３，４はベースド
ライブ信号の位相を遅延させるオンデイレイ回
路、５，６は信号絶縁部材、７，８はベースドラ
イバである。
させるノツト（NOT）回路、３，４はベースド
ライブ信号の位相を遅延させるオンデイレイ回
路、５，６は信号絶縁部材、７，８はベースドラ
イバである。
この出力端子（Ｕ）の電位がＰ母線またはＮ母
線に固定するよう、トランジスタ１TRから２
TRのいずれかが常にオン（導通）になるように
相補的にドライブされており、それを第３図に示
し、ω＝2、はベースドライブ信号の周波数、
ｔは時間を表わす。
線に固定するよう、トランジスタ１TRから２
TRのいずれかが常にオン（導通）になるように
相補的にドライブされており、それを第３図に示
し、ω＝2、はベースドライブ信号の周波数、
ｔは時間を表わす。
ところが、トランジスタには蓄積時間
（Storage timeb）や下降時間（Fall timeb）に
よるターンオフ遅れがあるので、これによつてア
ーム短絡を起すことを避けるため、第２図のよう
にオンデイレイ回路３，４を設けている。
（Storage timeb）や下降時間（Fall timeb）に
よるターンオフ遅れがあるので、これによつてア
ーム短絡を起すことを避けるため、第２図のよう
にオンデイレイ回路３，４を設けている。
このオンデイレイを含めたベースドライブ信号
のタイムチヤートを第４図に示す。
のタイムチヤートを第４図に示す。
第４図ａはPWM波形発生回路１の発生信号波
形、第４図ｂ，ｃはトランジスタ１TR，２TR
のオンとなる信号波形のタイムチヤートを表わ
す。斜線部はオンデイレイ部分でトランジスタの
ベースには信号は加えらない。
形、第４図ｂ，ｃはトランジスタ１TR，２TR
のオンとなる信号波形のタイムチヤートを表わ
す。斜線部はオンデイレイ部分でトランジスタの
ベースには信号は加えらない。
このオンデイレイの区間はトランジスタ１
TR，２TRのいずれもオンにならないので、出
力端子の電位は制御で意図するように定めること
ができず、運転状態に基づく電流の方向に従つて
いずれのフリーホイールダイオードが通電するか
によつて定まる。
TR，２TRのいずれもオンにならないので、出
力端子の電位は制御で意図するように定めること
ができず、運転状態に基づく電流の方向に従つて
いずれのフリーホイールダイオードが通電するか
によつて定まる。
このため、駆動されるモータの負荷状態によつ
て力率が変わると、電圧が変動し、さらに安定性
を阻害する原因となる。
て力率が変わると、電圧が変動し、さらに安定性
を阻害する原因となる。
なお、スイツチング頻度の高いPWM制御で
は、通電期間に対するオンデイレイ期間の割合が
大きくなり問題となる。
は、通電期間に対するオンデイレイ期間の割合が
大きくなり問題となる。
しかして、第５図はトランジスタ１TR，２
TRのドライブ（オン−オフ）状態と出力電流ｉ
との関係図を表わすが、斜線の部分ではトランジ
スタ１TR，２TRはドライブされているにも
かゝわらず、電流は並列のフリーホイールダイオ
ード１ｄ，２ｄを流れている区間で、ベースをド
ライブしている電力は無駄に費されることにな
る。
TRのドライブ（オン−オフ）状態と出力電流ｉ
との関係図を表わすが、斜線の部分ではトランジ
スタ１TR，２TRはドライブされているにも
かゝわらず、電流は並列のフリーホイールダイオ
ード１ｄ，２ｄを流れている区間で、ベースをド
ライブしている電力は無駄に費されることにな
る。
また、この通電しないトランジスタ（たとえば
１TR）の蓄積時間を補償するために、アームの
他方の通電するトランジスタ（２TR）のドライ
ブ信号にオンデイレイ時間を与える必要がある。
１TR）の蓄積時間を補償するために、アームの
他方の通電するトランジスタ（２TR）のドライ
ブ信号にオンデイレイ時間を与える必要がある。
ここにおいて本発明は、従来例の難点を克服
し、出力電流を検出して不必要なベースドライブ
信号をカツトするとともに、この信号に関連する
オンデイレイを解除するようにしたPWMインバ
ータのベースドライブ回路を提供することを、そ
の目的とする。
し、出力電流を検出して不必要なベースドライブ
信号をカツトするとともに、この信号に関連する
オンデイレイを解除するようにしたPWMインバ
ータのベースドライブ回路を提供することを、そ
の目的とする。
本発明は、PWMインバータのベースドライブ
信号のうち、トランジスタの通電にかゝわらない
部分（たとえば第５図の斜線部分）をカツトする
ことにより、ドライブパワーを節約するととも
に、そのトランジスタに引続いてドライブされる
同一アームの反対側トランジスタのベースドライ
ブ信号のオンデイレイを解除することにより、電
圧変動率と安定性を向上させるPWMインバータ
のベースドライブ回路である。
信号のうち、トランジスタの通電にかゝわらない
部分（たとえば第５図の斜線部分）をカツトする
ことにより、ドライブパワーを節約するととも
に、そのトランジスタに引続いてドライブされる
同一アームの反対側トランジスタのベースドライ
ブ信号のオンデイレイを解除することにより、電
圧変動率と安定性を向上させるPWMインバータ
のベースドライブ回路である。
本発明の一実施例の原理を表わす説明図を第６
図に示す。
図に示す。
つまり、第６図ａはベースドライブ信号の電圧
波形図、第６図ｂはそれに対応する出力電流ｉの
波形図である。
波形図、第６図ｂはそれに対応する出力電流ｉの
波形図である。
この一実施例はインバータの出力段に出力電流
ｉの検出器を設けて、その電流の方向を判別し、
フリーホイールダイオードが通電する区間のベー
スドライブ信号をカツトオフするとともに、同一
アームの反対側のドライブ信号のオンデイレイを
解除する。
ｉの検出器を設けて、その電流の方向を判別し、
フリーホイールダイオードが通電する区間のベー
スドライブ信号をカツトオフするとともに、同一
アームの反対側のドライブ信号のオンデイレイを
解除する。
すなわち、出力電流ｉの大きさが基準レベルI1
を越えた区間〔〕（t0〜t1、t4〜t5）ではトラン
ジスタ１TRをオフ（不導通）し、トランジスタ
２TRのオンデイレイ回路４を解除し、出力電流
ｉが基準レベルI2を越えた区間〔〕（t2〜t3）で
トランジスタ２TRをオフし、トランジスタ１
TRのオンデイレイ回路３を解除する。
を越えた区間〔〕（t0〜t1、t4〜t5）ではトラン
ジスタ１TRをオフ（不導通）し、トランジスタ
２TRのオンデイレイ回路４を解除し、出力電流
ｉが基準レベルI2を越えた区間〔〕（t2〜t3）で
トランジスタ２TRをオフし、トランジスタ１
TRのオンデイレイ回路３を解除する。
これら出力電流ｉの基準レベルI1，I2を設定し
た所以は、実回路では電流リツプルがあること、
またゼロ電流時はトランジスタをドライブして電
流を立ち上げる必要があるため、電流方向の判別
はある基準レベルI1，I2を設けて行なうためであ
る。
た所以は、実回路では電流リツプルがあること、
またゼロ電流時はトランジスタをドライブして電
流を立ち上げる必要があるため、電流方向の判別
はある基準レベルI1，I2を設けて行なうためであ
る。
第７図は、この一実施例を実現するための回路
構成を表わすブロツク図を示す。
構成を表わすブロツク図を示す。
すべての図面において同一符号は同一もしくは
相当部分を表わす。
相当部分を表わす。
１５は出力電流ｉを検出する電流検出器でその
検出電流ｉな電流比較器１３，１４へ与えられ
る。
検出電流ｉな電流比較器１３，１４へ与えられ
る。
電流比較器１３には基準レベルI1が設定されて
おり、ｉ＜I1のときのその出力があり（“１”）、
論理積回路９と接点１２へ与えられる。
おり、ｉ＜I1のときのその出力があり（“１”）、
論理積回路９と接点１２へ与えられる。
論理積回路９にはPWM波形発生回路１からの
入力と比較器１３からの入力が加わるが、比較器
１３からのはその入力段で電圧位相を反転させる
ので、ｉ＜I1のとき論理積回路９は出力がカツト
（“０”）されるとともに、スイツチ１２のオン
によりトランジスタ２TRのオンデイレイ回路は
バイパスされその機能は解除される。
入力と比較器１３からの入力が加わるが、比較器
１３からのはその入力段で電圧位相を反転させる
ので、ｉ＜I1のとき論理積回路９は出力がカツト
（“０”）されるとともに、スイツチ１２のオン
によりトランジスタ２TRのオンデイレイ回路は
バイパスされその機能は解除される。
出力電流ｉが電流比較器１４の基準レベルI2に
対しｉ＞l2のとき、同様にして論理積回路１０の
出力はカツト（“０”）され、オンデイレイ回路
３はスイツチ１１のオンによりその機能は解除さ
れる。
対しｉ＞l2のとき、同様にして論理積回路１０の
出力はカツト（“０”）され、オンデイレイ回路
３はスイツチ１１のオンによりその機能は解除さ
れる。
もつともｉ＞I1のときは論理積回路９は出力が
あり（“１”）、オンデイレイ回路３は働き、ｉ
＜I2のときは論理積回路１０は出力があり
（“１”）、オンデイレイ回路４は働く。
あり（“１”）、オンデイレイ回路３は働き、ｉ
＜I2のときは論理積回路１０は出力があり
（“１”）、オンデイレイ回路４は働く。
本発明の他の実施例の原理を表わす説明図を第
８図に示す。
８図に示す。
この他の実施例は、出力電流の方向を判別する
のに、電流検出器１５を設けず、スイツチング素
子（トランジスタとフリーホイールダイオードの
並列接続からなる）の両端の電圧を用いる手段で
ある。
のに、電流検出器１５を設けず、スイツチング素
子（トランジスタとフリーホイールダイオードの
並列接続からなる）の両端の電圧を用いる手段で
ある。
第８図ａのトランジスタ１TRに一定のベース
電流IBを流したとすると、その電圧−電流特性は
第８図ｂの曲線１６のようになり、電圧を一定の
基準値V1と比較することにより、出力電流ｉの
方向を判別することができる。第８図ｃはこの原
理を用いて、不要なベースドライブ信号をカツト
する基本ブロツク図で、２３はトランジスタ１
TRの主回路（コレクタ←→エミツタ間）電圧VCEI
を検出する電圧検出回路で、その検出出力VCEIは
比較器２１で基準値V1と比較され、VCEI＜V1の
とき比較器２１の出力（“１”）し、論理積回路
１７の入力段で位相反転（“０”）し、信号絶縁
５を経て入力して来たベースドライブ信号をカツ
トする。
電流IBを流したとすると、その電圧−電流特性は
第８図ｂの曲線１６のようになり、電圧を一定の
基準値V1と比較することにより、出力電流ｉの
方向を判別することができる。第８図ｃはこの原
理を用いて、不要なベースドライブ信号をカツト
する基本ブロツク図で、２３はトランジスタ１
TRの主回路（コレクタ←→エミツタ間）電圧VCEI
を検出する電圧検出回路で、その検出出力VCEIは
比較器２１で基準値V1と比較され、VCEI＜V1の
とき比較器２１の出力（“１”）し、論理積回路
１７の入力段で位相反転（“０”）し、信号絶縁
５を経て入力して来たベースドライブ信号をカツ
トする。
第９図は、この基本原理をインバータの１アー
ム分に展開し、不要なオンデイレイを解除する機
能を設けた構成のブロツク図である。
ム分に展開し、不要なオンデイレイを解除する機
能を設けた構成のブロツク図である。
２４はトランジスタ２TRの主回路電圧を検出
する電圧検出回路、２２は基準電圧V1と検出電
圧VCE2を比較しVCE2＜V1のとき出力（“１”）
する比較器、１８は比較器２２からの入力段に位
相反転をもつ論理的積回路、１９，２０は信号絶
縁用のフオトカプラである。
する電圧検出回路、２２は基準電圧V1と検出電
圧VCE2を比較しVCE2＜V1のとき出力（“１”）
する比較器、１８は比較器２２からの入力段に位
相反転をもつ論理的積回路、１９，２０は信号絶
縁用のフオトカプラである。
回路の動作は第７図の一実施例を準じる。さき
の一実施例が出力電流ｉの大きさと方向を判別し
たのに対し、この他の実施例はトランジスタの主
回路電圧の大きさと極性を判別し、不必要なベー
スドライブ信号をカツトするとともに、この信号
に関連するオンデイレイを解除している。
の一実施例が出力電流ｉの大きさと方向を判別し
たのに対し、この他の実施例はトランジスタの主
回路電圧の大きさと極性を判別し、不必要なベー
スドライブ信号をカツトするとともに、この信号
に関連するオンデイレイを解除している。
従来のトランジスタインバータで正弦波近似
PWM方式として誘導電動機を駆動すると乱調す
る領域が存在する。この乱調の要因がトランジス
タのベースドライブ信号にあることは実験的に明
らかになつている。その乱調を防止するために出
力側電流の微分値をフイードバツクする等の回路
が必要である。
PWM方式として誘導電動機を駆動すると乱調す
る領域が存在する。この乱調の要因がトランジス
タのベースドライブ信号にあることは実験的に明
らかになつている。その乱調を防止するために出
力側電流の微分値をフイードバツクする等の回路
が必要である。
かくして本発明によれば、それらの出力側電流
の微分値フイードバツク制御手段が不要となり、
生産コストボーの低減と、ベースドライブ信号の
オンデイレイを解除することにより電圧変動率と
安定性の向上が図られ、当該分野に寄与するとこ
ろ甚だ大きい。
の微分値フイードバツク制御手段が不要となり、
生産コストボーの低減と、ベースドライブ信号の
オンデイレイを解除することにより電圧変動率と
安定性の向上が図られ、当該分野に寄与するとこ
ろ甚だ大きい。
第１図は本発明の対象となるトランジスタイン
バータの主回路構成図、第２図は第１図のインバ
ータの１相分のアームについてのベースドライブ
機構を表わすブロツク図、第３図はPWMベース
ドライブ信号波形図、第４図ａ，ｂ，ｃはベース
ドライブ信号とオンデイレイの関係説明図、第５
図はトランジスタのドライブ状態と出力電流の関
係図、第６図ａ，ｂは本発明の一実施例の原理説
明図、第７図は本発明の一実施例の回路構成を表
わすブロツク図、第８図ａ，ｂ，ｃは本発明の他
の実施例の原理説明図、第９図は本発明の他の実
施例の回路構成を示すブロツク図である。 １TR〜６TR……トランジスタ、１ｄ〜６ｄ
……ダイオード、Ｍ……負荷（たとえば誘導電動
機）、１……PWM波形発生回路、２……ノツト
回路、３，４……オンデイレイ回路、５，６，１
９，２０……信号絶縁手段、７，８……ベースド
ライバ、９，１０，１７，１８……論理積回路、
１１，１２……スイツチ、１３，１４，２１，２
２……比較器、１５……電流検出器、１６……ト
ランジスタ電圧電流特性曲線、２３，２４……電
圧検出回路。
バータの主回路構成図、第２図は第１図のインバ
ータの１相分のアームについてのベースドライブ
機構を表わすブロツク図、第３図はPWMベース
ドライブ信号波形図、第４図ａ，ｂ，ｃはベース
ドライブ信号とオンデイレイの関係説明図、第５
図はトランジスタのドライブ状態と出力電流の関
係図、第６図ａ，ｂは本発明の一実施例の原理説
明図、第７図は本発明の一実施例の回路構成を表
わすブロツク図、第８図ａ，ｂ，ｃは本発明の他
の実施例の原理説明図、第９図は本発明の他の実
施例の回路構成を示すブロツク図である。 １TR〜６TR……トランジスタ、１ｄ〜６ｄ
……ダイオード、Ｍ……負荷（たとえば誘導電動
機）、１……PWM波形発生回路、２……ノツト
回路、３，４……オンデイレイ回路、５，６，１
９，２０……信号絶縁手段、７，８……ベースド
ライバ、９，１０，１７，１８……論理積回路、
１１，１２……スイツチ、１３，１４，２１，２
２……比較器、１５……電流検出器、１６……ト
ランジスタ電圧電流特性曲線、２３，２４……電
圧検出回路。
Claims (1)
- 【特許請求の範囲】 １ 相補的に通電されるスイツチング素子を出力
段にて接続してインバータの１つのアームを形成
し、パルス幅変調波形回路からのベースドライブ
信号が、アームの一方のスイツチング素子へはオ
ンデイレイ回路を介しベースドライバを経て与え
られ、アームの他方のスイツチング素子へはノツ
ト回路、オンデイレイ回路を介しベースドライバ
を経て加わるようにしたベースドライブ回路にお
いて、 出力電流の大きさと方向あるいはスイツチング
素子の両端に印加される電圧の大きさと方向を検
出し、その検出値が設定基準を越えたときは、出
力にあずからないスイツチング素子へのベースド
ライブ信号をカツトするとともに、それに対応す
るアームの他のスイツチング素子のオンデイレイ
を解除することを特徴とするPWMインバータの
ベースドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046950A JPS60194764A (ja) | 1984-03-12 | 1984-03-12 | Ｐｗｍインバ−タのベ−スドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046950A JPS60194764A (ja) | 1984-03-12 | 1984-03-12 | Ｐｗｍインバ−タのベ−スドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60194764A JPS60194764A (ja) | 1985-10-03 |
| JPH0261237B2 true JPH0261237B2 (ja) | 1990-12-19 |
Family
ID=12761570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59046950A Granted JPS60194764A (ja) | 1984-03-12 | 1984-03-12 | Ｐｗｍインバ−タのベ−スドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194764A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61106071A (ja) * | 1984-10-29 | 1986-05-24 | Fuji Electric Co Ltd | 多重パルス幅制御インバ−タ |
| JPS61154481A (ja) * | 1984-12-26 | 1986-07-14 | Fuji Electric Co Ltd | 点弧パルスの分配制御方式 |
| JPS63129869A (ja) * | 1986-11-19 | 1988-06-02 | Mitsubishi Electric Corp | インバ−タ制御装置 |
| JPS63171159A (ja) * | 1986-12-29 | 1988-07-14 | Fuji Electric Co Ltd | 電力変換器の制御監視装置 |
| DE3901034C1 (en) * | 1989-01-14 | 1990-07-19 | Danfoss A/S, Nordborg, Dk | Inverter |
| JPH0828980B2 (ja) * | 1989-05-16 | 1996-03-21 | 三菱電機株式会社 | パルス幅変調形インバータ装置 |
| JP5972817B2 (ja) * | 2013-03-29 | 2016-08-17 | ニチコン株式会社 | ゲートドライバ |
-
1984
- 1984-03-12 JP JP59046950A patent/JPS60194764A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60194764A (ja) | 1985-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311743B2 (ja) | 共振インバータの制御方法 | |
| EP0116706A1 (en) | Control system for a voltage-type inverter | |
| EP0284021B1 (en) | PWM power converter | |
| JPH0261237B2 (ja) | ||
| JP2585511B2 (ja) | インバ−タ駆動装置 | |
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| US4639845A (en) | Voltage inverter | |
| AU2006219967A1 (en) | Transistor arrangement for rectifier and inverter | |
| KR20230011861A (ko) | 제로 크로싱 보상을 이용한 모터의 pwm 구동 방법 | |
| KR100329386B1 (ko) | 아이지비티 소자의 게이트 드라이브 회로 | |
| JPH05219759A (ja) | インバータ制御装置 | |
| JPH049016B2 (ja) | ||
| JPH10295082A (ja) | 単相インバータの制御方式 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP2024124041A (ja) | モータ制御システム | |
| JP2841879B2 (ja) | インバータの直流制動制御方法 | |
| TRZYNADLOWSKI et al. | Characteristics of the delta inverter with vector pulse width modulation | |
| JPS63190578A (ja) | インバ−タ装置における直流制動回路 | |
| JPS61191272A (ja) | Ｐｗｍインバ−タのベ−スドライブ回路 | |
| JPH08168266A (ja) | 直交変換装置の制御方法 | |
| JPS61236375A (ja) | インバ−タ装置 | |
| JPH09284109A (ja) | 過電流保護機能を有するゲート駆動回路 | |
| US4079270A (en) | Gate control apparatus |